CN116487362A - 电子器件的封装结构及其制作方法 - Google Patents

电子器件的封装结构及其制作方法 Download PDF

Info

Publication number
CN116487362A
CN116487362A CN202211742695.1A CN202211742695A CN116487362A CN 116487362 A CN116487362 A CN 116487362A CN 202211742695 A CN202211742695 A CN 202211742695A CN 116487362 A CN116487362 A CN 116487362A
Authority
CN
China
Prior art keywords
section
electronic device
base
pins
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211742695.1A
Other languages
English (en)
Inventor
潘保顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202211742695.1A priority Critical patent/CN116487362A/zh
Publication of CN116487362A publication Critical patent/CN116487362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种电子器件的封装结构及其制作方法。所述封装结构包括：封装载体，其顶端面、底端面分别为散热平面、信号平面；电子器件，设置于封装载体内；至少一组引脚，引脚具有沿长度方向依次连接的第一段、第二段和第三段，第一段贴附在信号平面上，第二段贴附在封装载体的侧壁上，第三段设于封装载体外部或第三段至少局部进入封装载体，并且第三段与电子器件或封装载体内的导电结构电性连接。本发明所提供的封装结构将散热功能，信号互连功能完全分离；在应用时，散热和电路性能均能够获得显著改善；此外，本发明所提供的封装结构可以直接基于目前的产品进行继承升级，极大地节约了设计制造成本。

Description

电子器件的封装结构及其制作方法
技术领域
本发明涉及电子封装技术领域，尤其涉及一种电子器件的封装结构及其制作方法。
背景技术
电子器件的封装是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，封装通常对于计算芯片或功率半导体器件来说是必须的，也是至关重要的。因为计算芯片或功率器件必须与外界隔离，以防止空气中的杂质对其中的电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片或器件也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。
随着芯片和器件的不断发展，封装技术也随之不断革新，例如图1-图3所示的一现有技术US11342275B2中，公开了无引线功率放大器(PA)封装和用于制造具有顶侧终端的无引线PA封装的方法，该方法包括提供导电柱支撑件和基座凸缘，至少第一射频(RF)功率管芯附接到基部凸缘的管芯安装表面并与柱支撑件电互连，还提供柱接触件，其中柱接触件电耦合到柱支撑件并从柱支撑件沿封装高度方向突出，第一RF功率管芯被封装在封装体中，封装体至少部分地限定了与基部凸缘的下表面相对的封装顶侧表面，形成了顶部输入/输出端子，可从封装顶部表面接近，并相互电连接。
然而，在长期实践中，本发明的发明人发现，上述现有技术至少在如下两方面仍然具有很大的改进空间：
1、基底法兰结构复杂，成本高，具体表现在其需要采用的双层镶嵌结构法兰金属信号PIN镶嵌但不露出，GND金属PIN镶嵌但露出；或异种材料组合法兰的金属导电材质+隔离不导电、散热材料的组合；以及法兰正面金属PiN的外形极其复杂；
2、导电柱结构复杂，组装焊接制程难度高，成本高，具体表现在：
当应用于空腔类产品时，破坏空腔上盖结构，降低气密性增加漏气风险；
存在焊锡沿着导电柱向封装结构内部生长的风险，影响客户板级焊接及长期可靠性；
当应用于包覆成型封装(Over Molded)产品时，中间带悬臂的金属部件阻挡模流，造成无法采用传递模塑(Transfer Molding)制程而只能采用压缩模塑(CompressionMolding)制程，并且需匹配离型膜或者包覆成型后的整板研磨(Strip Grinding)+外露金属引脚(PIN)的电镀制程，工艺更加复杂。
发明内容
针对现有技术的不足，本发明的目的在于提供一种电子器件的封装结构及其制作方法。
为实现前述发明目的，本发明采用的技术方案包括：
第一方面，本发明提供一种电子器件的封装结构，包括：
封装载体，其顶端面、底端面分别为散热平面、信号平面；
电子器件，设置于所述封装载体内；
至少一组引脚，所述引脚具有沿长度方向依次连接的第一段、第二段和第三段，所述第一段贴附在所述信号平面上，所述第二段贴附在所述封装载体的侧壁上，所述第三段设于所述封装载体外部或所述第三段至少局部进入所述封装载体，并且所述第三段与所述电子器件或所述封装载体内的导电结构电性连接。
第二方面，本发明还提供一种电子器件的封装结构的制作方法，其包括：
提供电子器件和至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
将所述电子器件和引脚设置在封装载体的底座上，并使所述引脚的第一段和第二段沿远离所述底座边缘的方向向外伸展，而使所述引脚的第三段至少局部延伸至所述底座的正上方；
将所述引脚的第三段与所述电子器件或所述底座电性连接；
将所述封装载体的上盖盖合在所述底座上，从而围合形成封装载体的空腔结构，并使所述电子器件和所述引脚的第三段至少局部位于所述空腔结构内；
对所述引脚暴露在所述空腔结构外的部分进行弯折，使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
第三方面，本发明还提供另一种电子器件的封装结构的制作方法，其包括：
提供电子器件和至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
将所述电子器件和引脚设置在封装载体的底座上，并使所述引脚的第一段和第二段沿远离所述底座边缘的方向向外伸展，而使所述引脚的第三段至少局部延伸至所述底座的正上方；
将所述引脚的第三段与所述电子器件或所述底座电性连接；
在所述底座上形成塑封体，并使所述电子器件和所述引脚的第三段至少局部位于所述塑封体内；
对所述引脚暴露在所述塑封体外的部分进行弯折，使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
第四方面，本发明还提供又一种电子器件的封装结构的制作方法，其包括：
提供至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
对所述引脚进行弯折处理，使所述引脚的第一段、第二段分别与封装载体的顶端面、侧壁对应设置，以及使所述引脚的第三段沿远离所述封装载体的方向延伸；
将经弯折处理后的所述引脚置入成型模腔内，并向所述成型模腔内注入可塑材料，从而形成封装载体的上盖，所述引脚与所述上盖一体设置；
提供封装载体的底座、电子器件和导电翅片，所述导电翅片具有第一部分和第二部分；
将所述电子器件和导电翅片设置在所述底座上，并使所述导电翅片的第一部分至少局部分布至所述底座的正上方，而使所述导电翅片的第一部分沿远离所述电子器件的方向延伸；
将所述导电翅片的第二部分与所述电子器件或所述底座电性连接；
将所述上盖盖合在所述底座上，从而围合形成封装载体的空腔结构，并使所述电子器件和所述导电翅片的第一部分至少局部位于所述空腔结构内，而使所述导电翅片的第二部分暴露在所述空腔结构外部，并与相应引脚的第三段电性结合，以及使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
基于上述技术方案，与现有技术相比，本发明的有益效果至少包括：
本发明所提供的电子器件的封装结构将散热功能，信号互连功能完全分离；在应用时，由于减少了热源，器件的信号端口互连到电路板时，可极大的减轻电路板对热耗散资源的需求，有助于主板降层降级，降低主板成本，并减少热对信号链路存在的可能负面干扰，实现电路性能的提升；并且，整个法兰面专职用于散热面，可以选择性地连接到专业散热组件，极大的增强了热耗散能力；
此外，本发明所提供的电子器件的封装结构可以直接基于目前的ACC/ACP/OMC/OMP等产品进行继承升级，主要的部件、设备、治工具、原材料可以直接使用或者进行升级后使用，极大地节约了设计制造成本。
上述说明仅是本发明技术方案的概述，为了能够使本领域技术人员能够更清楚地了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合详细附图说明如后。
附图说明
图1是本发明背景技术提供的一种电子器件的封装结构的整体结构示意图；
图2是本发明背景技术提供的一种电子器件的封装结构的俯视结构示意图；
图3是本发明背景技术提供的一种电子器件的封装结构的剖面结构示意图；
图4是本发明一典型实施案例提供的封装结构的引脚结构示意图；
图5是本发明一典型实施案例提供的增加了接地引脚的引脚结构示意图；
图6是本发明一典型实施案例提供的封装结构的电路连接俯视结构示意图；
图7是本发明一典型实施案例提供的封装结构的电路连接侧视结构示意图；
图8是本发明一典型实施案例提供的封装结构的前体结构示意图；
图9是本发明另一典型实施案例提供的封装结构的前体结构示意图；
图10a是本发明另一典型实施案例提供的封装结构的制作过程示意图；
图10b是本发明另一典型实施案例提供的封装结构的制作过程示意图；
图10c是本发明另一典型实施案例提供的封装结构的制作过程示意图；
图11a是本发明一些典型实施案例提供的封装结构的俯视结构示意图；
图11b是本发明一些典型实施案例提供的封装结构的仰视结构示意图；
图12a是本发明又一典型实施案例提供的封装结构上盖制作过程示意图；
图12b是本发明又一典型实施案例提供的封装结构上盖制作过程示意图；
图12c是本发明又一典型实施案例提供的封装结构上盖制作过程示意图；
图12d是本发明又一典型实施案例提供的封装结构上盖制作过程示意图；
图12e是本发明又一典型实施案例提供的封装结构上盖制作过程示意图；
图13是本发明又一典型实施案例提供的封装结构的组合过程示意图；
图14是本发明又一典型实施案例提供的封装结构的剖面结构示意图；
图15a是本发明又一典型实施案例提供的封装结构的俯视结构示意图；
图15b是本发明又一典型实施案例提供的封装结构的仰视结构示意图。
附图标记说明：10、封装载体；11、顶端面；12、底端面；13、底座；14、上盖；15、导电翅片；16、塑封体；
20、电子器件；21、输入端口；22、输出端口；
30、引脚；31、第一段；32、第二段；33、第三段。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
而且，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个与另一个具有相同名称的部件或方法步骤区分开来，而不一定要求或者暗示这些部件或方法步骤之间存在任何这种实际的关系或者顺序。
参见图4-图7，本发明实施例提供的一种电子器件20的封装结构，包括：
封装载体10，其顶端面11、底端面12分别为散热平面、信号平面。
电子器件20，设置于所述封装载体10内。
至少一组引脚30，所述引脚30具有沿长度方向依次连接的第一段31、第二段32和第三段33，所述第一段31贴附在所述信号平面上，所述第二段32贴附在所述封装载体10的侧壁上，所述第三段33设于所述封装载体10外部或所述第三段33至少局部进入所述封装载体10，并且所述第三段33与所述电子器件20或所述封装载体10内的导电结构电性连接。
本发明在传统ACC、ACS、OMP的封装形式上将外展平直翅片进行“J型连导”形状折弯，实现现有技术类似的基于封装体上下两面出PIN，可以在现有成熟的ACC、ACS、OMC和OMP封装上进行优化和二次开发，在继承现有翅片结构的基础上，从封装体本体侧出PIN，经由本发明方案实现从封装体侧面方位到封装体正面方位的转换，从而实现与一些现有技术类似的基于封装体上下两面出PIN的结构，分出独立散热平面和信号平面；本发明所提供的若干实施例，一则避免了结构复杂的导电柱设计，实现了出PIN方案自身成本的降低，同时也大大降低了对应方案的焊接组装难度和成本；二则通过本发明的实施例所示例的技术方案，直接继承了当前ACC、ACS、OMC和OMP封装体采用的大块规则金属法兰作为底座13，该法兰结构简单，制备简单，成本合理。
在一些实施方案中，所述封装载体10可以包括底座13和上盖14，所述上盖14盖合在底座13上，并与底座13围合形成空腔结构，所述电子器件20设置在所述底座13上，并位于所述空腔结构内，所述引脚30固定设置在所述底座13或上盖14上。
在一些实施方案中，所述引脚30的第三段33可以至少局部进入所述空腔结构，并与所述电子器件20或所述导电结构电性连接，所述导电结构包括所述底座13或者所述导电结构设置于所述底座13内。
在一些实施方案中，所述引脚30的第三段33可以设于所述封装载体10外部；所述底座13上设有导电翅片15，所述导电翅片15具有第一部分和第二部分，其中所述第一部分至少局部设于所述空腔结构内，并与所述电子器件20或所述导电结构电性连接，所述第二部分暴露在所述空腔结构外部，并与相应引脚30的第三段33电性结合；所述导电结构包括所述底座13或者所述导电结构设置于所述底座13内。
在一些实施方案中，所述引脚30可以与所述上盖14一体设置。
在一些实施方案中，所述封装载体10可以包括底座13和塑封体16，所述塑封体16和电子器件20均设置在所述底座13上，且所述电子器件20被包埋于所述塑封体16内；所述引脚30的第三段33至少局部进入所述塑封体16，并与所述电子器件20或所述导电结构电性连接；所述导电结构包括所述底座13或者所述导电结构设置于所述底座13内。
在一些实施方案中，所述至少一组引脚30包括至少一组输入引脚30、至少一组输出引脚30和至少一组GND引脚30，所述输入引脚30的第三段33、输出引脚30的第三段33分别与所述电子器件20的输入端口21、输出端口22电性连接，所述GND引脚30的第三段33与所述导电结构电性连接。当然，引脚30的功能和数目并不限于此处所示例的。
在一些实施方案中，所述电子器件20包括功率放大器。
基于上述技术方案，本发明实施例可以直接采用当下大块规则金属法兰，该法兰结构简单，制备简单，成本合理；所采用的外露的引脚30，对空腔类及overmolding类产品从封装体两侧折弯至封装体正表面，不破坏封装体本身，良好的继承并保持了目前封装体结构的气密性，并且印刷在引脚30上的锡膏无路径可以迁移至模组内部；封装体内部完全无阻挡，注胶模流顺畅，可以采用任何形式的塑封制程，并且无需额外辅助制程用于出PIN，避免了对塑封性能的负面影响。
参见图8、图10a-图10c以及图11a和图11b，本发明实施例还提供的一种电子器件20的封装结构的制作方法，包括如下的步骤：
提供电子器件20和至少一组引脚30，所述引脚30具有沿长度方向依次分布的第一段31、第二段32和第三段33。
将所述电子器件20和引脚30设置在封装载体10的底座13上，并使所述引脚30的第一段31和第二段32沿远离所述底座13边缘的方向向外伸展，而使所述引脚30的第三段33至少局部延伸至所述底座13的正上方。
将所述引脚30的第三段33与所述电子器件20或所述底座13电性连接。
将所述封装载体10的上盖14盖合在所述底座13上，从而围合形成封装载体10的空腔结构，并使所述电子器件20和所述引脚30的第三段33至少局部位于所述空腔结构内。
对所述引脚30暴露在所述空腔结构外的部分进行弯折，使所述引脚30的第一段31、第二段32分别贴附在所述封装载体10的顶端面11、侧壁上，所述封装载体10的顶端面11、底端面12分别为散热平面、信号平面。
参见图9、图10a-图10c以及图11a和图11b，本发明实施例还提供的一种电子器件20的封装结构的制作方法，包括如下的步骤：
提供电子器件20和至少一组引脚30，所述引脚30具有沿长度方向依次分布的第一段31、第二段32和第三段33。
将所述电子器件20和引脚30设置在封装载体10的底座13上，并使所述引脚30的第一段31和第二段32沿远离所述底座13边缘的方向向外伸展，而使所述引脚30的第三段33至少局部延伸至所述底座13的正上方。
将所述引脚30的第三段33与所述电子器件20或所述底座13电性连接。
在所述底座13上形成塑封体16，并使所述电子器件20和所述引脚30的第三段33至少局部位于所述塑封体16内。
对所述引脚30暴露在所述塑封体16外的部分进行弯折，使所述引脚30的第一段31、第二段32分别贴附在所述封装载体10的顶端面11、侧壁上，所述封装载体10的顶端面11、底端面12分别为散热平面、信号平面。
参见图12a-图12e、图13-图14以及图15a-图15b，本发明实施例又提供的一种电子器件20的封装结构的制作方法，包括如下的步骤：
提供至少一组引脚30，所述引脚30具有沿长度方向依次分布的第一段31、第二段32和第三段33。
对所述引脚30进行弯折处理，使所述引脚30的第一段31、第二段32分别与封装载体10的顶端面11、侧壁对应设置，以及使所述引脚30的第三段33沿远离所述封装载体10的方向延伸。
将经弯折处理后的所述引脚30置入成型模腔内，并向所述成型模腔内注入可塑材料，从而形成封装载体10的上盖14，所述引脚30与所述上盖14一体设置。
提供封装载体10的底座13、电子器件20和导电翅片15，所述导电翅片15具有第一部分和第二部分。
将所述电子器件20和导电翅片15设置在所述底座13上，并使所述导电翅片15的第一部分至少局部分布至所述底座13的正上方，而使所述导电翅片15的第一部分沿远离所述电子器件20的方向延伸。
将所述导电翅片15的第二部分与所述电子器件20或所述底座13电性连接。
将所述上盖14盖合在所述底座13上，从而围合形成封装载体10的空腔结构，并使所述电子器件20和所述导电翅片15的第一部分至少局部位于所述空腔结构内，而使所述导电翅片15的第二部分暴露在所述空腔结构外部，并与相应引脚30的第三段33电性结合，以及使所述引脚30的第一段31、第二段32分别贴附在所述封装载体10的顶端面11、侧壁上，所述封装载体10的顶端面11、底端面12分别为散热平面、信号平面。
本实施例在传统ACC，ACS，OMC等空腔类封装形式的基础上，在空腔上盖14通过内埋引脚30，而后将内埋引脚30与外露翅片结合，从而实现“US11342275B2”这种现有技术类似的基于封装体上下两面出PIN结构，分出独立散热平面和信号平面；可以直接采用当下大块规则金属法兰，改法兰结构简单，制备简单，成本合理；顶端面11的外露信号引脚30直接内埋并成型在空腔上盖14表面，由于采用内埋成型完全不破坏封装体本身，良好的继承并保持了目前封装体结构的气密性，并且印刷在引脚30上的锡膏无路径可以迁移至模组内部；空腔上盖14盖合出外露并伸展出焊接用翅片，用于和管壳底座13伸展出的翅片焊接，实现信号对外输出的链接。
实施例1
本实施例示例一功率电子器件20的封装结构的制作过程，采用上述实施方案提供的第一种或第二种制作方法来进行制作，分别获得空腔封装和塑封封装两种封装结构，具体如下所示：
1、如图4和图5所示，提供增加一路GND信号PIN的ACC/ACP管壳或者OMP/OMC引线框架，全部引脚30需对应延长。
2、采用wire bonding工艺，增加法兰地到翅片地的打线，将GND信号从法兰基底引出到GND PIN。
3、如图6和图7所示，将以上完成的底座13跟上盖14合封焊接形成ACS/ACP/OMC空腔封装或者将以上完成的底座13进行molding塑封形成OMP封装，获得如图8或图9所示的封装结构的前体。
4、如图10a-图10c所示，外部的引脚30进经由2次弯折后实现从封装体两边到封装体上表面的立体位置变换。
最终实现底部法兰纯用于散热，顶部PIN实现信号互连(包含GND信号)，其结构如图11a和图11b所示。
实施例2
本实施例示例一功率电子器件20的封装结构的制作过程，采用上述实施方案提供的第三种制作方法来进行制作，获得空腔封装的封装结构，具体如下所示：
1、如图12a-图12e所示，内埋信号PIN的空腔上盖14体制备包括如下步骤：
a、将预制成型的金属PIN植入底模中。
b、顶模压合植入的五金件完成密闭
c、向模腔内注入塑胶材料，注入成型，形成埋入预制PIN的空腔体上盖14。
2、如图13和图14所示，将完成贴片和焊线的底座13跟以上特制的内埋预制PIN的上盖14合封焊接形成ACS/ACP/OMC空腔封装。
3、将管壳翅片和空腔上盖14内埋PIN外露金属翅片进行信号互连(可采用压焊、电阻焊、激光焊、锡焊等方式焊接)。
4、最终实现底部法兰纯用于散热，顶部PIN实现信号互连(包含GND信号)，其结构如图15a和图15b所示。采用CPU风冷散热模式，在散热法兰底部安装散热风扇，散热能力可以提升30％以上。
基于上述本发明实施例所提供的电子器件20的封装结构将散热功能，信号互连功能完全分离；在应用时，由于减少了热源，器件的信号端口互连到电路板时，可极大的减轻电路板对热耗散资源的需求，有助于主板降层降级，降低主板成本，并减少热对信号链路存在的可能负面干扰，实现电路性能的提升；并且，整个法兰面专职用于散热面，可以选择性地连接到专业散热组件，极大的增强了热耗散能力。
此外，本发明实施例所提供的电子器件20的封装结构可以直接基于目前的ACC/ACP/OMC/OMP等产品进行继承升级，主要的部件、设备、治工具、原材料可以直接使用或者进行升级后使用，极大地节约了设计制造成本。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种电子器件的封装结构，其特征在于包括：
封装载体，其顶端面、底端面分别为散热平面、信号平面；
电子器件，设置于所述封装载体内；
至少一组引脚，所述引脚具有沿长度方向依次连接的第一段、第二段和第三段，所述第一段贴附在所述信号平面上，所述第二段贴附在所述封装载体的侧壁上，所述第三段设于所述封装载体外部或所述第三段至少局部进入所述封装载体，并且所述第三段与所述电子器件或所述封装载体内的导电结构电性连接。
2.根据权利要求1所述的封装结构，其特征在于：所述封装载体包括底座和上盖，所述上盖盖合在底座上，并与底座围合形成空腔结构，所述电子器件设置在所述底座上，并位于所述空腔结构内，所述引脚固定设置在所述底座或上盖上。
3.根据权利要求2所述的封装结构，其特征在于：所述引脚的第三段至少局部进入所述空腔结构，并与所述电子器件或所述导电结构电性连接，所述导电结构包括所述底座或者所述导电结构设置于所述底座内。
4.根据权利要求2所述的封装结构，其特征在于：所述引脚的第三段设于所述封装载体外部；所述底座上设有导电翅片，所述导电翅片具有第一部分和第二部分，其中所述第一部分至少局部设于所述空腔结构内，并与所述电子器件或所述导电结构电性连接，所述第二部分暴露在所述空腔结构外部，并与相应引脚的第三段电性结合；所述导电结构包括所述底座或者所述导电结构设置于所述底座内；
和/或，所述引脚与所述上盖一体设置。
5.根据权利要求1所述的封装结构，其特征在于：所述封装载体包括底座和塑封体，所述塑封体和电子器件均设置在所述底座上，且所述电子器件被包埋于所述塑封体内；所述引脚的第三段至少局部进入所述塑封体，并与所述电子器件或所述导电结构电性连接；所述导电结构包括所述底座或者所述导电结构设置于所述底座内。
6.根据权利要求1-5中任一项所述的封装结构，其特征在于：所述至少一组引脚包括至少一组输入引脚、至少一组输出引脚和至少一组GND引脚，所述输入引脚的第三段、输出引脚的第三段分别与所述电子器件的输入端口、输出端口电性连接，所述GND引脚的第三段与所述导电结构电性连接。
7.根据权利要求1-5中任一项所述的封装结构，其特征在于：所述电子器件包括功率放大器。
8.一种电子器件的封装结构的制作方法，其特征在于包括：
提供电子器件和至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
将所述电子器件和引脚设置在封装载体的底座上，并使所述引脚的第一段和第二段沿远离所述底座边缘的方向向外伸展，而使所述引脚的第三段至少局部延伸至所述底座的正上方；
将所述引脚的第三段与所述电子器件或所述底座电性连接；
将所述封装载体的上盖盖合在所述底座上，从而围合形成封装载体的空腔结构，并使所述电子器件和所述引脚的第三段至少局部位于所述空腔结构内；
对所述引脚暴露在所述空腔结构外的部分进行弯折，使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
9.一种电子器件的封装结构的制作方法，其特征在于包括：
提供电子器件和至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
将所述电子器件和引脚设置在封装载体的底座上，并使所述引脚的第一段和第二段沿远离所述底座边缘的方向向外伸展，而使所述引脚的第三段至少局部延伸至所述底座的正上方；
将所述引脚的第三段与所述电子器件或所述底座电性连接；
在所述底座上形成塑封体，并使所述电子器件和所述引脚的第三段至少局部位于所述塑封体内；
对所述引脚暴露在所述塑封体外的部分进行弯折，使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
10.一种电子器件的封装结构的制作方法，其特征在于包括：
提供至少一组引脚，所述引脚具有沿长度方向依次分布的第一段、第二段和第三段；
对所述引脚进行弯折处理，使所述引脚的第一段、第二段分别与封装载体的顶端面、侧壁对应设置，以及使所述引脚的第三段沿远离所述封装载体的方向延伸；
将经弯折处理后的所述引脚置入成型模腔内，并向所述成型模腔内注入可塑材料，从而形成封装载体的上盖，所述引脚与所述上盖一体设置；
提供封装载体的底座、电子器件和导电翅片，所述导电翅片具有第一部分和第二部分；
将所述电子器件和导电翅片设置在所述底座上，并使所述导电翅片的第一部分至少局部分布至所述底座的正上方，而使所述导电翅片的第一部分沿远离所述电子器件的方向延伸；
将所述导电翅片的第二部分与所述电子器件或所述底座电性连接；
将所述上盖盖合在所述底座上，从而围合形成封装载体的空腔结构，并使所述电子器件和所述导电翅片的第一部分至少局部位于所述空腔结构内，而使所述导电翅片的第二部分暴露在所述空腔结构外部，并与相应引脚的第三段电性结合，以及使所述引脚的第一段、第二段分别贴附在所述封装载体的顶端面、侧壁上，所述封装载体的顶端面、底端面分别为散热平面、信号平面。
CN202211742695.1A 2022-12-30 2022-12-30 电子器件的封装结构及其制作方法 Pending CN116487362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211742695.1A CN116487362A (zh) 2022-12-30 2022-12-30 电子器件的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211742695.1A CN116487362A (zh) 2022-12-30 2022-12-30 电子器件的封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116487362A true CN116487362A (zh) 2023-07-25

Family

ID=87223819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211742695.1A Pending CN116487362A (zh) 2022-12-30 2022-12-30 电子器件的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116487362A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116776782A (zh) * 2023-08-25 2023-09-19 宁波联方电子科技有限公司 集成电路工艺手册中金属层次eda显示模块及显示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116776782A (zh) * 2023-08-25 2023-09-19 宁波联方电子科技有限公司 集成电路工艺手册中金属层次eda显示模块及显示方法
CN116776782B (zh) * 2023-08-25 2023-11-10 宁波联方电子科技有限公司 集成电路工艺手册中金属层次eda显示装置及显示方法

Similar Documents

Publication Publication Date Title
CN101207117B (zh) 系统级封装体及其制造方法
US5705851A (en) Thermal ball lead integrated package
US5172214A (en) Leadless semiconductor device and method for making the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
EP1855316B1 (en) Stackable integrated circuit package
US8030741B2 (en) Electronic device
TWI419243B (zh) 一種積體電路封裝體及其製造方法
US5616957A (en) Plastic package type semiconductor device
US5362679A (en) Plastic package with solder grid array
US6544812B1 (en) Single unit automated assembly of flex enhanced ball grid array packages
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
JPH11150225A (ja) リードフレームベースの垂直相互接続パッケージ
CN104299948B (zh) 具有芯片贴装焊盘的腔体封装
CN116487362A (zh) 电子器件的封装结构及其制作方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
US11538742B2 (en) Packaged multichip module with conductive connectors
TW202141718A (zh) 半導體模組及其製造方法
US6639305B2 (en) Single layer surface mount package
CN116417417A (zh) 碳化硅功率模块的封装结构及封装方法
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0567697A (ja) 樹脂封止型半導体装置
US20200203259A1 (en) Integrated circuit package
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
EP4350754A1 (en) Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination