CN110120354A - 智能功率模块的封装方法及智能功率模块 - Google Patents

智能功率模块的封装方法及智能功率模块 Download PDF

Info

Publication number
CN110120354A
CN110120354A CN201910371347.XA CN201910371347A CN110120354A CN 110120354 A CN110120354 A CN 110120354A CN 201910371347 A CN201910371347 A CN 201910371347A CN 110120354 A CN110120354 A CN 110120354A
Authority
CN
China
Prior art keywords
chip
resin layer
power module
intelligent power
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910371347.XA
Other languages
English (en)
Other versions
CN110120354B (zh
Inventor
敖利波
史波
曾丹
刘勇强
陈兆同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910371347.XA priority Critical patent/CN110120354B/zh
Publication of CN110120354A publication Critical patent/CN110120354A/zh
Application granted granted Critical
Publication of CN110120354B publication Critical patent/CN110120354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种智能功率模块的封装方法及智能功率模块。其中，该方法包括：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。本发明解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高，电流承载能力不足的技术问题。

Description

智能功率模块的封装方法及智能功率模块
技术领域
本发明涉及无焊线封装领域，具体而言，涉及一种智能功率模块的封装方法及智能功率模块。
背景技术
在相关技术中，由于智能功率模块的过电流大，功率芯片的发热大，传统的智能功率模块采用引线键合的方式电性连接会导致杂散电感偏高，键合线焊点处疲劳破坏，电流承载能力不足、键合效率低等问题。同时，传统的智能功率模块中驱动芯片IC放置在开关芯片IGBT附近，由于驱动芯片IC的耐高温性能不好，会导致驱动信号的干扰失真。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种智能功率模块的封装方法及智能功率模块，以至少解决传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高，电流承载能力不足的技术问题。
根据本发明实施例的一个方面，提供了一种智能功率模块的封装方法，包括：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
进一步地，上述功率芯片至少包括：开关芯片和续流芯片；在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的发射极与上述续流芯片的阳极电连接。
进一步地，在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
进一步地，在对上述智能功率模块进行第一次树脂层封装之前，上述方法还包括：在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体；通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，上述开关芯片的集电极与上述续流芯片的阴极电连接。
进一步地，在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之前，上述方法还包括：采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面；通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
进一步地，在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之后，上述方法还包括：对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
进一步地，上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面。
进一步地，上述第一树脂层和上述第二树脂层均为环氧树脂层；上述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
根据本发明实施例的另一方面，还提供了一种智能功率模块，包括：第一树脂层和第二树脂层，分层设置在智能功率模块的芯片和引线框架外部，用于为上述芯片提供电性保护，上述芯片至少包括：功率芯片和驱动芯片；上述功率芯片，设置在上述第一树脂层内，上述第一树脂层的外表面印刷有导电膏体；上述驱动芯片，设置在上述第二树脂层内，与上述功率芯片连接，用于对上述功率芯片进行驱动控制。
进一步地，上述功率芯片至少包括：开关芯片和续流芯片；上述开关芯片的发射极与上述续流芯片的阳极电连接。
进一步地，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片电连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
进一步地，上述智能功率模块还包括：覆铜陶瓷基板，设置于上述智能功率模块的底部，用于承载上述功率芯片，其中，上述覆铜陶瓷基板上印刷有上述导电膏体；焊料层，与上述覆铜陶瓷基板和上述功率芯片连接，用于将上述功率芯片固定在上述覆铜陶瓷基板上，其中，上述开关芯片的集电极与上述续流芯片的阴极电连接。
进一步地，上述智能功率模块还包括：控制侧引脚，与上述智能功率模块内部的控制端电连接，用于连接上述控制端与外部控制电路。
进一步地，上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面；上述第一树脂层和上述第二树脂层均为环氧树脂层；上述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
根据本发明实施例的另一方面，还提供了一种存储介质，上述存储介质包括存储的程序，其中，在上述程序运行时控制上述存储介质所在设备执行任意一项上述的智能功率模块的封装方法。
根据本发明实施例的另一方面，还提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行任意一项上述的智能功率模块的封装方法。
在本发明实施例中，采用无引线键合的方式，通过在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
通过本发明实施例，达到了提高过电流能力，降低杂散电感的目的，使得驱动芯片IC与高热量的开关芯片IGBT隔离，防止驱动芯片IC受到功率芯片的高温影响，从而实现了提高智能功率模块的可靠性、提高生产效率的技术效果，进而解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高，电流承载能力不足的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的一种智能功率模块的封装方法的流程图；
图2是根据本发明实施例的一种智能功率模块的结构示意图。
其中，上述附图包括以下附图标记：
第一树脂层1、第二树脂层2、开关芯片的发射极引脚3、开关芯片的集电极引脚4、智能功率模块的控制侧引脚5、覆铜陶瓷基板6、驱动芯片7、开关芯片的栅极引脚8、导电膏体9、开关芯片11和续流芯片12。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种智能功率模块的封装方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的一种智能功率模块的封装方法的流程图，如图1所示，该方法包括如下步骤：
步骤S102，在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；
步骤S104，通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
在本发明实施例中，采用无引线键合的方式，通过在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
通过本发明实施例，达到了提高过电流能力，降低杂散电感的目的，使得驱动芯片IC与高热量的开关芯片IGBT隔离，防止驱动芯片IC受到功率芯片的高温影响，从而实现了提高智能功率模块的可靠性、提高生产效率的技术效果，进而解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高，电流承载能力不足的技术问题。
在一种可选的实施例中，上述第一树脂层和上述第二树脂层均为环氧树脂层；上述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
可选的，上述第一树脂层和上述第二树脂层可以但不限于为功率芯片提供物理保护及电性保护，包裹在功率芯片及引线框架上。
可选的，上述功率芯片至少包括：开关芯片和续流芯片。
可选的，上述开关芯片可以但不限于为高压驱动芯片，对开关芯片进行驱动控制，实现集成模块保护功能。
本发明采用双层环氧树脂塑封结构，利用导电膏体(例如，锡膏)将开关芯片IGBT和续流芯片FRD的正面电性连接、引出开关芯片IGBT栅极与驱动芯片IC相连、将引脚与各电极相连接，取代传统键合线的方式；同时将驱动芯片IC设置在第二层树脂位置，利用树脂导热性能差的特性，将功率芯片的热量与驱动芯片IC隔离，防止驱动芯片IC受到功率芯片的高温影响。
在本申请实施例中，通过智能功率模块采用无引线键合、去除键合线的制作工艺，在第一次树脂封装(例如，注塑封装)后，功率芯片的正面焊接区域及引脚焊接区域露出树脂层，然后在第一层树脂表面进行锡膏印刷，实现芯片和引脚之间的电性连接，然后再进行二次塑封；通过锡膏连接，去除引线键合后能够提高过电流能力且降低杂散电感，提高智能功率模块可靠性和生产效率；使得驱动芯片IC与高热量的开关芯片IGBT隔离，防止驱动芯片IC受到功率芯片的高温影响。
在一种可选的实施例中，上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面。
在一种可选的实施例中，上述功率芯片至少包括：开关芯片和续流芯片；在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的发射极与上述续流芯片的阳极电连接。
可选的，通过在上述第一树脂层的外表面进行导电膏体印刷，可以将开关芯片和续流芯片相互电性连接，并且与引脚实现电性连接。
在一种可选的实施例中，在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
在一种可选的实施例中，在对上述智能功率模块进行第一次树脂层封装之前，上述方法还包括：在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体；通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，其中，上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选的，通过在上述第一树脂层的外表面进行导电膏体印刷，可以将开关芯片的栅极引出上述第一树脂层的外表面，将栅极电性连接至第一树脂层的外表面，使得上述开关芯片与上述驱动芯片电性连接。
可选的，上述覆铜陶瓷基板可以但不限于为双面覆铜陶瓷基板(DBC)，用于承载功率芯片、绝缘、散热等。
可选的，在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体之后，将功率芯片放置在印刷的导电膏体上，并通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上。
可选的，通过在功率芯片和导电膏体之间设置焊料层，通过焊料层固定功率芯片、实现功率芯片背面电极的电性连接。
在一种可选的实施例中，在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之前，上述方法还包括：采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面；通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
可选的，上述表面组装技术可以但不限于为SMT表面组装技术。
在一种可选的实施例中，在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之后，上述方法还包括：对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
可选的，通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，可以将上述功率芯片所有的引脚一起固定，这些引脚的外围是通过连杆连接在一起的，为一个整体，在通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之后，可以对上述智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
根据本发明实施例，还提供了一种智能功率模块的实施例，图2是根据本发明实施例的一种智能功率模块的结构示意图，如图2所示，上述智能功率模块，包括：第一树脂层1、第二树脂层2、开关芯片的发射极引脚3、开关芯片的集电极引脚4、智能功率模块的控制侧引脚5、覆铜陶瓷基板6、驱动芯片7、开关芯片的栅极引脚8、导电膏体9、开关芯片11和续流芯片12，其中：
第一树脂层1和第二树脂层2，分层设置在智能功率模块的芯片和引线框架外部，用于为上述芯片提供电性保护，上述芯片至少包括：功率芯片和驱动芯片7；上述功率芯片，设置在上述第一树脂层内，上述第一树脂层的外表面印刷有导电膏体9；上述驱动芯片7，设置在上述第二树脂层内，与上述功率芯片连接，用于对上述功率芯片进行驱动控制。
在一种可选的实施例中，上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面；上述第一树脂层和上述第二树脂层均为环氧树脂层；上述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
在一种可选的实施例中，上述功率芯片至少包括：开关芯片11和续流芯片12；上述开关芯片的发射极与上述续流芯片的阳极电连接，上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选的，如图2所示，上述开关芯片通过发射极引脚3与上述续流芯片的阳极电连接，上述开关芯片通过集电极引脚4与上述续流芯片的阴极电连接。
可选的，通过在上述第一树脂层的外表面进行导电膏体印刷，可以将开关芯片的栅极引脚8引出上述第一树脂层的外表面，将栅极电性连接至第一树脂层的外表面，使得上述开关芯片与上述驱动芯片电性连接。
在一种可选的实施例中，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片电连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
在一种可选的实施例中，上述智能功率模块还包括：覆铜陶瓷基板6，设置于上述智能功率模块的底部，用于承载上述功率芯片，其中，上述覆铜陶瓷基板上印刷有上述导电膏体(图中未示意性绘出)；焊料层10，与上述覆铜陶瓷基板和上述功率芯片连接，用于将上述功率芯片固定在上述覆铜陶瓷基板上。
在一种可选的实施例中，上述智能功率模块还包括：控制侧引脚5，与上述智能功率模块内部的控制端电连接，用于连接上述控制端与外部控制电路。
可选的，上述控制侧引脚具有信号输入及输信号出功能，实现智能功率模块与外部控制电路的电信号交互。
需要说明的是，本申请中的图2中所示智能功率模块的具体结构仅是示意，在具体应用时，本申请中的智能功率模块可以比图2所示的智能功率模块具有多或少的结构。
仍需要说明的是，上述任意一种可选的或优选的智能功率模块的封装方法，均可以在本实施例所提供的智能功率模块中执行或实现。
根据本申请实施例，还提供了一种存储介质实施例。可选地，在本实施例中，上述存储介质包括存储的程序，其中，在上述程序运行时控制上述存储介质所在设备执行上述任意一种智能功率模块的封装方法。
可选地，在本实施例中，上述存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中，上述存储介质包括存储的程序。
可选地，在程序运行时控制存储介质所在设备执行以下功能：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
可选地，在程序运行时控制存储介质所在设备执行以下功能：在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的发射极与上述续流芯片的阳极电连接。
可选地，在程序运行时控制存储介质所在设备执行以下功能：在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
可选地，在程序运行时控制存储介质所在设备执行以下功能：在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体；通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，其中，上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选地，在程序运行时控制存储介质所在设备执行以下功能：采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面；通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
可选地，在程序运行时控制存储介质所在设备执行以下功能：对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
根据本申请实施例，还提供了一种处理器实施例。可选地，在本实施例中，上述处理器用于运行程序，其中，上述程序运行时执行上述任意一种智能功率模块的封装方法。
本申请实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
可选地，上述处理器执行程序时，还可以在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的发射极与上述续流芯片的阳极电连接。
可选地，上述处理器执行程序时，还可以在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
可选地，上述处理器执行程序时，还可以在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体；通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，其中，上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选地，上述处理器执行程序时，还可以采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面；通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
可选地，上述处理器执行程序时，还可以对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。
可选地，上述计算机程序产品执行程序时，还可以在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的发射极与上述续流芯片的阳极电连接。
可选地，上述计算机程序产品执行程序时，还可以在上述第一树脂层的外表面进行导电膏体印刷之后，上述开关芯片的栅极电连接至上述第一树脂层的外表面，使得上述开关芯片与上述驱动芯片连接，其中，上述驱动芯片用于对上述开关芯片进行驱动控制。
可选地，上述计算机程序产品执行程序时，还可以在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体；通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上，其中，上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选地，上述计算机程序产品执行程序时，还可以采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面；通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
可选地，上述计算机程序产品执行程序时，还可以对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离；对切割分离之后得到的各个引脚进行折弯成型设置。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种智能功率模块的封装方法，其特征在于，包括：
在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，所述智能功率模块中的功率芯片内置于所述第一树脂层；
通过对经所述导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，所述智能功率模块的驱动芯片内置于第二树脂层。
2.根据权利要求1所述的方法，其特征在于，所述功率芯片至少包括：开关芯片和续流芯片；在所述第一树脂层的外表面进行导电膏体印刷之后，所述开关芯片的发射极与所述续流芯片的阳极电连接。
3.根据权利要求2所述的方法，其特征在于，在所述第一树脂层的外表面进行导电膏体印刷之后，所述开关芯片的栅极电连接至所述第一树脂层的外表面，使得所述开关芯片与所述驱动芯片连接，其中，所述驱动芯片用于对所述开关芯片进行驱动控制。
4.根据权利要求3所述的方法，其特征在于，在对所述智能功率模块进行第一次树脂层封装之前，所述方法还包括：
在所述智能功率模块的覆铜陶瓷基板上印刷所述导电膏体；
通过回流焊接的方式将所述功率芯片固定在所述覆铜陶瓷基板上，所述开关芯片的集电极与所述续流芯片的阴极电连接。
5.根据权利要求1所述的方法，其特征在于，在对经所述导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之前，所述方法还包括：
采用表面组装技术将所述驱动芯片设置在所述第一树脂层的外表面；
通过回流焊接的方式将所述驱动芯片固定在所述第一树脂层的外表面上。
6.根据权利要求1所述的方法，其特征在于，在对经所述导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块之后，所述方法还包括：
对所述封装成型的智能功率模块中的集体设置的引脚进行切割分离；
对切割分离之后得到的各个引脚进行折弯成型设置。
7.根据权利要求1至6中任意一项所述的方法，其特征在于，所述功率芯片的正面焊接区域及引脚焊接区域均露出所述第一树脂层的外表面。
8.根据权利要求1至6中任意一项所述的方法，其特征在于，所述第一树脂层和所述第二树脂层均为环氧树脂层；所述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
9.一种智能功率模块，其特征在于，包括：
第一树脂层和第二树脂层，分层设置在智能功率模块的芯片和引线框架外部，用于为所述芯片提供电性保护，所述芯片至少包括：功率芯片和驱动芯片；
所述功率芯片，设置在所述第一树脂层内，所述第一树脂层的外表面印刷有导电膏体；
所述驱动芯片，设置在所述第二树脂层内，与所述功率芯片连接，用于对所述功率芯片进行驱动控制。
10.根据权利要求9所述的智能功率模块，其特征在于，所述功率芯片至少包括：开关芯片和续流芯片；所述开关芯片的发射极与所述续流芯片的阳极电连接，所述开关芯片的集电极与所述续流芯片的阴极电连接。
11.根据权利要求10所述的智能功率模块，其特征在于，所述开关芯片的栅极电连接至所述第一树脂层的外表面，使得所述开关芯片与所述驱动芯片电连接，其中，
所述驱动芯片用于对所述开关芯片进行驱动控制。
12.根据权利要求9所述的智能功率模块，其特征在于，所述智能功率模块还包括：
覆铜陶瓷基板，设置于所述智能功率模块的底部，用于承载所述功率芯片，其中，所述覆铜陶瓷基板上印刷有所述导电膏体；
焊料层，与所述覆铜陶瓷基板和所述功率芯片连接，用于将所述功率芯片固定在所述覆铜陶瓷基板上。
13.根据权利要求9所述的智能功率模块，其特征在于，所述智能功率模块还包括：
控制侧引脚，与所述智能功率模块内部的控制端电连接，用于连接所述控制端与外部控制电路。
14.根据权利要求9所述的智能功率模块，其特征在于，所述功率芯片的正面焊接区域及引脚焊接区域均露出所述第一树脂层的外表面；所述第一树脂层和所述第二树脂层均为环氧树脂层；所述导电膏体包括以下至少之一：导电银胶、导电锡胶、导电锡膏、纳米银。
15.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求1至7中任意一项所述的智能功率模块的封装方法。
16.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至7中任意一项所述的智能功率模块的封装方法。
CN201910371347.XA 2019-05-06 2019-05-06 智能功率模块的封装方法及智能功率模块 Active CN110120354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910371347.XA CN110120354B (zh) 2019-05-06 2019-05-06 智能功率模块的封装方法及智能功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910371347.XA CN110120354B (zh) 2019-05-06 2019-05-06 智能功率模块的封装方法及智能功率模块

Publications (2)

Publication Number Publication Date
CN110120354A true CN110120354A (zh) 2019-08-13
CN110120354B CN110120354B (zh) 2024-05-28

Family

ID=67521741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910371347.XA Active CN110120354B (zh) 2019-05-06 2019-05-06 智能功率模块的封装方法及智能功率模块

Country Status (1)

Country Link
CN (1) CN110120354B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113315A (zh) * 2020-01-13 2021-07-13 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
CN113555316A (zh) * 2021-07-20 2021-10-26 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082854A1 (en) * 2001-10-26 2003-05-01 Tetsuichiro Kasahara Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US6730544B1 (en) * 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US20050087854A1 (en) * 2003-08-27 2005-04-28 Choi Seung-Yong Power module flip chip package
US20080224285A1 (en) * 2007-03-12 2008-09-18 Lim Seung-Won Power module having stacked flip-chip and method of fabricating the power module
US20090146278A1 (en) * 2006-09-12 2009-06-11 Chipmos Technologies Inc. Chip-stacked package structure with asymmetrical leadframe
US20100001389A1 (en) * 2008-07-07 2010-01-07 Jian-Cheng Chen Package structure for radio frequency module and manufacturing method thereof
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
CN102891123A (zh) * 2011-07-22 2013-01-23 飞思卡尔半导体公司 堆叠式管芯半导体封装体
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
JP2016181549A (ja) * 2015-03-23 2016-10-13 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺
WO2018137560A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法
CN209526080U (zh) * 2019-05-06 2019-10-22 珠海格力电器股份有限公司 智能功率模块

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730544B1 (en) * 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US20030082854A1 (en) * 2001-10-26 2003-05-01 Tetsuichiro Kasahara Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US20050087854A1 (en) * 2003-08-27 2005-04-28 Choi Seung-Yong Power module flip chip package
US20090146278A1 (en) * 2006-09-12 2009-06-11 Chipmos Technologies Inc. Chip-stacked package structure with asymmetrical leadframe
US20080224285A1 (en) * 2007-03-12 2008-09-18 Lim Seung-Won Power module having stacked flip-chip and method of fabricating the power module
US20100001389A1 (en) * 2008-07-07 2010-01-07 Jian-Cheng Chen Package structure for radio frequency module and manufacturing method thereof
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
CN102891123A (zh) * 2011-07-22 2013-01-23 飞思卡尔半导体公司 堆叠式管芯半导体封装体
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
JP2016181549A (ja) * 2015-03-23 2016-10-13 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板
WO2018137560A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺
CN209526080U (zh) * 2019-05-06 2019-10-22 珠海格力电器股份有限公司 智能功率模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113315A (zh) * 2020-01-13 2021-07-13 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
CN113555316A (zh) * 2021-07-20 2021-10-26 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法
CN113555316B (zh) * 2021-07-20 2023-10-31 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法

Also Published As

Publication number Publication date
CN110120354B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
EP2306515A2 (en) IC chip package with directly connected leads
CN110120354A (zh) 智能功率模块的封装方法及智能功率模块
CN102790513A (zh) 电源模块和电源模块的封装方法
CN103401438A (zh) 新型表面贴装桥式整流器及其制造方法
CN103824834A (zh) 一种具有改进型封装结构的半导体器件及其制造方法
CN103311191B (zh) 半导体装置
CN209526080U (zh) 智能功率模块
CN103646942B (zh) 一种应用于功率切换器电路的半导体封装结构
CN209357719U (zh) 一种具有低热阻的半导体器件封装结构
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
CN208336200U (zh) 芯片封装体
CN105977233A (zh) 芯片封装结构及其制造方法
CN106024647B (zh) 一种cob封装器件低成本生产工艺
CN206774529U (zh) 双基岛封装电路
CN206774530U (zh) 用于双基岛封装电路的引线框架
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN206163478U (zh) 集成电路封装体
CN206163323U (zh) 薄膜电容端面溅射金属结构
CN108962844A (zh) 芯片封装体及封装方法
CN108538997A (zh) 表面贴装型支架和多芯片光电器件
CN207719392U (zh) 一种三轴接收天线
CN106328620A (zh) 集成电路封装体及其制造方法
CN110310843A (zh) 一种超级电容器芯片的制备方法、超级电容器芯片及超级电容器
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN213401158U (zh) 一种5g专用基站天线小型化保护芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191016

Address after: 519360 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province

Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd.

Address before: 519070 Guangdong city of Zhuhai Province Qianshan No. six

Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant