KR20020023108A - 반도체장치의 제조방법 및 반도체장치 - Google Patents

반도체장치의 제조방법 및 반도체장치 Download PDF

Info

Publication number
KR20020023108A
KR20020023108A KR1020010049306A KR20010049306A KR20020023108A KR 20020023108 A KR20020023108 A KR 20020023108A KR 1020010049306 A KR1020010049306 A KR 1020010049306A KR 20010049306 A KR20010049306 A KR 20010049306A KR 20020023108 A KR20020023108 A KR 20020023108A
Authority
KR
South Korea
Prior art keywords
lead frame
lead
electrode
semiconductor device
tie bar
Prior art date
Application number
KR1020010049306A
Other languages
English (en)
Other versions
KR100483142B1 (ko
Inventor
우치다쇼타로
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20020023108A publication Critical patent/KR20020023108A/ko
Application granted granted Critical
Publication of KR100483142B1 publication Critical patent/KR100483142B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

본 발명에 의하면, 파워소자용 다핀(多pin)패키지의 내부접속이 간략화된 구성 및 제조방법이 제공된다.
주전극과 이 주전극보다 면적이 작은 부전극을 갖춘 반도체칩을, 접속재를 매개로 리드프레임의 다이패드에 탑재하고, 반도체칩의 주전극 및 부전극과 리드프레임의 대응하는 외부리드의 사이에, 각각의 내부리드가 타이바에 의해 접속된 내부리드프레임을 접속재를 매개로 탑재하고, 접속재를 가열하여 반도체칩과 다이패드의 사이, 내부리드와 반도체칩 및 외부리드의 사이를 도전적으로 동시에 고착하며, 그 후 타이바를 절단하여 내부리드프레임을 각 내부리드로 분리한다.

Description

반도체장치의 제조방법 및 반도체장치{semiconductor and method for manufacturing the same}
본 발명은 다수의 핀을 갖춘 반도체장치의 제조방법과 이에 의해 얻어진 반도체장치에 관한 것이다.
근년 휴대형 전자기기의 보급에 따른 반도체 패키지의 소형박형화, 경량화, 고성능화가 특히 요구될 수 있다. 종래, 반도체칩의 상부전극은 와이어본딩으로 외부리드에 접속되었다. 또한, 다이오드 등의 2단자제품에서는 납땜으로 내부리드를 매개로 외부리드에 접속되었다.
또한, 파워-MOSFET 등의 3단자제품에서는 비교적 큰 전류를 취급하므로, 납땜리드가 바람직하지만, 칩 상면에 설치된 게이트전극이 소스전극에 비해서 대단히 작기 때문에 내부리드를 납땜하도록 하여도 위치 정밀도가 제공되지 않는다. 이에 따라, 게이트전극은 단선의 본딩와이어, 소스전극은 전류용량을 확보하기 위한 복수의 본딩와이어를 이용하여 접속되었다.
게이트전극은 가는 선의 접속이 가능한 와이어본딩으로, 소스전극은 방열과 온저항에 유리한 내부리드의 납땜으로, 각각 다른 접속을 행하는 방법도 있지만, 게이트전극은 와이어본딩용의 전극(예컨대, A1), 소스전극은 납땜용의 전극(예컨대 VNiAu)과, 전극의 표면처리를 변경할 필요가 있어, 제조설비 비용과 제조비용의 증대를 초래했다.
또한, 파워-MOSFET는 2개 직렬로 접속되어 사용되는 경우가 많지만, 종래는 이 직렬접속을 프린트기판의 배선에서 행했다. 이 방법에서는 배선에 의한 기생인덕턴스와 배선저항이 생겨, 성능의 저하를 초래했다.
본 발명은 상기 사정을 고려하여 이루어진 것으로, 반도체장치의 내부배선에서, 작업성이 월등하고, 신뢰성이 높은 외부리드로의 접속방법을 제공하는 것이다.또한, 상기 제조방법에서 얻어진 반도체장치 및 2개의 반도체칩을 상기 접속방법을 응용한 반도체 패키지 내에서 직렬 접속할 수 있는 구성을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1실시형태에 따른 반도체장치의 내부접속방법을 설명하기 위한 평면도 및 A-A선을 따른 단면도,
도 2는 본 발명의 내부리드프레임의 평면도,
도 3은 본 발명의 제2실시형태에 따른 반도체장치의 평면도,
도 4는 본 발명의 제3실시형태에 따른 반도체장치의 내부리드프레임의 평면도 및 B-B선을 따른 단면도,
도 5는 본 발명의 제4실시형태에 따른 반도체장치의 내부리드프레임의 평면도,
도 6은 본 발명의 제5실시형태에 따른 반도체장치의 내부리드프레임의 평면도,
도 7은 본 발명의 제6실시형태에 따른 반도체장치의 내부접속방법을 설명하기 위한 평면도 및 C-C선을 따른 단면도,
도 8은 도 7의 D-D선을 따른 단면도,
도 9는 제6실시형태의 응용에 적합한 동기정류회로의 회로도이다.
<참조부호의 설명>
1, 1a - 다이패드, 3 - 외부리드,
5 - 내부리드접속용 패드, 7 - (외부리드프레임용) 타이바,
9 - 반도체칩, 11 - 소스전극(주전극),
13 - 게이트전극(부전극), 15 - 소스전극리드,
15a,15b - 소스전극리드접속부, 17 - 게이트전극리드,
17a,17b - 게이트전극리드접속부,
19, 19a,19b,19b',19c,19c' - (내부리드프레임용) 타이바,
21a,21b,21c,21d - 납땜(접속재),
23 - 내부리드프레임용 프레임, 25 - 매달림용 핀,
26 - 다이패드 벤 자국(후퇴부),
27 - 타이바-얇은 두께의 장소,
29 - 연결리드부, 31 - 잘라낸 부분,
33 - 돌기리드부, 35 - 단차,
Q1,Q2 - 파워MOSFET, SBD - 쇼트키베리어다이오드,
L - 인덕터, C - 캐패시터.
상기 과제를 해결하기 위해서, 본 발명의 반도체장치의 제조방법은(청구항1), 주전극과 이 주전극 보다 면적이 작은 부전극을 상면에 갖춘 반도체칩을, 접속재를 매개로 외부리드프레임의 다이패드에 탑재하는 공정과, 상기 반도체칩의 주전극 및 부전극과 상기 외부리드프레임의 대응하는 외부리드의 접속용 패드의 사이를 각각 접속하는 내부리드가 타이바에 의해 접속된 내부리드프레임을, 소정의 위치에 접속재를 매개로 탑재하는 공정, 상기 접속재를 가열하여 상기 반도체칩과 상기 다이패드의 사이, 상기 내부리드와 상기 반도체칩의 전극 및 상기 외부리드의 접속패드의 사이를 동시에 도전적으로 고착하는 공정 및, 상기 타이바를 절단하여 상기 내부리드프레임을 각 내부리드로 분리하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 반도체장치(청구항2)는, 리드프레임의 다이패드상에 탑재되고, 주전극과 이 주전극보다 면적이 작은 부전극을 갖춘 반도체칩과, 상기 반도체칩의 주전극 및 부전극과 상기 리드프레임의 대응하는 외부리드의 접속패드 사이에 접속되고, 각각의 내부리드의 사이에 절단된 타이바를 갖춘 내부리드프레임을 구비하는 것을 특징으로 한다.
상기 반도체장치는 아래와 같이 구성되는 것이 바람직하다.
(1) 타이바는 내부리드프레임의 다른 부분의 두께보다 얇은 것.
(2) 타이바는 외부리드프레임의 인접하는 외부리드의 중앙부근에 설치되는 것.
(3) 타이바는 타이바에 인접하는 부분에 이 타이바로부터 거리를 두도록 후퇴한 잘라낸 부분을 갖춘 것.
(4) 내부리드프레임은 타이바부분이 반도체칩의 상면 보다 높게 형성되어 있는 것.
또한, 본 발명의 반도체장치(청구항7)는, 외부리드프레임의 인접하는 제1 및 제2다이패드 상에 탑재되고, 각각이 주전극과 이 주전극 보다 면적이 작은 부전극을 갖춘 제1 및 제2반도체칩과, 이 제1 및 제2반도체칩의 각각의 주전극 및 부전극과 상기 외부리드프레임의 대응하는 외부리드의 사이에 접속된 내부리드를 갖추고, 각각의 내부리드의 사이에 절단된 타이바를 갖춘 내부리드프레임과, 상기 제1 및 제2다이패드의 대향하는 변에서, 상기 제1다이패드에 수직하게 형성된 돌기리드부 및, 상기 제2다이패드에 탑재된 제2반도체칩의 주전극에 접속되는 내부리드와 일체로 형성되고, 상기 돌기리드부와 끼워 맞추어지는 잘라낸 부분을 갖추며, 상기 돌기리드부와 도전적으로 연결된 연결리드부를 구비한다.
상기 반도체장치는 아래와 같이 구성되는 것이 바람직하다.
(1) 돌기리드부의 상단에 상단면으로부터 후퇴하여 연결리드부를 지지하는 평탄부분을 갖추는 것.
(2) 제1 및 제2반도체장치는 MOSFET의 칩이고, 제1반도체장치는 MOSFET에 병렬로 접속된 쇼트키다이오드를 내장하는 칩인 것.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
(제1실시형태)
도 1은 본 발명의 제1실시형태에 따른 반도체장치의 제조방법을 설명하기 위한 도면으로, 도 1a는 리드프레임 상에 반도체칩이 마운트되고, 반도체칩의 상면전극과 리드프레임의 외부리드가 내부리드에 의해 접속된 상태를 나타낸 평면도, 도 1b는 도 1a의 A-A선을 따른 단면도이다.
도 1에서, 참조부호 1은 리드프레임에서의 다이패드, 3은 리드프레임의 외부리드, 5는 외부리드(3)와 일체로 형성된 내부리드 접속용 패드, 7은 리드프레임의 타이바로, 널리 알려진 수지밀봉용 리드프레임을 구성하고 있다. 이하 기술되는 내부리드프레임과 구별하기 위해서 이후 외부리드프레임으로 칭한다.
외부리드프레임의 다이패드(1)에는 반도체칩(9)이 접속재(21a)를 매개로 마운트되어 있다. 접속재(21a)로서는 땜납 혹은 도전성 접착제가 사용된다. 반도체칩(9)은, 예컨대 MOSFET이고, 칩 상면에 전극 면적이 큰 소스전극(11;주전극), 전극면적이 작은 게이트전극(13;부전극)을 갖추고, 칩 하면의 드레인전극은 상기된 바와 같이 다이패드(1)에 접속재를 매개로 접속되어 있다.
제1실시형태의 특징은, 소스전극(11)과 게이트전극(13)의 외부리드프레임으로의 취출리드(내부리드)가 판형상 금속으로 이루어지는 내부리드프레임에 접속되어 있는 것이다. 내부리드프레임은 소스전극리드(15)와 게이트전극리드(17)로 구성되어 있고, 더욱이 양자를 연결하는 타이바(19)를 갖춘다. 타이바(19)는 내부리드프레임의 취부 후, 커터 등으로 잘라낸다. 이 잘라냄이 용이하도록 타이바는 인접한 외부리드의 사이의 거의 중앙에 위치하도록 설치되어 있다.
또한, 내부리드프레임은, 예컨대 동 혹은 동합금의 판으로 프레스가공 등에 의해 형성되고, 도 1a에 나타낸 바와 같이, 칩 상면과 외부리드 상면의 레벨로 맞추어져서 절곡 가공되어 있다. 이 때, 타이바(19)를 포함하는 부분은 칩 상면 보다 높게 되도록 포밍(forming)되고, 이에 의해 타이바의 절단을 용이하게 하고 있다.
내부리드프레임은 도 2에 나타낸 바와 같이 복수의 내부리드의 세트(소스전극리드(15)와 게이트전극리드(17)의 세트)가 프레임(23)에 의해 연결된 형태로 공급되고, 칩과 외부리드프레임에 접속되기 직전에 매달림용 핀(25)의 리드측의 근 원에서 잘려지도록 되어 있다. 개개의 내부리드프레임(내부리드세트)은 칩의 상면전극(소스전극(11) 및 게이트전극(13))에 접속되는 칩패드부(15a,17a)와 외부리드에 접속되는 리드패드부(15b,17b)를 갖춘다. 칩패드부(15a,17a), 리드패드부(15b,17b)는 각각 접속재(21b,21c)에 의해 칩전극(11,13)과 외부리드접속패드(5)에 접속된다. 접속재(21b,21c)는 땜납 혹은 도전성 접착제가 사용되고, 다이마운트에 사용되는 접속재(21a)와 동일한 재료로 하는 것이 바람직하지만, 요구에 따라서 다른 것을 사용해도 된다.
다음에, 도 1의 리드부착 구성의 제조공정을 설명한다. 우선, 리드프레임의 다이패드(1) 및 내부리드가 접속되는 외부리드의 접속패드(5)에, 예컨대 크림형상의 납땜(땜납페이스트)을 디스펜서에 의해 적량 공급한다. 디스펜서방식을 대신하여 인쇄법을 이용하여도 된다.
다음에, 반도체칩(9)을 리드프레임의 다이패드(11)상에 다이마운트 등을 사용하여 마운트한다. 그 후, 칩의 소스전극(11), 게이트전극(13)상에 땜납페이스트를 디스펜서 등을 사용하여 적량공급한다. 다이마운트에 사용되는 땜납페이스트와 리드부착에 사용되는 땜납페이스트는 동일한 것을 사용할 수 있다.
다음에, 내부리드프레임을 프레임에 연결한 상태로부터 소스전극리드(15)와 게이트전극리드(17)의 1세트 분을 잘라내어 반도체칩 및 외부리드프레임상에 위치맞춤시켜 마운트한다.
내부리드용의 땜납페이스트의 공급은, 상기 방법과 다르게 내부리드프레임의 칩패드부(15a,17a)와 리드패드부(15b,17b)에 땜납페이스트를 미리 인쇄해 두고(도 2의 점선부), 반도체칩 및 외부리드프레임 상의 소정의 위치에 맞추어서 마운트하도록 하여도 된다.
다음에, 마운트 완료의 리드프레임을 땜납 리플로우노(reflow爐)를 통해서 땜납의 리플로우를 실시한다. 리플로우노는 벨트콘베어식의 연속노이어도 되고, 정지형의 리플로우노이어도 된다. 이에 의해, 다이마운트용의 땜납(21a), 내부리드용의 땜납(21b,21c)이 동시에 리플로우된다.
상기는 땜납리플로우의 경우이지만, 도전성 접착제를 사용한 경우에도, 디스펜서나 인쇄법에 의한 공급이 가능하고, 리플로우와 동일한 가열공정(열처리)에 의해 고착시킬 수 있다.
다음에, 내부리드프레임의 타이바(19)를 커터로 절단하여 소스전극리드(15)와 게이트전극리드(17)를 분리한다. 내부리드프레임의 타이바(19)는 반도체칩(9)의 상면 보다 높게 되어 있으므로, 칩에 접촉되지 않도록 커터를 타이바(19)에 맞닿게 하는 것이 용이하다.
그 후는, 널리 알려진 수지몰드공정에 리드프레임을 공급하고, 몰드 후 외부리드(3)의 타이바(7)를 절단하는 것에 의해 밀봉 완료의 반도체장치를 완성한다.
본 발명의 내부리드프레임은 지지점이 4점이기 때문에, 마운트 시에 안정되고, 또한 위치 정밀도를 향상시킬 수 있다. 종래 방법에서는 칩의 다이마운트 후, 와이어본딩이 필요했지만, 본 발명에서는 칩의 다이마운트 후, 내부리드프레임의 마운트를 행하고, 칩 및 내부리드프레임의 땜납 리플로우를 동시에 행하면 되므로, 공정을 단축할 수 있다. 또한, 고가의 금(金)선을 사용하지 않으므로 비용 절감이 가능하다.
(제2실시형태)
제2실시형태는 기본적으로는 제1실시형태와 동일하지만, 다이패드의 형상이 제1실시형태와 다르다.
도 3은 본 발명의 제2실시형태에 따른 반도체장치의 내부접속상태를 나타낸 평면도이다. 제1실시형태와 동일한 부분에는 동일한 부호를 붙이고 중복 설명을 생략한다. 이후의 실시형태에서도 동일하다.
제2실시형태의 특징은, 도 3에 나타낸 바와 같이, 다이패드(1a)의 타이바(19)에 근접한 부분이 벤 자국(26)에 의해 후퇴되어 있어, 타이바의 절단이 용이하도록 되어있는 것이다.
(제3실시형태)
도 4는 본 발명의 제2실시형태에 따른 내부리드의 평면도 및 타이바(19a)의 부분(B부)의 B-B선을 따른 확대단면도이다. 제2실시형태에서는 도 4b에 나타낸 바와 같이, 타이바(19a)의 절단부(27)의 두께(예컨대, 0.15mm)를 내부리드의 두께(예컨대 0.3mm) 보다도 얇게하여, 절단이 용이하도록 하고 있다.
(제4실시형태)
제4실시형태는 내부리드프레임을 더 변형한 예이다. 도 5는 본 발명의 제4실시형태에 따른 내부리드의 평면도이고, 타이바 부분은 2개의 타이바(19b,19b')로 구성되어 있다. 이에 의해, 타이바 부분의 강성을 높이고 있어, 소스전극리드(15)와 게이트전극리드(17)의 비틀림 등의 상대적인 변형을 방지할 수 있다.
또한, 타이바(19b,19b')에 대해서, 도 4b와 같이 부분적으로 얇은 장소를 설치하여 절단이 용이하도록 하여도 된다.
(제5실시형태)
제5실시형태는 내부리드프레임을 더 변형한 예이다. 도 6은 본 발명의 제5실시형태에 따른 내부리드의 평면도로, 타이바 부분이 2개의 타이바(19c,19c')로 구성되어 있다. 제4실시예와 다른 점은 1개의 타이바(19c)는 외부리드프레임의 내부리드접속용 패드(5) 부근에 설치되어 있는 것이다. 제4실시형태와 동일하게 내부리드프레임의 강성을 높일 수 있다. 또한, 타이바(19c,19c')에 대해서 도 4b와 같이 부분적으로 얇은 장소를 설치하여 절단이 용이하도록 하여도 된다.
(제6실시형태)
도 7a는 본 발명의 제6실시형태에 따른 반도체장치의 리드접속방법을 나타내는 평면도로, 그 C-C선을 따른 단면도를 도 7b에 나타낸다. 본 실시형태에서는 2개의 반도체칩이 인접하여 리드프레임에 마운트되고, 내부리드접속이 행해진 후, 1패키지로서 몰드된다. 또한, A-A선을 따른 단면도는 도 1b와 동일하게 된다. 또한, 도 1b의 D-D선을 따른 단면도를 도 8에 나타낸다.
도 7에 나타낸 2개의 반도체칩(111,112)은 다이마운트된 후, 제1 내지 제5의 실시형태에서 설명된 내부리드프레임을 이용하는 접속방법으로 각각 외부리드프레임에 접속되지만, 도의 우측에 나타낸 제1내부리드프레임의 형상과, 도의 좌측에 나타낸 제2내부리드프레임의 형상이 다르다. 제1내부리드프레임은 제1실시형태의 내부리드프레임이 예시되어 있지만, 제3, 바람직하게는 제4실시형태의 내부리드프레임을 이용하여도 된다.
또한, 도의 좌측에 나타낸 제2다이패드(12)와 도의 우측에 나타낸 제1다이패드(11)의 형상이 다르다. 제2다이패드(12)는 제1실시형태의 다이패드가 예시되어 있지만, 제2실시형태의 다이패드를 이용하여도 된다.
제1다이패드(11)는 제2다이패드(12)에 인접한 부분의 일부가 다이패드의 거의 변의 중앙까지 베어지고, 직립(直立)하도록 가공하고 있다. 이 직립부분이 돌기리드부(33)로 된다.
한편, 좌측의 제2내부리드프레임의 소스전극(주전극)리드의 일부는 제1칩방향으로 연장하는 연결리드부(29)을 갖추고, 그 선단에 설치된 베어진 부분(31)에제1칩이 탑재되는 다이패드의 돌기리드부(33)가 끼워 맞추어진다. 이 때, 돌기리드부(33)의 상단면 보다 후퇴한 위치에, 제2칩의 내부리드의 연결리드부(29)를 지지하는 단차(35;평탄부)를 설치하고 있다. 이와 같이 하는 것에 의해, 제2내부리드프레임을 안정하게 보유 지지하는 것이 가능하게 된다. 제2내부리드프레임의 연결리드부(29)와 제1다이패드의 돌기리드부(33)의 끼워 맞추는 부분은 납땜(21d)에 의해 접합된다.
다음에, 제6실시형태의 반도체장치의 제조공정을 설명한다. 우선, 리드프레임의 다이패드(11및 12)와, 내부리드가 접속되는 외부리드의 패드(5)에, 예컨대 땜납페이스트를 디스펜서에 의해 적량 공급한다. 디스펜서방식을 대신하여 인쇄법을 이용하여도 된다.
다음에, 반도체칩(91,92)을 리드프레임의 다이패드(11,12) 상에 다이마운트 등을 사용하여 각각 마운트한다. 그 후, 칩의 소스전극(111,112), 게이트전극(131,132)상에 땜납페이스트를 디스펜서 등을 사용하여 적량공급한다. 다이마운트에 사용되는 땜납페이스트와 리드부착에 사용되는 땜납페이스트는 동일한 것을 사용할 수 있다.
다음에, 내부리드프레임을 프레임에 연결한 상태에서, 제1칩용의 소스전극리드(151)와 게이트전극리드(171)의 1세트 분을 잘라내서, 반도체칩의 전극 및 외부리드프레임의 접속패드상에 위치 맞춤시켜 마운트한다. 이어서, 제2칩용의 소스전극리드(152)와 게이트전극리드(172)의 1세트 분을 잘라내서, 반도체칩 및 외부리드프레임 상에 위치맞춤시켜 마운트한다. 이때, 제2내부리드프레임의 연결리드부(37)의 잘라낸 부분(31)은 제1내부리드프레임의 돌기리드부(33)에 끼워 맞추어지고, 돌기리드부(33)에 설치된 단차(35)에 탑재되도록 한다. 더욱이, 연결리드부(29)와 돌기리드부(33)의 끼워 맞추는 부분에 땜납페이스트(21d)를 디스펜서에 의해 공급한다.
다음에, 칩 및 내부리드프레임을 마운트 완료한 외부리드프레임을 땜납리플로우노를 통해서 땜납의 리플로우를 실시한다. 리플로우노는 벨트콘베어식의 연속노이어도 되고, 정지형의 리플로우노이어도 된다. 이에 의해, 다이마운트용의 땜납(21a), 내부리드용의 땜납(21b,21c), 연결부용의 땜납(21d)이 동시에 리플로우된다.
그 후는, 제1실시예와 동일한 공정을 경유하는 것에 의해, 밀봉완료의 반도체장치가 완성된다. 상기 실시형태에서는 접속재에 땜납페이스트를 사용했지만, 도전성 접착제를 사용할 수 있는 것은 말할 나위도 없다.
연결리드부(29)의 제1다이패드(11)로의 접속방법으로서, 연결리드부(29)의 선단을 아래쪽으로 포밍하여 제1의 다이패드(11)로 직접 납땜하는 것도 생각할 수 있지만, 이 접속을 위한 땜납이 칩의 마운트용의 땜납과 융합하여, 마운트 땜납의 두께, 칩의 평행도에 악영향을 미칠 우려가 있다. 이에 대해서, 본 발명에서는 돌기리드부(33)를 이용하여 납땜부를 칩 보다 멀리 떨어져 있게 하므로, 상기와 같은악영향의 걱정이 없다.
제6실시형태의 패키지는, 도 9에 나타낸 바와 같은 동기정류회로의 일부에 적용하면 효과적이다. 도 9에서 Q1은 파워MOSFET로 트랜지스터신호에 병렬로 쓰여진 다이오드는 기생다이오드이다. Q1에 직렬로 접속된 Q2는 동일 칩 내에 기생다이오 이외에 쇼트키베리어다이오드(SBD)가 병렬 접속된 파워MOSFET이다. Q1의 소스(S1)와 Q2의 드레인(D2)의 접속노드에는 인덕터(L)와 캐패시터(C)의 직렬회로가 부하로서 접속되어 있다. 쇼트키베리어다이오드(SBD)는, Q1의 트랜지스터가 오프 시의 전류로용으로 설치되어 있다.
상기 회로의 Q2를 제1반도체칩, Q1을 제2반도체칩으로 해서 제6실시형태의 패키지에 적용하면, 동기정류회로의 일부를 1패키지화한 반도체장치를 실현할 수 있다. 이와 같이, 반도체장치회로를 1패키지화하면, 배선기판으로 배선된 경우에 비해서 기생인덕턴스와 배선저항을 줄일 수 있어, 소자성능과 실장효율을 향상시킬 수 있다.
이상, 본 발명을 실시형태를 기초로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것이 아니라 다양한 변형이 가능하다. 예컨대, 제6실시형태에서는 2칩의 경우를 설명했지만 3칩 이상의 멀티칩에 적용할 수 있다.
상기된 바와 같이, 본 발명에 의하면 내부리드프레임을 이용하는 것에 의해, 다이마운트의 납땜공정과 동시에 게이트전극과 같은 소전극에도 내부리드의 납땜을 행하는 것이 가능하게 되어, 공정이 간략화된다. 고가인 금선을 사용하는 와이어본딩공정이 불필요하게 되어, 설비도 간략화된다.
또한, 본 발명을 2칩 이상을 몰드하는 멀티칩패키지에 응용하면 프린트배선기판에 의한 기생인덕턴스와 배선저항이 감소하고, 소자성능을 향상시킬 수 있어, 프린트기판의 실장면적을 감소시킬 수 있다.

Claims (9)

  1. 주전극과 이 주전극 보다 면적이 작은 부전극을 상면에 갖추는 반도체칩을, 접속재를 매개로 외부리드프레임의 다이패드에 탑재하는 공정과,
    상기 반도체칩의 주전극 및 부전극과 상기 외부리드프레임의 대응하는 외부리드의 접속용 패드의 사이를 각각 접속하는 내부리드가 타이바에 의해 접속된 내부리드프레임을, 소정의 위치에 접속재를 매개로 탑재하는 공정,
    상기 접속재를 가열하여 상기 반도체칩과 상기 다이패드의 사이, 상기 내부리드와 상기 반도체칩의 전극 및 상기 외부리드의 접속패드의 사이를 동시에 도전적으로 고착하는 공정 및,
    상기 타이바를 절단하여 상기 내부리드프레임을 각 내부리드로 분리하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 리드프레임의 다이패드상에 탑재되고, 주전극과 이 주전극보다 면적이 작은 부전극을 갖춘 반도체칩과,
    상기 반도체칩의 주전극 및 부전극과 상기 리드프레임의 대응하는 외부리드의 접속패드 사이에 접속되고, 각각의 내부리드의 사이에 절단된 타이바를 갖춘 내부리드프레임을 구비하여 구성된 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 타이바는 상기 내부리드프레임의 다른 부분의 두께 보다도 얇게 되어 있는 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 타이바는 상기 외부리드프레임의 인접하는 외부리드의 중앙 부근에 설치되어 있는 것을 특징으로 하는 반도체장치.
  5. 제2항에 있어서, 상기 다이패드는 상기 타이바에 인접하는 부분에, 이 타이바로부터 거리를 두도록 후퇴한 잘라낸 부분을 갖춘 것을 특징으로 하는 반도체장치.
  6. 제2항에 있어서, 상기 내부리드프레임은 타이바부분이 상기 반도체칩의 상면 보다 높게 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 외부리드프레임의 인접하는 제1 및 제2다이패드 상에 탑재되고, 각각이 주전극과 이 주전극 보다 면적이 작은 부전극을 갖춘 제1 및 제2반도체칩과,
    이 제1 및 제2반도체칩의 각각의 주전극 및 부전극과 상기 외부리드프레임의 대응하는 외부리드의 사이에 접속된 내부리드를 갖추고, 각각의 내부리드의 사이에 절단된 타이바를 갖춘 내부리드프레임,
    상기 제1 및 제2다이패드의 대향하는 변에서, 상기 제1다이패드에 수직하게 형성된 돌기리드부 및,
    상기 제2다이패드에 탑재된 제2반도체칩의 주전극에 접속되는 내부리드와 일체로 형성되고, 상기 돌기리드부와 끼워 맞추어지는 잘라낸 부분 갖추며, 상기 돌기리드부와 도전적으로 연결된 연결리드부를 구비하여 구성된 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 상기 돌기리드부의 상단에, 상단면으로부터 후퇴하여 상기 연결리드부를 지지하는 평탄부분을 갖춘 것을 특징으로 하는 반도체장치.
  9. 제7항에 있어서, 상기 제1 및 제2반도체장치는 MOSFET의 칩이고, 상기 제1반도체장치는 MOSFET에 병렬로 접속된 쇼트키다이오드를 내장한 칩인 것을 특징으로 하는 반도체장치.
KR10-2001-0049306A 2000-09-21 2001-08-16 반도체장치의 제조방법 및 반도체장치 KR100483142B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000287385A JP4102012B2 (ja) 2000-09-21 2000-09-21 半導体装置の製造方法および半導体装置
JPJP-P-2000-00287385 2000-09-21

Publications (2)

Publication Number Publication Date
KR20020023108A true KR20020023108A (ko) 2002-03-28
KR100483142B1 KR100483142B1 (ko) 2005-04-14

Family

ID=18771137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049306A KR100483142B1 (ko) 2000-09-21 2001-08-16 반도체장치의 제조방법 및 반도체장치

Country Status (5)

Country Link
US (2) US6919644B2 (ko)
JP (1) JP4102012B2 (ko)
KR (1) KR100483142B1 (ko)
CN (1) CN1157774C (ko)
TW (1) TW558816B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
CN2617039Y (zh) * 2003-02-21 2004-05-19 游尚桦 粘着型led引线架
JP4822660B2 (ja) * 2003-07-03 2011-11-24 新電元工業株式会社 半導体接続用マイクロジョイント端子
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7135761B2 (en) * 2004-09-16 2006-11-14 Semiconductor Components Industries, L.Lc Robust power semiconductor package
DE112005002899B4 (de) * 2004-11-23 2016-11-17 Siliconix Inc. Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
US9337132B2 (en) * 2004-12-31 2016-05-10 Alpha And Omega Semiconductor Incorporated Methods and configuration for manufacturing flip chip contact (FCC) power package
JP3952084B2 (ja) * 2005-05-24 2007-08-01 株式会社村田製作所 インサートモールド品の製造方法および製造装置
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
WO2007010315A2 (en) 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070244828A1 (en) * 2006-04-12 2007-10-18 Mahmoud Shahbodaghi Aggregate licensing
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
CN101488494B (zh) * 2008-01-18 2011-01-19 矽品精密工业股份有限公司 导线架式半导体装置及其导线架
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
JP4694594B2 (ja) * 2008-06-06 2011-06-08 三洋電機株式会社 半導体装置
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
US7776658B2 (en) * 2008-08-07 2010-08-17 Alpha And Omega Semiconductor, Inc. Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
KR101066944B1 (ko) * 2008-10-09 2011-09-23 삼성전기주식회사 전자소자 패키지
US8062932B2 (en) * 2008-12-01 2011-11-22 Alpha & Omega Semiconductor, Inc. Compact semiconductor package with integrated bypass capacitor and method
CN101752358B (zh) * 2008-12-08 2012-07-04 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN103646942B (zh) * 2010-02-25 2016-01-13 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
TWI514548B (zh) * 2010-03-01 2015-12-21 Alpha & Omega Semiconductor 一種應用於功率切換器電路的半導體封裝結構
US8154108B2 (en) * 2010-03-29 2012-04-10 Alpha And Omega Semiconductor Incorporated Dual-leadframe multi-chip package and method of manufacture
CN102222660B (zh) * 2010-04-16 2014-07-02 万国半导体有限公司 双引线框架多芯片共同封装体及其制造方法
JP5152263B2 (ja) * 2010-07-08 2013-02-27 株式会社デンソー 半導体モジュール
JP5615757B2 (ja) * 2011-04-06 2014-10-29 新電元工業株式会社 半導体装置、接続子、および、半導体装置の製造方法
EP2701192B1 (en) 2011-04-18 2017-11-01 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
JP2013143519A (ja) * 2012-01-12 2013-07-22 Fuji Electric Co Ltd 接続子および樹脂封止型半導体装置
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
JP6363825B2 (ja) * 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム
JP2015144188A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
CN111095543B (zh) 2017-09-05 2023-11-17 新电元工业株式会社 半导体装置
EP3474322B1 (en) * 2017-10-23 2022-04-20 Nexperia B.V. Semiconductor device and method of manufacture
WO2019092839A1 (ja) 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール
DE102019206811A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
JP7278986B2 (ja) * 2020-03-18 2023-05-22 株式会社東芝 半導体装置
CN112992818B (zh) * 2021-04-26 2022-03-18 佛山市国星光电股份有限公司 一种功率器件及其制作方法
JP2024037592A (ja) * 2022-09-07 2024-03-19 株式会社デンソー 半導体パッケージ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103063A (nl) * 1981-06-25 1983-01-17 Philips Nv Voedingssysteem.
JPS5927559A (ja) 1982-08-07 1984-02-14 Mitsubishi Electric Corp 半導体装置パツケ−ジ
JP2509422B2 (ja) 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05226564A (ja) 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5322207A (en) * 1993-05-03 1994-06-21 Micron Semiconductor Inc. Method and apparatus for wire bonding semiconductor dice to a leadframe
KR970002140B1 (ko) 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
JPH08116013A (ja) * 1994-10-18 1996-05-07 Dainippon Printing Co Ltd リードフレームとこれを用いて組み立てられた半導体装置
US5925926A (en) * 1997-03-19 1999-07-20 Nec Corporation Semiconductor device including an inner lead reinforcing pattern
JP2891233B2 (ja) * 1997-04-11 1999-05-17 日本電気株式会社 半導体装置
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JPH11121676A (ja) * 1997-10-21 1999-04-30 Hitachi Cable Ltd リードフレーム
JPH11297916A (ja) 1998-04-07 1999-10-29 Matsushita Electron Corp 半導体装置
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP3741550B2 (ja) 1998-10-09 2006-02-01 シャープ株式会社 半導体装置およびその製造方法
KR100359361B1 (ko) * 1998-12-17 2002-10-31 닛뽕덴끼 가부시끼가이샤 리드 프레임 및 이를 포함한 반도체 장치의 제조방법

Also Published As

Publication number Publication date
JP2002100716A (ja) 2002-04-05
TW558816B (en) 2003-10-21
US20020033541A1 (en) 2002-03-21
CN1157774C (zh) 2004-07-14
US6919644B2 (en) 2005-07-19
CN1345083A (zh) 2002-04-17
US20050121799A1 (en) 2005-06-09
JP4102012B2 (ja) 2008-06-18
KR100483142B1 (ko) 2005-04-14

Similar Documents

Publication Publication Date Title
KR100483142B1 (ko) 반도체장치의 제조방법 및 반도체장치
US8183662B2 (en) Compact semiconductor package with integrated bypass capacitor
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7227198B2 (en) Half-bridge package
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US7208818B2 (en) Power semiconductor package
US6249041B1 (en) IC chip package with directly connected leads
US6133632A (en) Commonly housed diverse semiconductor die
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
US20020066950A1 (en) Flip chip in leaded molded package with two dies
US6650004B1 (en) Semiconductor device
US20110210708A1 (en) High Frequency Power Supply Module Having High Efficiency and High Current
WO2009017999A2 (en) Dual side cooling integrated power device package and module and methods of manufacture
US20040099940A1 (en) Semiconductor device having clips for connecting to external elements
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US20020047198A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
JP4709349B2 (ja) 半導体ダイハウジング装置
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
JP3583382B2 (ja) 半導体ダイの実装構造
JP2003347491A (ja) 半導体装置
KR19990055887A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee