JPS5927559A - 半導体装置パツケ−ジ - Google Patents
半導体装置パツケ−ジInfo
- Publication number
- JPS5927559A JPS5927559A JP57138182A JP13818282A JPS5927559A JP S5927559 A JPS5927559 A JP S5927559A JP 57138182 A JP57138182 A JP 57138182A JP 13818282 A JP13818282 A JP 13818282A JP S5927559 A JPS5927559 A JP S5927559A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- cut
- resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 38
- 238000007789 sealing Methods 0.000 claims abstract description 29
- 239000000565 sealant Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 abstract 2
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 241001026509 Kata Species 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体チップ部を樹脂封止１り一ドを引出
した、電力用などの半導体装置パッケージの改良に関す
る。
した、電力用などの半導体装置パッケージの改良に関す
る。
中電力用半導体装置パッケージは、電子機器の小形化に
対応し、従来のＴｏ −９２０外形、ＴＯ−２０２外形
、あるいはＴＯ−２２０外形のものに対し、缶外ｉはプ
リント基板等への実装密度を上げ名ために、７１％形で
平面実装に適したものが作られている。
対応し、従来のＴｏ −９２０外形、ＴＯ−２０２外形
、あるいはＴＯ−２２０外形のものに対し、缶外ｉはプ
リント基板等への実装密度を上げ名ために、７１％形で
平面実装に適したものが作られている。
この種の従来の半導体装置パッケージとして、許容損失
が０．６Ｗ程度の中筒、力用トランジスタの場合を、第
１図及び第２図に斜視図及び正面図で示す。（１１はト
ランジスタパッケージで、次のように構成されている。
が０．６Ｗ程度の中筒、力用トランジスタの場合を、第
１図及び第２図に斜視図及び正面図で示す。（１１はト
ランジスタパッケージで、次のように構成されている。
（２）はベースリード、（３）はコレクタリード、（４
）はエミッタリード、（５）は放熱フィンであり、コレ
クタリード（３）とは内部で連続しておリ、コレクタリ
ード（３）の先端部は切断されている。
）はエミッタリード、（５）は放熱フィンであり、コレ
クタリード（３）とは内部で連続しておリ、コレクタリ
ード（３）の先端部は切断されている。
（６）はモールド形成された封止樹脂体、（７）は半導
体チップである。
体チップである。
上記従来のパッケージは、封止樹脂体（６）の大きさが
、幅６ｍｍ、長さ７ｍｍ、高さ２．５ｍｍ程度であり、
各リード（２）〜（４）及び放熱フィン（５）の厚さは
０．１５ｍｍである。この場合、コレクタリード（３）
とペースリード（２）間、及びコレクタリード（３）と
エミッタリード（４）間の各最短空間距離が０ 、９ｍ
ｍ程度しかなかった。このた愉、例えば数１００ Ｖ以
上の高耐圧用途のものでは、リード間の絶縁距離が不足
し、実使土用問題があった。また、パッケージｔｌｌの
小形化に伴ない、外囲気と半導体チップ（７）との距離
が必然的に短かくなっており、外気による湿気の影響を
うけ易く、さらに、放熱フィン（５）やリード（２）。
、幅６ｍｍ、長さ７ｍｍ、高さ２．５ｍｍ程度であり、
各リード（２）〜（４）及び放熱フィン（５）の厚さは
０．１５ｍｍである。この場合、コレクタリード（３）
とペースリード（２）間、及びコレクタリード（３）と
エミッタリード（４）間の各最短空間距離が０ 、９ｍ
ｍ程度しかなかった。このた愉、例えば数１００ Ｖ以
上の高耐圧用途のものでは、リード間の絶縁距離が不足
し、実使土用問題があった。また、パッケージｔｌｌの
小形化に伴ない、外囲気と半導体チップ（７）との距離
が必然的に短かくなっており、外気による湿気の影響を
うけ易く、さらに、放熱フィン（５）やリード（２）。
（４）の外力による曲げ の影響を受は易く、半導体チ
ップ（７）が劣化や損傷をする欠点があり、信頼性が低
かった。
ップ（７）が劣化や損傷をする欠点があり、信頼性が低
かった。
この発明は、上記従来のパッケージの欠点を除くために
なされたもので、半導体チップ部及び並べて引出された
複数のリード部の内方側を、これらの部品を保護し密着
保持する内部樹脂封止体で封止し、上記リード部のうち
中間に配置され外部で接続しないリード部を根元側がら
切断し、この切断したリード部の残部側と他のリード部
９後端側及び内部樹脂封止体の少なくとも底部の他の外
周を、密着性がよく耐湿性で機械的強度の大な外部樹脂
封止体で封止し、絶縁性、耐湿性及び機械的強度が優れ
、小形化に適した半導体装置パッケージを提供すること
を目的としている。
なされたもので、半導体チップ部及び並べて引出された
複数のリード部の内方側を、これらの部品を保護し密着
保持する内部樹脂封止体で封止し、上記リード部のうち
中間に配置され外部で接続しないリード部を根元側がら
切断し、この切断したリード部の残部側と他のリード部
９後端側及び内部樹脂封止体の少なくとも底部の他の外
周を、密着性がよく耐湿性で機械的強度の大な外部樹脂
封止体で封止し、絶縁性、耐湿性及び機械的強度が優れ
、小形化に適した半導体装置パッケージを提供すること
を目的としている。
この発明の半導体装置パッケージの一実施例を、３〜８
Ａ級の中部、力用サイリスタについて説明する。トラン
ジスタに比ベサイリスタは電源用途への応用度が広く、
したがって、サイリスタは絶縁について考慮する必要が
あり、この発明は、サイリスタへの適用がより効果が発
揮されるものである。第３図及び第４図はこの発明の一
実施例を示すサイリスタパッケージの斜視−及び正面図
である。（１１）はサイリスタパッケージで、次のよう
に構成されている。（１２１はカソードリード（従来の
ベースリードに相当）、０４１はゲートリード（従来の
エミッタリードに相当）ｌｌｆ９はアノード放熱フィン
（従来のコレクタ放熱フィンに相当）で、アノード電極
端子を兼用している。アノードリードは根元側から切断
されていてなくされ、外部には出ていない。（１８１は
半導体チップ０７１部を封じた内部封止樹脂体、Ｑ＠は
この内部封止樹脂体の外周を囲った外部封止樹脂体であ
る。
Ａ級の中部、力用サイリスタについて説明する。トラン
ジスタに比ベサイリスタは電源用途への応用度が広く、
したがって、サイリスタは絶縁について考慮する必要が
あり、この発明は、サイリスタへの適用がより効果が発
揮されるものである。第３図及び第４図はこの発明の一
実施例を示すサイリスタパッケージの斜視−及び正面図
である。（１１）はサイリスタパッケージで、次のよう
に構成されている。（１２１はカソードリード（従来の
ベースリードに相当）、０４１はゲートリード（従来の
エミッタリードに相当）ｌｌｆ９はアノード放熱フィン
（従来のコレクタ放熱フィンに相当）で、アノード電極
端子を兼用している。アノードリードは根元側から切断
されていてなくされ、外部には出ていない。（１８１は
半導体チップ０７１部を封じた内部封止樹脂体、Ｑ＠は
この内部封止樹脂体の外周を囲った外部封止樹脂体であ
る。
上記パッケージ（１１）の構成により、高電圧の印加さ
れるり一下端子間、すなわち、アノード電極端子（アノ
ード放熱フィン）とカソードリード０２１間、及びアノ
ード電極端子とゲー） ＩＪ−ド０４）間の各最短距離
が従来のものに比べ、大幅に延長される。
れるり一下端子間、すなわち、アノード電極端子（アノ
ード放熱フィン）とカソードリード０２１間、及びアノ
ード電極端子とゲー） ＩＪ−ド０４）間の各最短距離
が従来のものに比べ、大幅に延長される。
上記実施例のパッケージ（ＩＩ）では、例えばカソード
リードＱ２１とゲートリード（１４）間距離が、従来の
α９ｍｍから２．８ｍｍになる。また、内部封止樹脂体
（１８１は半導体チップＯηの保護用を主目的とし、封
止体としての密着保持を第二の目的としたものとし、外
部封止樹脂体（Ｉ鴫は外気及び外力からの保護用を目的
としたものとし、それぞれ最適の拐質の封止樹脂（例え
ばエポキシ樹脂系）を使い分けである。
リードＱ２１とゲートリード（１４）間距離が、従来の
α９ｍｍから２．８ｍｍになる。また、内部封止樹脂体
（１８１は半導体チップＯηの保護用を主目的とし、封
止体としての密着保持を第二の目的としたものとし、外
部封止樹脂体（Ｉ鴫は外気及び外力からの保護用を目的
としたものとし、それぞれ最適の拐質の封止樹脂（例え
ばエポキシ樹脂系）を使い分けである。
こうして、耐湿性が高く機械的強度の大なパッケージ（
川が得られる。
川が得られる。
上記一実施例のパッケージ（１１）の製造は、次のよう
、にする。第５図に示すように、まず、平面状であった
リード７レームーの各リード部（２しｗ、Ｈ側を、プレ
スにより少し段付きに折曲げ上げる。
、にする。第５図に示すように、まず、平面状であった
リード７レームーの各リード部（２しｗ、Ｈ側を、プレ
スにより少し段付きに折曲げ上げる。
リードフレーム−のボ、ンディングパッド部（２１）に
半導体チツ７’ｔＪ７１を装着し、この半導体チップ上
面の各電極部とり一ドフレーム（２０）のカソードリー
ド部（２２）及びゲートリード部（２４）とをそれぞれ
対応する電極間をワイヤボンデ１ングする。（２７１は
ワイヤポンディングの金属線である。翰はアノードリー
ド部で、ポンディングパッド部＠１）に連続する根元側
に、あらかじめ、抜穴（イ）を設けこの部分にくびれ部
を形成してるり、後工程でこのくひれ部でのアノードリ
ード部（四の切断がしやすいようにしている。
半導体チツ７’ｔＪ７１を装着し、この半導体チップ上
面の各電極部とり一ドフレーム（２０）のカソードリー
ド部（２２）及びゲートリード部（２４）とをそれぞれ
対応する電極間をワイヤボンデ１ングする。（２７１は
ワイヤポンディングの金属線である。翰はアノードリー
ド部で、ポンディングパッド部＠１）に連続する根元側
に、あらかじめ、抜穴（イ）を設けこの部分にくびれ部
を形成してるり、後工程でこのくひれ部でのアノードリ
ード部（四の切断がしやすいようにしている。
リードフレーム（３）には両側にタイバ（２）が設けら
れ、複数組のポンディングパッド部＠ｌ）及び各リー片
゛部が連結して打抜き形成されである。
れ、複数組のポンディングパッド部＠ｌ）及び各リー片
゛部が連結して打抜き形成されである。
次に、各ワイヤボンデングされた半導体チン１０４部を
、第６図に一点鎖線で示すように、モールドによる内部
封止樹脂体Ｑ８１で封止する。これにより、アノード放
熱フィン０５）を残したボンデングパッド部Ｈ，カソー
ドリード部Ｑノとゲートリード部（財）の各端部及びア
ノードリード部の抜穴−を除いた根元の範囲内が樹脂封
止固定される。この内部封止樹脂体（１８）は、半導体
チップ（＋７）や金属線ｔ２ηを保護するためであり、
熱膨張係数が半導体チップ（ｌηに近く、かつ、半導体
チップの特性劣化やアルミ材などの電極金属を腐食させ
るおそれのあるナトリウム、カリウム、塩素等の不純物
イオンの含有量の少ない樹脂を用いる。
、第６図に一点鎖線で示すように、モールドによる内部
封止樹脂体Ｑ８１で封止する。これにより、アノード放
熱フィン０５）を残したボンデングパッド部Ｈ，カソー
ドリード部Ｑノとゲートリード部（財）の各端部及びア
ノードリード部の抜穴−を除いた根元の範囲内が樹脂封
止固定される。この内部封止樹脂体（１８）は、半導体
チップ（＋７）や金属線ｔ２ηを保護するためであり、
熱膨張係数が半導体チップ（ｌηに近く、かつ、半導体
チップの特性劣化やアルミ材などの電極金属を腐食させ
るおそれのあるナトリウム、カリウム、塩素等の不純物
イオンの含有量の少ない樹脂を用いる。
続いて、第７図に示すように、アノードリード部□□□
を抜穴（筒部とタイバ（社）のつけ根部とでプレス切断
により切断する。このとき、せん断応力の影響で半導体
チップ（ｌηが損傷しないように、抜穴（社）により形
成されたくびれ部で、アノードリードの一方側が容易に
切断されるようにしている。
を抜穴（筒部とタイバ（社）のつけ根部とでプレス切断
により切断する。このとき、せん断応力の影響で半導体
チップ（ｌηが損傷しないように、抜穴（社）により形
成されたくびれ部で、アノードリードの一方側が容易に
切断されるようにしている。
この後、第８図に２点鎖線で示すように、モールドによ
る外部封止樹脂体（１９）で、内部封止樹脂体（＋８）
及びアノードリード部（四の残った抜穴ｍ個を完全に覆
って気密封止する。この外部封止樹脂体０９）は、各リ
ード部（２２１−（支））及び放熱フィン（１ωの金属
材とそのめつき面や内部封止樹脂（１８）との密着性が
よく、水分を透過しない性質をもち、さらに、内部封止
樹脂体０８）を囲う保護用として、かつ、各リード部１
２２ 、 （２４１の保持として機械的強度の優れた樹
脂を用い、サイリスタとしての耐湿性及び機械的強度を
向上させている。
る外部封止樹脂体（１９）で、内部封止樹脂体（＋８）
及びアノードリード部（四の残った抜穴ｍ個を完全に覆
って気密封止する。この外部封止樹脂体０９）は、各リ
ード部（２２１−（支））及び放熱フィン（１ωの金属
材とそのめつき面や内部封止樹脂（１８）との密着性が
よく、水分を透過しない性質をもち、さらに、内部封止
樹脂体０８）を囲う保護用として、かつ、各リード部１
２２ 、 （２４１の保持として機械的強度の優れた樹
脂を用い、サイリスタとしての耐湿性及び機械的強度を
向上させている。
最後に、カソードリード部翰及びゲートリード部動）の
各先端部と一方のダイバ（ロ）、アノード放熱フィン（
１鴨外端と他方のダイバ（至）側の接続片をプレス機に
より切断除去すると共に、各リード部翰。
各先端部と一方のダイバ（ロ）、アノード放熱フィン（
１鴨外端と他方のダイバ（至）側の接続片をプレス機に
より切断除去すると共に、各リード部翰。
（２４）を曲は下げ加工する。こうして、第３図及び第
４図に示すツイリスタパッケージ（川ができ上る。
４図に示すツイリスタパッケージ（川ができ上る。
第９図及び第１Ｏ図は、この発明の他のそれぞれ異なる
実施例を示す切断前のアノードリード部の斜視図である
。第９図において、アノードリード部翰には、切断を容
易にするため、両側１対の切欠き（ハ）を設け、くびれ
部を形成しである０第１０図においては、アノードリー
ド部翰には、切断を容易にするため、上下１対の切欠き
（２９１を設け、くびれ部を形成しである。アノードリ
−ド部（２）の切断を容易にするのに、上記実施例の外
、切欠きａ８１及び翰を組合せて設けてもよい。
実施例を示す切断前のアノードリード部の斜視図である
。第９図において、アノードリード部翰には、切断を容
易にするため、両側１対の切欠き（ハ）を設け、くびれ
部を形成しである０第１０図においては、アノードリー
ド部翰には、切断を容易にするため、上下１対の切欠き
（２９１を設け、くびれ部を形成しである。アノードリ
−ド部（２）の切断を容易にするのに、上記実施例の外
、切欠きａ８１及び翰を組合せて設けてもよい。
なお、高□耐圧中電力用の半導体装置ノクツケージとし
て、上記実施例ではサイリスタノ（ツケージの場合を説
明したが、他の種の半導体装置）：ツケージの場合にも
、適用できるものである。
て、上記実施例ではサイリスタノ（ツケージの場合を説
明したが、他の種の半導体装置）：ツケージの場合にも
、適用できるものである。
また、上記実施例では、アノードリードｓ＠にくびれ部
を形成するのに、切欠き（２８１ｆ）るｌ／）は切欠ａ
＠”）ＩＧよ、ヵ、ＲＪ、、ゆアい、カニ、−カ１１１
１ ｏ□−１＋ ｔ、＝ ８１６、もよい。
を形成するのに、切欠き（２８１ｆ）るｌ／）は切欠ａ
＠”）ＩＧよ、ヵ、ＲＪ、、ゆアい、カニ、−カ１１１
１ ｏ□−１＋ ｔ、＝ ８１６、もよい。
以上のように、この発明によれば、半導体チップ部及び
並べて引出された複数のリード部の内方側を、内部樹脂
封止体で封止し内部部品を密着保持して保護し、上記リ
ード部のうち中間に配置され外部で接続されないリード
部を根元側から切断し、この切断したリード部の残部側
と他のリード部の後端側及び内部樹脂封止体の外周を外
部樹脂封止体で封止し防湿と機械的保膜とをしたので、
絶縁性、耐湿性及び機械的強度に優れ、小形化に適した
効呆がある。
並べて引出された複数のリード部の内方側を、内部樹脂
封止体で封止し内部部品を密着保持して保護し、上記リ
ード部のうち中間に配置され外部で接続されないリード
部を根元側から切断し、この切断したリード部の残部側
と他のリード部の後端側及び内部樹脂封止体の外周を外
部樹脂封止体で封止し防湿と機械的保膜とをしたので、
絶縁性、耐湿性及び機械的強度に優れ、小形化に適した
効呆がある。
′ 第１図及び第２図は従来のトランジスタパッケージ
を示す斜視図及び正面図、第３図及び第４図はこの発明
の一実施例によるサイリスタパッケージを示す斜視図及
び正面図、第５図ないし、第８図は第３図のサイリスタ
パッケージの製造工程を順に示す平面図、第９図及び第
１０図はこの発明の他のそれぞれ異なる実施例を示１切
断前のアノード部の拡大斜視図である。 図において、１］、・・・半導体装置パッケージ、１２
・・・カソードリード、１４・・・ゲートリード、１５
・・・アノード放熱フィン、１７−’′半導体チップ、
１Ｂ・・・内部樹脂封止体、１９・・・外部樹脂臭１止
体、２０・・・リードフレーム、２１・・・ポンディン
グパッド部、２２・・・カソードリード部、２３・・・
アノードリード部、２４・・・ゲートリード部、２６・
・・抜穴、２８．２９・・・切欠き部。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名）第１図 第３１４・ 第５図 ５ 第６図 ５ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５’／−１３８１８ａ号
２、発明の名称 半導体装ｆｉｔ、パッケージ３、
補正をする者 事ｆ’ｔとの関係 特許出願人 代表者片由仁へ部 ４、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 明細書第２ページ第９行の「９２０外形」を「９２外形
」に補正する。 以上
を示す斜視図及び正面図、第３図及び第４図はこの発明
の一実施例によるサイリスタパッケージを示す斜視図及
び正面図、第５図ないし、第８図は第３図のサイリスタ
パッケージの製造工程を順に示す平面図、第９図及び第
１０図はこの発明の他のそれぞれ異なる実施例を示１切
断前のアノード部の拡大斜視図である。 図において、１］、・・・半導体装置パッケージ、１２
・・・カソードリード、１４・・・ゲートリード、１５
・・・アノード放熱フィン、１７−’′半導体チップ、
１Ｂ・・・内部樹脂封止体、１９・・・外部樹脂臭１止
体、２０・・・リードフレーム、２１・・・ポンディン
グパッド部、２２・・・カソードリード部、２３・・・
アノードリード部、２４・・・ゲートリード部、２６・
・・抜穴、２８．２９・・・切欠き部。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名）第１図 第３１４・ 第５図 ５ 第６図 ５ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５’／−１３８１８ａ号
２、発明の名称 半導体装ｆｉｔ、パッケージ３、
補正をする者 事ｆ’ｔとの関係 特許出願人 代表者片由仁へ部 ４、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 明細書第２ページ第９行の「９２０外形」を「９２外形
」に補正する。 以上
Claims (2)
- （１） ポンディングパッド部に半導体チップを装着
してワイヤボンディングし、この半導体チップ部を樹脂
封止し、この樹脂封止体から複数のリードが並べて引出
された半導体装置パッケージにおいて、上記半導体チッ
プ部及び上記各リード部の内方側を封′止し、内部部品
に密着して保護する内部樹脂封止体、及び上記各リード
部のうち、上記ポンディングパッド部から連続して出さ
れて中間に配置されてあり外部接続不要のリード部が根
元側から切断除去され、この切断されたリード部の残部
側と、上記他のリード部の後端側と、□上記内部樹脂封
止体の外周のうち少なくとも底部の他の同口とを封止し
、内部樹脂封止体に密着して防湿するとともに機械的保
護す゛る外部樹脂封止体を備えたことを特徴とする半導
体装置パッケージ。 - （２） 切断されたリード部は、あらかじめ、切断す
べ自箇所にくびれ部が形成されてあり、このくびれ部で
切断されていることを特徴とする特許請求の範囲第１項
記載の半導体装置パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138182A JPS5927559A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138182A JPS5927559A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927559A true JPS5927559A (ja) | 1984-02-14 |
Family
ID=15215967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57138182A Pending JPS5927559A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927559A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489453A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor device |
| US5019893A (en) * | 1990-03-01 | 1991-05-28 | Motorola, Inc. | Single package, multiple, electrically isolated power semiconductor devices |
| KR100483142B1 (ko) * | 2000-09-21 | 2005-04-14 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 및 반도체장치 |
| WO2010081403A1 (en) * | 2009-01-14 | 2010-07-22 | Cree Hong Kong Limited | Aligned multiple emitter package |
| US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
| US9035439B2 (en) | 2006-03-28 | 2015-05-19 | Cree Huizhou Solid State Lighting Company Limited | Apparatus, system and method for use in mounting electronic elements |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| EP2929559A1 (de) * | 2012-12-10 | 2015-10-14 | Robert Bosch GmbH | Verfahren zur herstellung eines schaltmoduls und eines zugehörigen gittermoduls sowie ein zugehöriges gittermodul und korrespondierende elektronische baugruppe |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| US10546978B2 (en) | 2003-09-18 | 2020-01-28 | Cree, Inc. | Molded chip fabrication method and apparatus |
| US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
-
1982
- 1982-08-07 JP JP57138182A patent/JPS5927559A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489453A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor device |
| US5019893A (en) * | 1990-03-01 | 1991-05-28 | Motorola, Inc. | Single package, multiple, electrically isolated power semiconductor devices |
| KR100483142B1 (ko) * | 2000-09-21 | 2005-04-14 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 및 반도체장치 |
| US6919644B2 (en) | 2000-09-21 | 2005-07-19 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
| US10546978B2 (en) | 2003-09-18 | 2020-01-28 | Cree, Inc. | Molded chip fabrication method and apparatus |
| US9035439B2 (en) | 2006-03-28 | 2015-05-19 | Cree Huizhou Solid State Lighting Company Limited | Apparatus, system and method for use in mounting electronic elements |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| US10892383B2 (en) | 2007-10-31 | 2021-01-12 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US11791442B2 (en) | 2007-10-31 | 2023-10-17 | Creeled, Inc. | Light emitting diode package and method for fabricating same |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US9722158B2 (en) | 2009-01-14 | 2017-08-01 | Cree Huizhou Solid State Lighting Company Limited | Aligned multiple emitter package |
| WO2010081403A1 (en) * | 2009-01-14 | 2010-07-22 | Cree Hong Kong Limited | Aligned multiple emitter package |
| US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| EP2929559A1 (de) * | 2012-12-10 | 2015-10-14 | Robert Bosch GmbH | Verfahren zur herstellung eines schaltmoduls und eines zugehörigen gittermoduls sowie ein zugehöriges gittermodul und korrespondierende elektronische baugruppe |
| US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777800B2 (en) | Semiconductor die package including drain clip | |
| US6756658B1 (en) | Making two lead surface mounting high power microleadframe semiconductor packages | |
| US8736042B2 (en) | Delamination resistant device package having raised bond surface and mold locking aperture | |
| JPS5927559A (ja) | 半導体装置パツケ−ジ | |
| JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
| US4095253A (en) | Single in-line high power resin-packaged semiconductor device having an improved heat dissipator | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| KR960039449A (ko) | 반도체 패키지, 리드프레임 및 제조방법 | |
| JP2001035968A (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| US7838980B1 (en) | TO263 device package having low moisture sensitivity | |
| CN210349830U (zh) | 一种具有静电保护结构的贴片式mos管 | |
| JP2532826B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN104425412A (zh) | 具有可插拔式引线的模制的半导体封装 | |
| JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| CN218482234U (zh) | 功率半导体器件封装结构 | |
| JP2003234382A (ja) | 半導体装置 | |
| JP4258391B2 (ja) | 半導体装置 | |
| CN218274579U (zh) | 一种GaN封装芯片结构与电子装置 | |
| JP2019021682A (ja) | 半導体装置 | |
| US20230025949A1 (en) | Semiconductor device and a method of manufacturing of a semiconductor device | |
| JPS61216454A (ja) | 樹脂封止型半導体装置 | |
| JPS6127909B2 (ja) | ||
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |