JPWO2010122889A1 - パワーモジュールおよびその絶縁劣化検知方法 - Google Patents

パワーモジュールおよびその絶縁劣化検知方法 Download PDF

Info

Publication number
JPWO2010122889A1
JPWO2010122889A1 JP2011510277A JP2011510277A JPWO2010122889A1 JP WO2010122889 A1 JPWO2010122889 A1 JP WO2010122889A1 JP 2011510277 A JP2011510277 A JP 2011510277A JP 2011510277 A JP2011510277 A JP 2011510277A JP WO2010122889 A1 JPWO2010122889 A1 JP WO2010122889A1
Authority
JP
Japan
Prior art keywords
current
signal
power module
deterioration
determination result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011510277A
Other languages
English (en)
Inventor
暁紅 殷
暁紅 殷
西村　隆
隆 西村
山本　圭
圭 山本
和弘 多田
和弘 多田
奥田　達也
達也 奥田
大井　健史
健史 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2010122889A1 publication Critical patent/JPWO2010122889A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

絶縁シートに流れる電流値から、絶縁特性が破壊する直前の電流変化に基づいて絶縁シートの劣化を事前に検知し、絶縁劣化に起因したパワーモジュールの故障を検知可能なパワーモジュールの絶縁劣化検知装置を得る。パワーモジュールの絶縁シート３に流れる電流値を所定の時間間隔でサンプリングして検出する電流検出手段１０と、電流値に基づいて、絶縁シート３の絶縁特性が劣化して破壊する直前の状態を判定し、絶縁シート３の破壊直前の状態を判定したときに劣化判定結果ＹＥＳを出力する演算手段１１Ａと、前回のサンプリング時点の電流値ｉ（ｎ−１）を記憶する電流記憶手段１４と、劣化判定結果ＹＥＳに応答して警報を発生する警報手段１２とを備えている。演算手段１１Ａは、現在の電流値ｉｎが、前回の電流値ｉ（ｎ−１）の１０倍を超えた場合に、劣化判定結果ＹＥＳを出力する。

Description

この発明は、絶縁樹脂層（絶縁シート）を有するパワーモジュールにおいて、高温吸湿による絶縁シートの劣化を事前に検知することのできるパワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステムに関するものである。
従来から、パワーモジュールにおいては、電気的な絶縁を確保しながら、パワー半導体チップから発生した熱を効率よく放出することが要求されている。
一般的なパワーモジュールは、回路配線の形成されたセラミックス基板や金属芯基板上にパワー半導体素子を搭載したものを、熱可塑性樹脂からなる枠ケースに固定し、シリコーンゲルまたはエポキシ樹脂を注入して、全体を封止することにより構成されている。
しかしながら、この種のパワーモジュールは、製造コストが高いことが知られている。
そこで、製造コストを低減することを目的として、リードフレームを用いるとともに、封止樹脂によりトランスファモールドするパワーモジュールが開発されている（たとえば、特許文献１参照）。
この種のトランスファモールドは、生産性に優れており、製造コストを低減することができるうえ、シリコーンゲルとは異なり、弾性率の高い樹脂で全体を覆うことから、ヒートサイクル性やパワーサイクル性などの信頼性も高いことが知られている。
一方、パワーモジュールは、高電圧が印加されつつ、高温高湿環境下で使用されることが多く、絶縁シートの劣化によってパワーモジュールが故障する可能性があるので、何らか対策をとる必要がある。
上記特許文献１においては、家電用および産業用のモジュールに関し、放熱性を向上するために、金属板上に絶縁層を介してリードフレームを設けた樹脂モールド用回路基板およびパッケージが提案されており、一度のトランスファー成形で樹脂封止することによって、半導体チップから金属板への熱放散性が優れた安価なパワーモジュールを実現している。
特開２００１−１９６４９５号公報
しかしながら、上記従来技術によれば、実際のパワーモジュールの使用環境を考慮すると、高温、高湿や振動などの影響を受けながら使用されることが多く、特に、有機系のエポキシ樹脂系材料は高温高湿の環境は吸湿して絶縁特性が劣化する可能性があるという課題があった。
また、高電圧で動作するパワーモジュールにおいては、その絶縁性を保つことが重要であるが、上記特許文献１に記載のパワーモジュールによれば、金属板とリードフレームとの間に高電圧が印加されながら高温高湿環境で使用することがあるので、使用時間の増加とともに、絶縁層の劣化による絶縁不良が発生する可能性があるという課題があった。
特に、最近では、パワーモジュールが車載用途に使用されるケースが多く、パワーモジュールの故障は、場合によっては大きな不具合を招く可能性があるので、何らかのフェイルセーフ設計を採用することが望ましいが、格別な対策は実現されていないという課題があった。
この発明は、上記のような課題を解決するためになされたものであり、エポキシ樹脂を封止材とする絶縁シート構造のトランスファモールド型のパワーモジュールまたはシリコーンゲル（または、エポキシ樹脂）を封止材とするケース型パワーモジュールにおいて、絶縁層（絶縁シート）の絶縁特性が劣化して破壊する事前に、絶縁シートに流れる電流値の特性変化を検知し、その検知結果に応答してパワーモジュールが故障する前に絶縁異常を報知することにより、フェイルセーフ制御を可能にしたパワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステムを得ることを目的とする。
この発明に係るパワーモジュールの絶縁劣化検知装置は、パワーモジュールの絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出手段と、電流値に基づいて、絶縁シートの絶縁特性が劣化して破壊する直前の状態を判定し、絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算手段と、前回のサンプリング時点の電流値を記憶する電流記憶手段と、劣化判定結果に応答して警報を発生する警報手段とを備え、演算手段は、現在のサンプリング時点の電流値が、前回のサンプリング時点の電流値の１０倍を超えた場合に、劣化判定結果を出力するものである。
この発明によれば、エポキシ樹脂を封止材とし、絶縁シート構造のパワーモジュールにおいて、絶縁シートに流れる電流値を検出することにより、絶縁シートの劣化を事前に検知することが可能となり、絶縁シートの絶縁劣化に起因したパワーモジュールの故障による不安全性を防止することができ、従来技術では得られない顕著な作用効果を奏することができる。
この発明の実施例１の対象となるトランスファモールド型パワーモジュールの構造を模式的に示す断面図である。（実施例１） この発明の実施例１の対象となるケース型パワーモジュールの構造を模式的に示す断面図である。（実施例１） この発明の実施例１におけるパワーモジュールの絶縁劣化検知装置を示すブロック図である。（実施例１） 高温高湿環境（８５℃／８５％ＲＨ）時に絶縁シートに流れる電流値の時間変化（測定例）を示す説明図である。（実施例１） 高温高湿環境（８５℃／８５％ＲＨ）時に絶縁シートが破壊直前の電流値の時間変化（測定例）を示す説明図である。（実施例１） この発明の実施例１に係るパワーモジュールの絶縁劣化検知装置を示すブロック図である。（実施例１） この発明の実施例２に係るパワーモジュールの絶縁劣化検知装置を示すブロック図である。（実施例２） この発明の実施例２における高温高湿環境（８５℃／８５％ＲＨ）時に絶縁シートが破壊直前の電流値の微分値の時間変化（測定例）を示す説明図である。（実施例２） この発明の実施例３に係るパワーモジュールシステムのパワーモジュール部を模式的に示す断面図である。（実施例３） この発明の実施例３に係るパワーモジュールシステムを示すブロック図である。（実施例３） 図１０内のパワーモジュールに絶縁劣化が発生しなかった場合と絶縁劣化が発生した場合とにおける電圧信号および電磁波信号を示すタイミングチャートである。（実施例３） この発明の実施例４に係るパワーモジュールシステムを示すブロック図である。（実施例４） この発明の実施例４におけるスイッチング信号を除去した後の電磁波信号を示すタイミングチャートである。（実施例４） この発明の実施例５に係るパワーモジュールの絶縁劣化検知装置を示すブロック図である。（実施例５） 図１４内のパワーモジュールに絶縁劣化が発生しなかった場合と絶縁劣化が発生した場合とにおける主回路に印加される電圧信号と高速電流検出手段で検出された電流信号との関係を示すタイミングチャートである。（実施例５） この発明の実施例５における高速電流検出手段からの電流信号と信号処理手段を通過した後の電流信号との関係を示すタイミングチャートである。（実施例５） この発明の実施例６に係るパワーモジュールの絶縁劣化検知装置を示すブロック図である。（実施例６） この発明の実施例６における絶縁劣化検知方法に対応した電流信号抽出方法を説明するためのタイミングチャートである。（実施例６）
（実施例１）
以下、図面を参照しながら、この発明の実施例１について詳細に説明する。
まず、この発明の実施例１の適用対象となる絶縁シート構造のパワーモジュールについて説明する。図１および図２はパワーモジュールの構造を模式的に示す断面図であり、図１はトランスファモールド型パワーモジュールを示し、図２はケース型パワーモジュールを示している。
図１において、トランスファモールド型パワーモジュールは、半導体チップ１と、ヒートスプレッダ２と、絶縁シート３と、銅箔４と、リードフレーム５ａ、５ｂと、ボンディングワイヤ６と、エポキシ樹脂７とにより構成されている。
半導体チップ１は、ヒートスプレッダ２上に実装されており、ヒートスプレッダ２の裏面には、絶縁シート３を介して銅箔４が密着されている。絶縁シート３は、ヒートスプレッダ２と銅箔４との間に密着して配置されている。
リードフレーム５ａは、ボンディングワイヤ６を介して半導体チップ１に接続され、リードフレーム５ｂは、ヒートスプレッダ２に直接接続されている。
上記すべての構成要素は、エポキシ樹脂７によってトランスファモールド法で封止されている。
図１の構成により、半導体チップ１から発生した熱は、ヒートスプレッダ２、絶縁シート３および銅箔４を通して外部に放出される。
図２において、ケース型パワーモジュールは、半導体チップ１と、ヒートスプレッダ２と、絶縁シート３と、端子５と、ボンディングワイヤ６と、封止用のエポキシ樹脂（または、シリコーンゲル）７と、熱可塑性樹脂のケース８と、銅配線板９とにより構成されている。
銅配線板９は、絶縁シート３を介して銅製のヒートスプレッダ２上に載置され、銅配線板９上には、半導体チップ１が実装されるとともに、端子５が接続されている。
絶縁シート３は、半導体チップ１が実装された銅配線板９とヒートスプレッダ２との間に密着して配置されている。
図２の構成により、半導体チップ１から発生した熱は、銅配線板９、絶縁シート３およびヒートスプレッダ２を通して外部に放出される。
図３はこの発明に関連したパワーモジュールの絶縁劣化検知装置を示す機能ブロック図であり、図１または図２内の絶縁シート３に流れる電流値（電流値の変化）を劣化判定指標として、絶縁シート３の絶縁劣化を検知する場合の構成例を示している。
図３において、パワーモジュールの絶縁劣化検知装置は、絶縁シート３に通電を行う電源Ｅと、絶縁シート３に流れる電流値ｉを所定の時間間隔でサンプリングして検出する電流検出手段１０と、電流値ｉ（検出値）に基づく劣化判定機能を有する演算手段１１と、演算手段１１からの劣化判定結果ＹＥＳに応答して警報駆動を行う警報手段１２と、演算手段１１の劣化判定に用いられる基準電流ｉｒを設定する基準電流設定手段１３とを備えている。
電流検出手段１０は、図１内のリードフレーム５ｂおよび銅箔４（または、図２内の端子５およびヒートスプレッダ２）を介して絶縁シート３に流れる電流値ｉを検出する。
演算手段１１は、電流検出手段１０で検出された電流値ｉと、基準電流設定手段１３で設定された基準電流ｉｒとの比較演算を行い、ｉ＞ｉｒの関係を満たす場合に、劣化判定結果ＹＥＳを警報手段１２に出力する。
なお、電流検出手段１０において、電流値ｉは、所定の時間間隔でサンプリングされ、演算手段１１は、サンプリング時点の電流値ｉが、絶縁シートの破壊直前の電流値に相当する基準電流ｉｒを超えた場合に、劣化判定結果ＹＥＳを出力する。
警報手段１２は、劣化判定結果ＹＥＳに応答して、音声駆動または発光などにより、パワーモジュールが故障直前（故障発生の数分前〜数１０時間前）であることを報知する。
なお、基準電流設定手段１３で設定される基準電流ｉｒは、絶縁シート３の絶縁劣化時に相当する電流値よりもわずかに小さい電流値に設定されている。また、基準電流ｉｒは、事前に実験結果から求めてもよいが、絶縁シート３に印加される電圧、または絶縁シート３の材質あるいは厚さに応じて、任意に設定することができる。
次に、図４および図５の説明図を参照しながら、図３に示した動作原理について説明する。
前述の通り、通常、パワーモジュールは高温高湿環境にさらされており、高温高湿環境で長時間使用されると、吸湿した絶縁シート３は、その電気的特性、機械的特性および熱的特性が劣化し、最終的に絶縁劣化によって絶縁不良を起こす可能性がある。
図４は絶縁シート３に流れる電流値ｉ（ｌｏｇ電流）［Ａ］の時間変化を示す説明図であり、高温高湿環境（８５℃／８５％ＲＨ）下で３個のパワーモジュールに高電圧を印加した場合の各測定例を示している。
図４から明らかなように、１点鎖線までの一定時間領域においては、吸湿時間の増加につれて、絶縁シート３に流れる電流値ｉが徐々に増加するが、一定時間を越えると、電流値ｉが急激に増加して絶縁シート３が破壊されることが分かる。
また、３個のパワーモジュールの個々のバラツキによって、絶縁破壊時間が異なるものの、絶縁シート３が破壊される直前の電流値変化が急峻であることも分かる。
さらに、我々は電流値のサンプリング間隔を短くして電流値を高速に収録することによって、絶縁シート３が破壊される直前の電流値変化を細かく把握することができた。
図５は絶縁シート３が破壊する直前の電流値の測定例を示す説明図であり、時間軸（横軸）において、破壊時刻を「０」に設定している。
図５において、電流値が、あらかじめ設定した所定の閾値を超えたときには、サンプリング間隔は、４０ｍｓ以下に短く設定されている。
図５から明らかなように、絶縁シート３は、前兆なく破壊するのではなく、破壊する前の５時間程度にわたって、電流値の瞬時的変動が一定時間内で繰り返すことが分かる。すなわち、絶縁シート３が破壊する直前に、数回以上の電流パルスが検出できることが分かる。
なお、実験結果によれば、絶縁シート３に流れる電流が急激に１桁（１０倍）以上増加する現象が現れた時点から、絶縁シート３の絶縁破壊に至るまでには、数分から数１０時間だけ要することも判明している。
すなわち、絶縁破壊までの予兆期間は、絶縁シート３が絶縁破壊に至るまでの絶縁劣化期間なので、この絶縁破壊が発生する直前の電流変化の特徴に基づいて、絶縁シート３が破壊する前の絶縁劣化検知が可能なことが分かる。
具体的には、図３による演算手段１１は、電流検出手段１０で検出された電流値ｉが急激に増加したタイミングを検知し、電流増加タイミングを絶縁シート３の劣化判定の指標として、絶縁シート３の絶縁劣化に起因したパワーモジュールの故障を未然に検知し、警報手段１２を駆動する。
以上のように、図３に係るパワーモジュールの絶縁劣化検知装置は、パワーモジュールの絶縁シート３に流れる電流値ｉを所定の時間間隔でサンプリングして検出する電流検出手段１０と、電流値ｉに基づいて、絶縁シート３の絶縁特性が劣化して破壊する直前の状態を判定し、絶縁シート３の破壊直前の状態を判定したときに劣化判定結果ＹＥＳを出力する演算手段１１と、劣化判定結果ＹＥＳに応答して警報を発生する警報手段１２とを備えている。
また、電流値ｉは、所定の時間間隔でサンプリングされ、演算手段１１は、サンプリング時点の電流値ｉが、絶縁シート３の破壊直前の電流値に相当する基準電流ｉｒを超えた場合に、劣化判定結果ＹＥＳを出力するので、絶縁シート３の劣化を事前に検知することができる。
したがって、絶縁層（絶縁シート）の絶縁特性が劣化して破壊する事前に、絶縁シートに流れる電流値の特性変化を検知し、その検知結果に応答してパワーモジュールが故障する前に異常を報知することにより、フェイルセーフ制御を実現することができる。
すなわち、絶縁シート３の絶縁劣化に起因したパワーモジュールの故障を未然に検知して、直前に対処することができる。
なお、図３では、演算手段１１において、サンプリング時点の電流値ｉと基準電流ｉｒとを比較したが、図６のように、演算手段１１Ａにおいて、現在のサンプリング時点の電流値ｉｎと前回のサンプリング時点の電流値ｉ（ｎ−１）とを比較することが望ましい。
図６はこの発明の実施例１に係るパワーモジュールの絶縁劣化検知装置を示す機能ブロック図であり、前述（図３参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
図６においては、前述（図３）の基準電流設定手段１３に代えて、電流記憶手段１４を備えている。
電流記憶手段１４は、前回のサンプリング時点の電流値ｉ（ｎ−１）を記憶して、前回の電流値ｉ（ｎ−１）を演算手段１１Ａに入力する。
演算手段１１Ａは、電流検出手段１０からの今回サンプリング時点の電流値ｉｎと、電流記憶手段１４からの前回サンプリング時点の電流値ｉ（ｎ−１）との比較演算を行い、両者の比が１０倍を超えたこと「ｉｎ／ｉ（ｎ−１）＞１０」を示す場合に、劣化判定結果ＹＥＳを出力する。
なお、電流検出手段１０は、パワーモジュールの使用中において、所定のサンプリング速度で常に絶縁シート３に流れる電流値ｉをサンプリングし、サンプリングごとの電流値ｉｎを演算手段１１Ａおよび電流記憶手段１４に入力している。
電流記憶手段１４は、電流検出手段１０から各サンプリング時点の電流値を記憶するとともに、現在のサンプリング時点と比べて常に１サンプリング周期前の電流値ｉ（ｎ−１）を演算手段１１Ａに入力する。
これにより、演算手段１１Ａは、１サンプリング周期前の電流値ｉ（ｎ−１）と現時点でサンプリングした電流値ｉｎとを常に比較することができ、現在の電流値ｉｎと前回の電流値ｉ（ｎ−１）との比較結果から、現在の電流値ｉｎが、前回の電流値ｉ（ｎ−１）の１０倍を超えた場合のみに、絶縁シート３の絶縁劣化状態を判定して、劣化判定結果ＹＥＳ（警報信号）を警報手段１２に出力する。
以上のように、この発明の実施例１（図６）に係るパワーモジュールの絶縁劣化検知装置は、前回のサンプリング時点の電流値を記憶する電流記憶手段１４を備え、演算手段１１Ａは、現在のサンプリング時点の電流値ｉｎが、前回のサンプリング時点の電流値ｉ（ｎ−１）の１０倍を超えた場合に、劣化判定結果ＹＥＳを出力する。
これにより、前述と同様に、絶縁シート３の劣化を事前に検知することができ、絶縁シート３の絶縁劣化に起因したパワーモジュールの故障を未然に検知することができる。
また、図６内の各手段１０、１１Ａ、１２、１４を処理ステップに置き換えれば、同等の作用効果を奏するパワーモジュールの絶縁劣化検知方法を実現することができる。
（実施例２）
なお、上記実施例１（図６）では、演算手段１１Ａにおいて、現在のサンプリング時点の電流値ｉｎと前回のサンプリング時点の電流値ｉ（ｎ−１）とを比較したが、図７のように、演算手段１１Ｂにおいて、サンプリング時点の電流値ｉを時間微分（ｄｉ／ｄｔ）した微分電流ｄｉと基準微分電流ｄｉｒとを比較してもよい。
図７はこの発明の実施例２に係るパワーモジュールの絶縁劣化検知装置を示す機能ブロック図であり、前述（図３）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
図７において、パワーモジュールの絶縁劣化検知装置は、電流検出手段１０と演算手段１１Ｂとの間に、電流値ｉを微分して微分電流ｄｉを算出する電流微分手段１５を備えているとともに、前述（図３）の基準電流設定手段１３に代えて、判定基準値となる基準微分電流ｄｉｒを設定する基準微分電流設定手段１６を備えている。
この場合、電流検出手段１０は、電流値ｉを電流微分手段１５に入力して、微分電流ｄｉを演算手段１１Ｂに入力する。
演算手段１１Ｂは、サンプリング時点の電流値ｉの微分電流ｄｉが基準微分電流ｄｉｒを超えた場合に、劣化判定結果ＹＥＳを出力して警報手段１２を駆動する。
すなわち、電流検出手段１０は、パワーモジュールの使用中において、絶縁シート３に流れる電流値ｉを検出して電流微分手段１５に入力し、電流微分手段１５は、微分電流ｄｉを算出して演算手段１１Ｂに入力する。
演算手段１１Ｂは、微分電流ｄｉと基準微分電流ｄｉｒとを比較演算し、「ｄｉ＞ｄｉｒ」の関係を満たして、微分電流ｄｉが基準微分電流ｄｉｒを超えた場合のみに、劣化判定結果ＹＥＳ（警報信号）を警報手段１２に出力する。
なお、基準微分電流ｄｉｒは、絶縁シート３に印加される電圧や、絶縁シート３の材質などによっても変動があるが、たとえば図８に示すように、一般的に、１０-11［Ａ／ｓｅｃ］以上に設定すればよい。
図８はこの発明の実施例２における高温高湿環境（８５℃／８５％ＲＨ）時に絶縁シートが破壊直前の電流値ｉの微分値の時間変化（測定例）を示す説明図である。
前述の実験結果（図５）によれば、絶縁シート３が絶縁破壊を起こす直前の絶縁劣化期間における電流値ｉは、増加および復帰を繰り返しており、各１回の電流の変動（増加）は非常に短い期間で発生するので、この絶縁劣化期間で発生する電流値ｉの急変動は、微分電流ｄｉとして容易に検出することができる。
以上のように、この発明の実施例２に係るパワーモジュールの絶縁劣化検知装置は、電流検出手段１０で検出した電流値ｉの微分電流ｄｉを算出する電流微分手段１５を備え、演算手段１１Ｂは、サンプリング時点の電流値ｉの微分電流ｄｉが基準微分電流ｄｉｒを超えた場合に、劣化判定結果ＹＥＳを出力するので、前述と同様に、絶縁シート３の劣化を事前に検知し、絶縁シート３の絶縁劣化に起因したパワーモジュールの故障を検知することができる。
また、図７内の各手段１０、１１Ｂ、１２、１５、１６を処理ステップに置き換えれば、同等の作用効果を奏するパワーモジュールの絶縁劣化検知方法を実現することができる。
（実施例３）
なお、上記実施例１、２（図６、図７）では、パワーモジュールの絶縁劣化検知装置（および方法）について説明したが、前述のパワーモジュールの絶縁劣化検知装置を用いてパワーモジュールシステムを構成してもよい。
図９はこの発明の実施例３に係るパワーモジュールシステムのパワーモジュール部を模式的に示す断面図であり、前述（図１）と同様のものについては、前述と同一符号を付して詳述を省略する。
図９において、パワーモジュール２０の付近には、前述（図３、図６、図７）の電流検出手段１０に代えて、アンテナ２１が設置されている。
アンテナ２１は、パワーモジュール２０から放射される電磁波を電磁波信号Ｓａとして検出することにより、絶縁シート３の電流変化を検出する。
図１０はこの発明の実施例３に係るパワーモジュールシステムを示すブロック図であり、前述（図３、図６、図７）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。
図１０において、パワーモジュールシステムは、パワーモジュール２０およびアンテナ２１と、アンテナ２１からの電磁波信号Ｓａが入力される演算手段１１Ｃと、演算手段１１Ｃからの劣化判定結果ＹＥＳによって駆動される警報手段１２と、演算手段１１Ｃでの劣化判定基準値となる基準信号Ｓｒを設定する基準信号設定手段２２とを備えている。
演算手段１１Ｃは、アンテナ２１からの電磁波信号Ｓａと、基準信号設定手段２２からの基準信号Ｓｒとを入力情報として演算処理を行い、絶縁劣化判定時に劣化判定結果ＹＥＳを警報手段１２に出力する。
次に、前述の図５とともに、図１１を参照しながら、図９および図１０に示したこの発明の実施例３による動作について説明する。
図５に示した通り、絶縁シート３が絶縁破壊を起こす直前の期間においては、電流値ｉが増加または復帰を繰り返している。なお、一回の電流変動（増加）は、短い期間で発生するが、この絶縁劣化期間に発生する電流値ｉの急変動は、電流パルスとして現れるとともに、電磁波を放出する。
パワーモジュール２０内の電流値ｉの急変動により発生する電磁波は、アンテナ２１によって検出され、電磁波信号Ｓａとして演算手段１１Ｃに入力される。
しかし、実際のパワーモジュール２０においては、スイッチングＯＮまたはスイッチングＯＦＦによって電圧Ｖが常時変化しており、電圧変化にともなってノイズが発生するので、電圧変化によるノイズも、アンテナ２１によって検出される。
図１１（ａ）、（ｂ）は電圧信号Ｖと電磁波信号Ｓａとの関係を示すタイミングチャートであり、図１１（ａ）は絶縁シート３に劣化が発生しなかった場合の電圧ＯＮ／ＯＦＦ時の電磁波信号Ｓａの時間変動を示し、図１１（ｂ）は絶縁シート３に劣化が発生した場合の電圧ＯＮ／ＯＦＦ時の電磁波信号Ｓａの時間変動を示している。
図１１（ａ）においては、電圧ＯＮ時および電圧ＯＦＦ時にパワーモジュール２０の印加電圧Ｖに急激な変化があり、これに起因したノイズ信号が電磁波信号Ｓａとしてアンテナ２１により検出される。
一方、図１１（ｂ）における電磁波信号Ｓａは、電圧ＶのＯＮ／ＯＦＦに対応したノイズ信号以外に、時刻ｔ１、ｔ２、ｔ３、ｔ４において高レベルのパルス信号が発生する。これは、前述の通り、絶縁シート３の劣化によって生じた電流の急激な変化に対応しており、パワーモジュール２０の故障の前兆を示すものである。
図１１（ｂ）に示すように、電磁波信号Ｓａには、絶縁シート３の劣化に起因して発生する信号以外に、電圧Ｖの急激な変化によって発生するノイズ信号が含まれるので、パワーモジュール２０の故障を検出するためには、電磁波信号Ｓａの中から、絶縁シート３の劣化によって発生した信号のみを抽出する必要がある。
そこで、図１０に示すように、演算手段１１Ｃは、基準信号Ｓｒを閾値として、劣化によって発生した高レベル信号のみを抽出する。
通常、絶縁シート３に劣化が発生した場合には、アンテナ２１において高レベルの電磁波信号Ｓａが検出されるのに対し、電圧Ｖの急激な変化によって発生するノイズ信号は、図１１に示すように低レベルである。
したがって、絶縁劣化発生時の電磁波信号Ｓａとノイズ信号との間に閾値レベルを設けることによって、両者を区別することが可能となる。
この場合、閾値レベルは、基準信号設定手段２２によって設定した基準信号Ｓｒに対応する。
すなわち、演算手段１１Ｃは、アンテナ２１で検出した電磁波信号Ｓａと、基準信号設定手段２２で設定した基準信号Ｓｒとを入力情報として、両者の比較演算を行い、Ｓａ＞Ｓｒの関係が成立した場合のみ、絶縁シート３に劣化が発生したことを示す劣化判定結果ＹＥＳを警報手段１２に出力する。
演算手段１１Ｃから劣化判定結果ＹＥＳ（故障信号）を受けた警報手段１２は、パワーモジュール２０が故障直前（数分〜数１０時間）であることを示す警報を発生することにより、オペレータに対処を促す。
なお、基準信号Ｓｒは、事前に実験結果から求めてもよいが、パワーモジュール２０の印加電圧Ｖに応じて、任意に設定してもよい。
以上のように、この発明の実施例３（図９、図１０）に係るパワーモジュールシステムは、パワーモジュール２０から放射される電磁波信号Ｓａを検出するアンテナ２１と、絶縁シート３が劣化したことを示す基準信号Ｓｒを設定する基準信号設定手段２２と、劣化判定結果ＹＥＳによって駆動される警報手段１２と、電磁波信号Ｓａおよび基準信号Ｓｒを入力情報として比較演算を行い、電磁波信号Ｓａが基準信号Ｓｒを超えた場合のみ、劣化判定結果ＹＥＳを警報手段１２に出力する演算手段１１Ｃとを備えている。
これにより、絶縁シート３の劣化を事前に検知することが可能となり、絶縁シート３の絶縁劣化に起因したパワーモジュール２０の故障を検知することができる。
なお、上記説明では、演算手段１１Ｃから劣化判定結果ＹＥＳを受けた警報手段１２は、直ちに警報を発生するようにしたが、冗長性を持たせて誤動作を回避するために、所定時間内で所定回数の劣化判定結果ＹＥＳを受けた時点で、警報を発生してもよいことは言うまでもない。
（実施例４）
なお、上記実施例３（図１０）では、演算手段１１Ｃにおいて、電磁波信号Ｓａと基準信号Ｓｒとを比較することにより劣化判定信号を生成したが、図１２のように、アンテナ２１と演算手段１１Ｈとの間にスイッチング信号除去手段２３を挿入してもよい。
図１２はこの発明の実施例４に係るパワーモジュールシステムを示すブロック図であり、前述（図１０）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｈ」を付して詳述を省略する。
図１２において、パワーモジュールシステムは、前述（図１０）の演算手段１１Ｃに代えて、スイッチング信号除去手段２３および演算手段１１Ｈを備えている。
スイッチング信号除去手段２３は、アンテナ２１から入力される電磁波信号Ｓａの中から、電圧ＶのＯＮ／ＯＦＦに起因して発生したノイズ信号のみを除去し、絶縁シート３の劣化時に放出される電磁波信号Ｓｂのみを抽出して演算手段１１Ｈに入力する。
次に、図１３を参照しながら、図１２に示したこの発明の実施例４による動作について説明する。
まず、前述と同様に、パワーモジュール２０の付近に設置されたアンテナ２１は、パワーモジュール２０から放出される電磁波を検出して電磁波信号Ｓａとしてスイッチング信号除去手段２３に入力する。
スイッチング信号除去手段２３は、電磁波信号Ｓａの中から、絶縁シート３の劣化とは無関係の信号（回路電圧ＶのＯＮ／ＯＦＦに起因して発生したノイズ信号）を除去し、絶縁シート３の故障時に発生する電磁波信号Ｓｂのみを演算手段１１Ｈに入力する。
図１３は電圧ＶのＯＮ／ＯＦＦに起因したノイズ信号を除去した後の電磁波信号Ｓｂを示すタイミングチャートである。
演算手段１１Ｈは、スイッチング信号除去手段２３を介して電磁波信号Ｓｂと、基準信号設定手段２２で設定した基準信号Ｓｒとを入力情報として、両者の比較演算を行い、Ｓｂ＞Ｓｒの関係が成立した場合のみ、絶縁シート３に劣化が発生したことを示す劣化判定結果ＹＥＳを警報手段１２に出力する。
なお、基準信号Ｓｒは、事前に実験結果から求めてもよいが、パワーモジュール２０の印加電圧Ｖに応じて、任意に設定してもよい。
以上のように、この発明の実施例４（図１２）に係るパワーモジュールシステムは、パワーモジュール２０から放射する電磁波信号Ｓａを検出するアンテナ２１と、絶縁シート３の劣化とは無関係の回路電圧ＶのＯＮ／ＯＦＦに起因して発生したノイズ信号を除去するスイッチング信号除去手段２３と、基準信号設定手段２２と、劣化判定結果ＹＥＳによって駆動される警報手段１２と、スイッチング信号を除去した電磁波信号Ｓｂが基準信号Ｓｒを超えた場合のみ、故障信号を警報手段１２に出力する演算手段１１Ｈとを備えている。
これにより、絶縁シート３の劣化を事前に検知することが可能となり、絶縁シート３の絶縁劣化に起因したパワーモジュール２０の故障を検知することができる。
なお、上記説明では、劣化判定結果ＹＥＳを受けた警報手段１２は、直ちに警報を発生するようにしたが、所定時間内で所定回数の劣化判定結果ＹＥＳを受けた時点で、警報を発生してもよいことは言うまでもない。
（実施例５）
なお、上記実施例１、２（図６、図７）では、絶縁シート３に流れる電流値ｉを検出する電流検出手段１０を用いたが、図１４に示すように、パワーモジュール２０の主回路に流れる電流信号ｉａを高速に検出する高速電流検出手段２５を用いてもよい。
図１４はこの発明の実施例５に係るパワーモジュールの絶縁劣化検知装置を示すブロック図であり、前述と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。また、パワーモジュール２０の構成は、図９に示した通りである。
図１４において、高速電流検出手段２５は、パワーモジュール２０の主回路に接続されて、電流信号ｉａを検出する。
信号処理手段２６は、高速電流検出手段２５からの電流信号ｉａと、基準周波数設定手段２７で設定された基準周波数ｆｒとを入力情報として信号処理を行い、電流信号ｉａの中の基準周波数ｆｒ以上の電流信号ｉｐ（高周波パルス信号）のみを通過させて、演算手段１１Ｄに入力する。
演算手段１１Ｄは、信号処理手段２６を介した電流信号ｉｐと、基準電流設定手段１３Ｄで設定された基準電流ｉｐｒとを入力情報として演算処理を行い、電流信号ｉｐが基準電流ｉｐｒを超えたときのみ、劣化判定結果ＹＥＳを警報手段１２に入力する。
次に、図５とともに、図１５および図１６を参照しながら、図１４に示したこの発明の実施例５による動作について説明する。
前述（図５）と同様に、絶縁シート３が絶縁破壊を起こす直前の期間においては、電流信号ｉａが増加または復帰を繰り返している。なお、一回の電流信号ｉａの変動（増加）は、非常に短い期間で発生するので、この絶縁劣化期間に発生する電流信号ｉａの急変動は電流パルスとして現れる。
電流信号ｉａの急変動は、主回路に設けられている高速電流検出手段２５によって検出される。
図１５（ａ）、（ｂ）は主回路に印加される電圧信号Ｖと高速電流検出手段２５で検出された電流信号ｉａとの関係を示すタイミングチャートであり、図１５（ａ）は絶縁シート３に劣化が発生しなかった場合の電圧ＯＮ／ＯＦＦ時の電流信号ｉａの時間変動を示し、図１５（ｂ）は絶縁シート３に劣化が発生した場合の電圧ＯＮ／ＯＦＦ時の電流信号ｉａの時間変動を示している。
図１５（ａ）においては、印加電圧ＶがＯＮされた時刻ｔ１、ｔ３と、印加電圧ＶがＯＦＦされた時刻ｔ２とで、印加電圧Ｖの急激な変化があり、これに起因して時刻ｔ１、ｔ２、ｔ３で急変する電流信号ｉａが高速電流検出手段２５により検出される。
図１５（ｂ）において、電流信号ｉａには、電圧ＯＮ／ＯＦＦによる矩形信号に対応した信号に加えて、各時刻ｔ１、ｔ２、ｔ３での急激な電流変化に対応したノイズ信号のみならず、たとえば時刻ｔ４で発生する高レベルのパルス信号が含まれる。これは、前述の通り、絶縁シート３の劣化によって生じた電流信号ｉａの急激な変化に対応しており、パワーモジュール２０の故障の前兆を示している。
図１６は信号処理手段２６の入出力信号（電流信号ｉａ、ｉｐ）を示すタイミングチャートであり、高速電流検出手段２５からの電流信号ｉａと、信号処理手段２６を通過後の電流信号ｉｐとの関係を示している。
図１６において、信号処理手段２６を通過した後の電流信号ｉｐは、電流信号ｉａの中から低周波成分が除去されて、高周波パルス信号のみとなっている。
図１４に示した通り、高速電流検出手段２５の後段に配置された信号処理手段２６は、電流信号ｉａのうち、基準周波数設定手段２７で設定された基準周波数ｆｒ以上の電流信号ｉｐ（高周波パルス信号）のみを通過させるように処理を行う。
この結果、絶縁シート３の劣化に対応した電流信号（高周波パルス）と、パワーモジュール２０の主回路の電圧スイッチングに対応した電流信号とが、高周波数成分の電流信号ｉｐとして抽出される。
なお、図１６から明らかなように、絶縁劣化に起因した高周波パルスのレベルは、電圧ＯＮ／ＯＦＦに起因したパルス信号のレベルよりも大きいので、両者の中間レベルに閾値を設定することにより、両者を分離することができる。
したがって、演算手段１１Ｄは、基準電流設定手段１３Ｄで設定した基準電流ｉｐｒを閾値として、両者を区別する。
すなわち、演算手段１１Ｄは、電流信号ｉｐと基準電流設定手段１３Ｄで設定した基準電流ｉｐｒとを入力情報として両者の比較演算を行い、ｉｐ＞ｉｐｒの関係が成立した場合のみ、絶縁シート３に劣化が発生したことを示す劣化判定結果ＹＥＳを警報手段１２に出力する。
演算手段１１Ｄから劣化判定結果ＹＥＳ（故障信号）を受けた警報手段１２は、パワーモジュール２０が故障直前（数分〜数１０時間）であることを示す警報を発生することにより、オペレータに対処を促す。
なお、基準電流ｉｐｒは、事前に実験結果から求めてもよいが、パワーモジュール２０の印加電圧Ｖに応じて、任意に設定してもよい。
以上のように、この発明の実施例５（図９、図１４）によれば、パワーモジュール２０の主回路に接続される高速電流検出手段２５と、基準周波数ｆｒを設定する基準周波数設定手段２７と、高速電流検出手段２５からの電流信号ｉａと基準周波数ｆｒとを入力情報として信号処理を行い、基準周波数ｆｒ以上の電流信号ｉｐのみを通過させる信号処理手段２６と、基準電流ｉｐｒを設定する基準電流設定手段１３Ｄと、劣化判定結果ＹＥＳによって駆動される警報手段１２と、電流信号ｉｐが基準電流ｉｐｒを超えたときのみ、劣化判定結果ＹＥＳを警報手段１２に出力する演算手段１１Ｄとを備えている。
これにより、絶縁シート３の劣化を事前に検知することが可能となり、絶縁シートの絶縁劣化に起因するパワーモジュールの故障を検知することができる。
なお、上記説明では、劣化判定結果ＹＥＳを受けた警報手段１２は、直ちに警報を発生するようにしたが、所定時間内で所定回数の劣化判定結果ＹＥＳを受けた時点で、警報を発生してもよいことは言うまでもない。
（実施例６）
なお、上記実施例５（図１４）では、演算手段１１Ｄにおいて、信号処理手段２６を介した電流信号ｉｐを基準電流ｉｐｒと比較したが、図１７に示すように、信号抽出手段２９により電流信号ｉｐの一部を除去した電流信号ｉｐｇを基準電流ｉｐｒと比較してもよい。
図１７はこの発明の実施例６に係るパワーモジュールの絶縁劣化検知方法を説明するためのブロック図であり、前述と同様のものについては、前述と同一符号を付して、または符号の後に「Ｆ」を付して詳述を省略する。また、パワーモジュール２０の構成は、図９に示した通りである。
図１７において、信号処理手段２６と演算手段１１Ｆとの間には、信号抽出手段２９が挿入されている。
また、演算手段１１Ｆおよび信号抽出手段２９に関連した回路要素として、電圧検出手段３０と、電圧微分手段３１と、基準微分電圧設定手段３２と、除去期間演算手段３３とを備えている。
電圧検出手段３０は、パワーモジュール２０の主回路に印加される印加電圧を電圧信号Ｖとして検出し、電圧微分手段３１は、電圧信号Ｖを時間微分（ｄＶ／ｄｔ）して微分電圧ｄＶを算出する。
基準微分電圧設定手段３２は、除去期間演算手段３３での判定基準値となる基準微分電圧ｄＶｒを設定する。
除去期間演算手段３３は、微分電圧ｄＶおよび基準微分電圧ｄＶｒを入力情報として比較演算を行い、微分電圧ｄＶが基準微分電圧ｄＶｒを超えた期間Δｔのみにおいて除去信号Ｇを生成する。
信号抽出手段２９は、電流信号ｉｐおよび除去信号Ｇを入力情報として演算処理を行い、除去信号Ｇの生成期間Δｔにおける電流信号ｉｐを除去して、新しい電流信号ｉｐｇを演算手段１１Ｆに入力する。
演算手段１１Ｆは、基準電流設定手段１３Ｄで設定した基準電流ｉｐｒと電流信号ｉｐｇとを入力情報として演算処理を行い、電流信号ｉｐｇが基準電流ｉｐｒを超えたときのみ、劣化判定結果ＹＥＳを警報手段１２に出力する。
以下、警報手段１２の動作は、前述の実施例１〜４で述べた通りである。
次に、図１８（ａ）、（ｂ）を参照しながら、図１７に示したこの発明の実施例６による動作原理について説明する。
図１８（ａ）は、パワーモジュール２０の主回路に印加される電圧信号Ｖと信号処理手段２６からの電流信号ｉｐとの関係を示すタイミングチャートである。
図１８（ａ）に示す通り、各時刻ｔ１、ｔ２、ｔ３において、印加電圧のスイッチングに対応して電圧信号ＶがＯＮ／ＯＦＦされ、これに起因したノイズ信号が電流信号ｉｐに重畳されるが、このときのノイズレベルが比較的大きく、時刻ｔ４（絶縁シート３の劣化に対応）における電流信号ｉｐとのレベル差が非常に小さい場合があり得る。
図１８（ａ）のようにノイズレベルが高い場合には、前述（図１４）の演算手段１１Ｄで比較判定しようとすると、ノイズレベルが基準電流ｉｐｒを超えて誤判定を招く可能性がある。
そこで、この発明の実施例６（図１７）においては、信号抽出手段２９を設け、図１８（ｂ）に示す電流信号ｉｐｇを生成することにより、高信頼性の絶縁劣化判定を実現している。
図１８（ｂ）は電流信号ｉｐ、微分電圧ｄＶ、除去信号Ｇおよび新しい電流信号ｉｐｇの関係を示すタイミングチャートであり、除去期間演算手段３３および信号抽出手段２９の機能に対応した動作を示している。
なお、図１８（ｂ）では、図１８（ａ）の横軸（時間ｔ）を約１０倍に拡大して示している。
図１８（ｂ）に示すように、除去期間演算手段３３には、電流信号ｉｐ（高周波パルス信号）とほぼ近似した波形の微分電圧ｄＶと、基準微分電圧Ｖｒとが入力され、除去期間演算手段３３は、微分電圧ｄＶが基準微分電圧ｄＶｒを超えた期間Δｔのみにおいて、除去信号Ｇを生成する。
つまり、除去信号Ｇが生成される期間Δｔは、電圧信号ＶのＯＮ／ＯＦＦ時におけるノイズ信号の発生期間に対応する。
信号抽出手段２９は、除去信号Ｇが入力されると、電流信号ｉｐから除去信号Ｇの期間Δｔのみの信号を除去して新しい電流信号ｉｐｇを生成する。
図１８（ｂ）から明らかなように、信号抽出手段２９からの新しい電流信号ｉｐｇは、時刻ｔ１におけるノイズ信号の発生期間がカットされて、時刻ｔ４の信号レベルのみが抽出された波形となる。
したがって、演算手段１１Ｆは、誤判定することなく、高信頼性の劣化判定結果ＹＥＳを簡単に生成することができる。
以上のように、この発明の実施例６（図１７、図１８）によれば、パワーモジュール２０の主回路に接続されて電流信号ｉａを検出する高速電流検出手段２５と、基準周波数ｆｒを設定する基準周波数設定手段２７と、電流信号ｉａのうち基準周波数ｆｒ以上の電流信号ｉｐのみを通過させる信号処理手段２６と、パワーモジュール２０の主回路への印加電圧を電圧信号Ｖとして検出する電圧検出手段３０と、電圧信号Ｖを微分して微分電圧ｄＶを算出する電圧微分手段３１と、基準微分電圧ｄＶｒを設定する基準微分電圧設定手段３２と、微分電圧ｄＶが基準微分電圧ｄＶｒを超えた期間Δｔのみにおいて除去信号Ｇを出力する除去期間演算手段３３と、除去信号Ｇの期間Δｔにおける電流信号ｉｐを除去して新しい電流信号ｉｐｇを出力する信号抽出手段２９と、基準電流ｉｐｒを設定する基準電流設定手段１３Ｄと、電流信号ｉｐｇが基準電流ｉｐｒを超えたときのみ、劣化判定結果ＹＥＳを警報手段１２に出力する演算手段１１Ｆとを備えている。
これにより、絶縁シート３の劣化を事前に検知することが可能となり、絶縁シート３の絶縁劣化に起因するパワーモジュール２０の故障を検知することができる。
なお、上記説明では、劣化判定結果ＹＥＳを受けた警報手段１２は、直ちに警報を発生するようにしたが、所定時間内で、所定回数の劣化判定結果ＹＥＳを受けた時点で、警報を発生してもよいことは言うまでもない。
また、上記実施例１〜６のいずれのパワーモジュールの絶縁劣化検知装置においても、各手段を処理ステップに置き換えれば、同等の作用効果を奏するパワーモジュールの絶縁劣化検知方法を実現することができる。
さらに、この発明に係るパワーモジュールシステムは、上記実施例１〜６のいずれの構成を適用することも可能であり、任意の絶縁劣化検知装置と、パワーモジュール２０の主回路から給電される半導体チップ１と、半導体チップ１を載置するヒートスプレッダ２と、ヒートスプレッダ２の裏面に重ね配置された絶縁シート３とを備えていればよい。
１ 半導体チップ、２ ヒートスプレッダ、３ 絶縁シート、７ エポキシ樹脂、１０ 電流検出手段、１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｆ、１１Ｈ 演算手段、１２ 警報手段、１３、１３Ｄ 基準電流設定手段、１４ 電流記憶手段、１５ 電流微分手段、２０ パワーモジュール、２１ アンテナ、２２ 基準信号設定手段、２３ スイッチング信号除去手段、２５ 高速電流検出手段、２６ 信号処理手段、２７ 基準周波数設定手段、２９ 信号抽出手段、３０ 電圧検出手段、３１ 電圧微分手段、３２ 基準微分電圧設定手段、３３ 除去期間演算手段、ｄｉ 微分電流、ｄｉｒ 基準微分電流、ｄＶ 微分電圧、ｄＶｒ 基準微分電圧、Ｅ 電源、ｆｒ 基準周波数、Ｇ 除去信号、ｉ 電流値、ｉａ、ｉｐ、ｉｐｇ 電流信号、ｉｎ 今回の電流値、ｉ（ｎ−１） 前回の電流値、ｉｒ、ｉｐｒ 基準電流、Ｓａ 電磁波信号、Ｓｂ 電磁波信号、Ｓｒ 基準信号、Ｖ 電圧信号（パワーモジュールの印加電圧）、Ｖｒ 基準微分電圧、ＹＥＳ 劣化判定結果、Δｔ 除去信号の期間。
この発明は、絶縁樹脂層（絶縁シート）を有するパワーモジュールにおいて、高温吸湿による絶縁シートの劣化を事前に検知することのできるパワーモジュールおよびその絶縁劣化検知方法に関するものである。
この発明は、上記のような課題を解決するためになされたものであり、エポキシ樹脂を封止材とする絶縁シート構造のトランスファモールド型のパワーモジュールまたはシリコーンゲル（または、エポキシ樹脂）を封止材とするケース型パワーモジュールにおいて、絶縁層（絶縁シート）の絶縁特性が劣化して破壊する事前に、絶縁シートに流れる電流値の特性変化を検知し、その検知結果に応答してパワーモジュールが故障する前に絶縁異常を報知することにより、フェイルセーフ制御を可能にしたパワーモジュールおよびその絶縁劣化検知方法を得ることを目的とする。
この発明に係るパワーモジュールは、樹脂層の絶縁シートを通して熱が外部に放出され、樹脂により封止された絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出手段と、電流値に基づいて、絶縁シートの絶縁特性が劣化して破壊する直前の状態を、絶縁破壊までの予兆期間の絶縁破壊が発生する直前の電流変化の特徴に基づいて判定し、絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算手段と、前回のサンプリング時点の電流値を記憶する電流記憶手段と、劣化判定結果に応答して警報を発生する警報手段とを備えたものである。

Claims (14)

  1. パワーモジュールの絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出手段と、
    前記電流値に基づいて、前記絶縁シートの絶縁特性が劣化して破壊する直前の状態を判定し、前記絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算手段と、
    前回のサンプリング時点の電流値を記憶する電流記憶手段と、
    前記劣化判定結果に応答して警報を発生する警報手段とを備え、
    前記演算手段は、現在のサンプリング時点の電流値が、前記前回のサンプリング時点の電流値の１０倍を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知装置。
  2. パワーモジュールの絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出手段と、
    前記電流値に基づいて、前記絶縁シートの絶縁特性が劣化して破壊する直前の状態を判定し、前記絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算手段と、
    前記電流値を微分して微分電流を算出する電流微分手段と、
    前記劣化判定結果に応答して警報を発生する警報手段とを備え、
    前記演算手段は、サンプリング時点の微分電流の値が所定値を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知装置。
  3. パワーモジュールの絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出ステップと、
    前記電流値に基づいて、前記絶縁シートの絶縁特性が劣化して破壊する直前の状態を判定し、前記絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算ステップと、
    前回のサンプリング時点の電流値を記憶する電流記憶ステップと、
    前記劣化判定結果に応答して警報を発生する警報ステップとを備え、
    前記演算ステップは、サンプリング時点の電流値が、前記前回のサンプリング時点の電流値の１０倍を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知方法。
  4. パワーモジュールの絶縁シートに流れる電流値を所定の時間間隔でサンプリングして検出する電流検出ステップと、
    前記電流値に基づいて、前記絶縁シートの絶縁特性が劣化して破壊する直前の状態を判定し、前記絶縁シートの破壊直前の状態を判定したときに劣化判定結果を出力する演算ステップと、
    前記電流値を微分して微分電流を算出する微分ステップと、
    前記劣化判定結果に応答して警報を発生する警報ステップとを備え、
    前記演算ステップは、サンプリング時点の微分電流の値が所定値を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知方法。
  5. パワーモジュールから放射する電磁波信号を検出するアンテナと、
    絶縁シートが劣化したことを示す劣化判定基準値となる基準信号を設定する基準信号設定手段と、
    前記絶縁シートが破壊する直前の状態を判定したときに劣化判定結果を出力する演算手段と、
    前記劣化判定結果に応答して警報を発生する警報手段とを備え、
    前記演算手段は、前記電磁波信号が前記基準信号を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知装置。
  6. 前記演算手段は、前記アンテナで検出した電磁波信号から、前記絶縁シートの劣化とは無関係の回路電圧ＯＮ／ＯＦＦに起因して発生したノイズ信号を除去した後の電磁波信号が前記基準信号を超えた場合に、劣化判定結果を出力することを特徴とする請求項５に記載のパワーモジュールの絶縁劣化検知装置。
  7. パワーモジュールの主回路に接続される高速電流検出手段と、
    基準周波数を設定する基準周波数設定手段と、
    前記基準周波数以上の電流信号ｉｐのみを通過させる信号処理手段と、
    基準電流ｉｐｒを設定する基準電流設定手段と、
    前記電流信号ｉｐおよび前記基準電流ｉｐｒを入力情報として演算処理を行い、前記電流信号ｉｐが前記基準電流ｉｐｒを超えたときのみ、劣化判定結果を出力する演算手段と、
    前記劣化判定結果に応答して警報を発生する警報手段と
    を備えたパワーモジュールの絶縁劣化検知装置。
  8. 前記演算手段は、
    前記パワーモジュールの主回路に印加される電圧信号を検出する電圧検出手段と、
    前記電圧信号を微分して微分電圧を算出する電圧微分手段と、
    基準微分電圧を設定する基準微分電圧設定手段とを備え、
    前記微分電圧が前記基準微分電圧を超えた期間Δｔのみにおいて前記信号処理手段からの電流信号ｉｐを除去して、新しい電流信号ｉｐｇを得るとともに、
    前記電流信号ｉｐｇと基準電流ｉｐｒとの演算処理を行い、前記電流信号ｉｐｇが前記基準電流ｉｐｒを超えたときのみ、劣化判定結果を前記警報手段に出力することを特徴とする請求項７に記載のパワーモジュールの絶縁劣化検知装置。
  9. パワーモジュールから放射する電磁波信号を検出する信号検出ステップと、
    絶縁シートが劣化したことを示す劣化判定基準値となる基準信号を設定する基準信号設定ステップと、
    前記絶縁シートが破壊する直前の状態を判定したときに劣化判定結果を出力する演算ステップと、
    前記劣化判定結果に応答して警報を発生する警報ステップとを備え、
    前記演算ステップは、前記電磁波信号が前記基準信号を超えた場合に、前記劣化判定結果を出力することを特徴とするパワーモジュールの絶縁劣化検知方法。
  10. 前記演算ステップは、前記信号検出ステップで検出した電磁波信号から、前記絶縁シートの劣化とは無関係の回路電圧ＯＮ／ＯＦＦに起因して発生したノイズ信号を除去した後の電磁波信号が前記基準信号を超えた場合に、前記劣化判定結果を出力することを特徴とする請求項９に記載のパワーモジュールの絶縁劣化検知方法。
  11. パワーモジュールの主回路に接続される高速電流検出ステップと、
    基準周波数設定ステップと、
    前記基準周波数設定ステップで設定した基準周波数以上の電流信号ｉｐのみを通過させる信号処理ステップと、
    基準電流設定ステップと、
    前記電流信号ｉｐと前記基準電流設定ステップで設定した基準電流ｉｐｒとを入力情報として演算処理を行い、前記電流信号ｉｐが前記基準電流ｉｐｒを超えたときのみ、劣化判定結果を出力する演算ステップと、
    前記劣化判定結果に応答して警報を発生する警報ステップと、
    を備えたパワーモジュールの絶縁劣化検知方法。
  12. 前記演算ステップは、
    前記パワーモジュールの主回路に印加される電圧信号を検出する電圧検出ステップと、
    前記電圧信号を微分して微分電圧を算出する微分ステップと、
    基準微分電圧を設定する基準微分電圧設定ステップとを備え、
    前記微分電圧が前記基準微分電圧を超えた期間Δｔのみにおいて前記信号処理ステップからの電流信号ｉｐを除去して、新しい電流信号ｉｐｇを得るとともに、
    前記電流信号ｉｐｇと基準電流ｉｐｒとの演算処理を行い、前記電流信号ｉｐｇが前記基準電流ｉｐｒを超えたときのみ、劣化判定結果を出力して前記警報ステップを有効化することを特徴とする請求項１１に記載のパワーモジュールの絶縁劣化検知方法。
  13. 前記警報手段は、所定時間内で所定回数の故障信号を受けると、警報を発生することを特徴とする請求項１または請求項２、または請求項５から請求項８までのいずれか１項に記載のパワーモジュールの絶縁劣化検知装置。
  14. 請求項１または請求項２、または請求項５から請求項８までのいずれか１項、または請求項１３に記載のパワーモジュールの絶縁劣化検知装置と、
    前記パワーモジュールの主回路から給電される半導体チップと、
    前記半導体チップを載置するヒートスプレッダと、
    前記ヒートスプレッダの裏面に重ね配置された絶縁シートと
    を備えたパワーモジュールシステム。
JP2011510277A 2009-04-22 2010-04-01 パワーモジュールおよびその絶縁劣化検知方法 Pending JPWO2010122889A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009104140 2009-04-22
JP2009104140 2009-04-22
PCT/JP2010/056017 WO2010122889A1 (ja) 2009-04-22 2010-04-01 パワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステム

Publications (1)

Publication Number Publication Date
JPWO2010122889A1 true JPWO2010122889A1 (ja) 2012-10-25

Family

ID=43011011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011510277A Pending JPWO2010122889A1 (ja) 2009-04-22 2010-04-01 パワーモジュールおよびその絶縁劣化検知方法

Country Status (3)

Country Link
US (1) US20120039045A1 (ja)
JP (1) JPWO2010122889A1 (ja)
WO (1) WO2010122889A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102478614B (zh) * 2010-11-30 2015-04-29 西门子公司 电流互感器断线检测方法、装置及继电保护设备
CN103513145B (zh) * 2012-06-29 2016-12-21 西门子公司 电流互感器断线检测方法及装置
JP2018082548A (ja) * 2016-11-16 2018-05-24 三菱電機株式会社 リモート監視システム
US10560047B2 (en) 2017-10-11 2020-02-11 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for predicting degradation in power modules
JP6999807B2 (ja) * 2018-06-06 2022-01-19 三菱電機株式会社 半導体装置及び電力変換装置
JP7372104B2 (ja) * 2019-10-08 2023-10-31 日清紡マイクロデバイス株式会社 半導体装置の良否判定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03221880A (ja) * 1990-01-27 1991-09-30 Hitachi Ltd 電気機器の絶縁劣化検出器
JP2001196495A (ja) * 2000-01-13 2001-07-19 Denki Kagaku Kogyo Kk 樹脂モールド用回路基板と電子パッケージ
JP2002051570A (ja) * 2000-08-03 2002-02-15 Toshiba Corp 変換器のノイズ低減装置
JP2003130909A (ja) * 2001-08-02 2003-05-08 Alstom パワーモジュールの検査方法および検査装置
JP2004347424A (ja) * 2003-05-21 2004-12-09 Fujikura Ltd 活線絶縁劣化診断方法及びその装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555699B2 (ja) * 1988-07-08 1996-11-20 日立電線株式会社 パルス性部分放電測定回路
JP2851145B2 (ja) * 1990-08-06 1999-01-27 株式会社東芝 絶縁劣化診断方法
US5471144A (en) * 1993-09-27 1995-11-28 Square D Company System for monitoring the insulation quality of step graded insulated high voltage apparatus
JP3487017B2 (ja) * 1995-06-02 2004-01-13 日新電機株式会社 電気機器絶縁診断装置
JP4167872B2 (ja) * 2001-10-04 2008-10-22 株式会社日立産機システム 漏れ電流の監視装置及びその監視システム
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4046120B2 (ja) * 2005-01-27 2008-02-13 三菱電機株式会社 絶縁シートの製造方法およびパワーモジュールの製造方法
WO2007088505A1 (en) * 2006-01-31 2007-08-09 Koninklijke Philips Electronics N.V. Led driver circuit
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
JP2008304357A (ja) * 2007-06-08 2008-12-18 Mitsubishi Electric Corp 部分放電計測装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03221880A (ja) * 1990-01-27 1991-09-30 Hitachi Ltd 電気機器の絶縁劣化検出器
JP2001196495A (ja) * 2000-01-13 2001-07-19 Denki Kagaku Kogyo Kk 樹脂モールド用回路基板と電子パッケージ
JP2002051570A (ja) * 2000-08-03 2002-02-15 Toshiba Corp 変換器のノイズ低減装置
JP2003130909A (ja) * 2001-08-02 2003-05-08 Alstom パワーモジュールの検査方法および検査装置
JP2004347424A (ja) * 2003-05-21 2004-12-09 Fujikura Ltd 活線絶縁劣化診断方法及びその装置

Also Published As

Publication number Publication date
WO2010122889A1 (ja) 2010-10-28
US20120039045A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
WO2010122889A1 (ja) パワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステム
US8325452B2 (en) Semiconductor device
US7876217B2 (en) Apparatus and method for secure sensing
CN104344918A (zh) 检测机械应力并监视系统的电路、方法和计算机程序
CN110612600B (zh) 半导体装置
JP2015153874A (ja) 半導体装置およびその製造方法
US20170359023A1 (en) Crystal oscillator device and method of measuring crystal oscillator characteristic
JP2016163512A (ja) インテリジェントパワーモジュールおよびインテリジェントパワーモジュールの評価方法
US20170309539A1 (en) Control Device and Method for Monitoring a Function of a Semiconductor Component During the Operation Thereof and Electrical Assembly Having a Control Device
US20140109693A1 (en) Pressure sensing device and manufacturing method of the same
Kurukuru et al. Condition monitoring of IGBT modules using online TSEPs and data‐driven approach
US20140118873A1 (en) Power module and apparatus for preventing malfunction, and method of controlling thereof
JP2016509243A (ja) 電子素子の過熱保護装置を検査する配置およびその検査方法
JP2012142351A (ja) パワー半導体モジュール
JP2013065694A (ja) 高圧モジュール
JPH1093297A (ja) 半導体装置
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP2020522713A (ja) パワースイッチング電子デバイスのための不良検出および保護の方法ならびに装置
US20140320297A1 (en) Alarm signal generator circuit and alarm signal generation method
JP2002315303A (ja) パワーモジュール
CN212276933U (zh) 一种具有温度保护的瓷壳电阻器
CN117059930A (zh) 一种电池电芯安全检测方法、装置、系统和存储介质
CN103207213A (zh) 结露监测装置
EP2555006B1 (en) Semiconductor device
US20210282272A1 (en) Surface mount technology reliability monitoring system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625