JP2555699B2

JP2555699B2 - パルス性部分放電測定回路

Info

Publication number: JP2555699B2
Application number: JP63171128A
Authority: JP
Inventors: 桓遠藤
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPH0221276A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパルス性部分放電測定回路に関し、特に、測
定精度の向上を図ったパルス性部分放電測定回路に関す
る。

〔従来の技術〕

従来、電力ケーブルもしくは電気機器用ケーブル等の
絶縁体における絶縁劣化を診断する方法として、例え
ば、ケーブル絶縁体に所定の電圧を印加してその絶縁欠
陥箇所から発生する部分放電を計数する方法がある。こ
れは第３図に示すように、供試ケーブル課電圧（図中
（ａ））に略同期してその絶縁欠陥箇所から発生する正
負両極性の部分放電パルスＳを検出し（図中（ｂ）、
（ｅ））、これを計数手段（図示せず）によって計数す
ることにより、その計数値から絶縁劣化の診断を行うも
のである。しかし、部分放電パルスＳを検出するとき部
分放電パルスＳの他に外部雑音Ｎも混入する（図中
（ｂ））。このため、部分放電パルスＳをゲート手段を
介して計数手段に出力するとき、外部雑音（図中
（ｃ））の検出に基づいてゲート制御信号（図中
（ｄ））をゲート手段に出力することにより外部雑音Ｎ
がゲート手段を通過しないようにしている。このゲート
制御信号の出力は外部雑音パルスを検出してから１サイ
クル遅れで出力するようにしている（図中（ｃ）、
（ｄ））。これによって、外部雑音Ｓをゲート手段で遮
断し、部分放電測定パルスＳ（図中（ｅ））だけを計数
手段に入力して計数することにより絶縁劣化の診断を行
うことができる。

〔発明が解決しようとする課題〕

しかし、従来のパルス性部分放電測定回路によると、
外部雑音を検出してから１サイクル遅れのタイミングを
もってゲート制御信号を出力するため、１サイクルに１
個のパルスしか消去できず、また、第３図（ｅ）に示す
ように、最初に発生する外部雑音をゲート手段で遮断す
ることができなくなる。更に、外部雑音の位相が変動す
ると、ゲート制御信号と外部雑音のタイミングが一致し
なくなり、ゲート手段で外部雑音を遮断できなくなるだ
けでなく、有効な部分放電パルスまでも遮断する恐れが
ある。このため、計数手段で計数された部分放電パルス
数に誤差が生じ、絶縁劣化の診断に狂いが生じる。ま
た、外部雑音の大小にかかわらずゲート手段を一定時間
閉塞するため、外部雑音の一部がゲート手段を通過した
り、有効な部分放電パルスまで遮断する恐れがある。

従って、本発明の目的はゲート手段で外部雑音を確実
に遮断することができるパルス性部分放電測定回路を提
供することである。

本発明の他の目的は外部雑音の大小に応じてゲート手
段の閉塞時間を変化することができるパルス性部分放電
測定回路を提供することである。

〔課題を解決するための手段〕

本発明は以上述べた目的を実現するため、部分放電パ
ルスおよび外部雑音をパルス遅延手段によって所定の時
間だけ遅延させてゲート手段に出力する一方、外部雑音
の大きさに応じた時限（前記所定の時間より大）のゲー
ト制御信号をゲート手段に出力し、その時限に基づいて
ゲート手段を閉塞するようにしたパルス性部分放電測定
回路を提供するものである。

即ち、本発明のパルス性部分放電測定回路は以下の手
段を備えている。

（１）パルス遅延手段ケーブル絶縁体から発生する部分放電パルスおよび測
定環境が受ける外部雑音を入力すると、所定の時間だけ
遅延させて後述するゲート手段に出力するものである。
これは外部雑音の時限とゲート手段に閉塞動作を行わせ
るゲート制御信号の幅を考慮した時間であり、例えば、
0.1〜10μsec程度に設定するのが好ましい。

（２）ゲート制御信号発生手段外部雑音を入力すると、その外部雑音の大きさに応じ
た時限のゲート制御信号をゲート手段に発生する。例え
ば、外部雑音が大きい場合には信号長の長いゲート制御
信号を発生し、外部雑音が小さい場合には信号長の小さ
いゲート制御信号を発生するようになっている。この外
部雑音の大きさに基づいたゲート制御信号の発生は、例
えば、検出した外部雑音を複数の増幅器で増幅し、各増
幅器の出力側に接続された複数のゲート制御パルス発生
回路を作動させることによって行われる。各ゲート制御
パルス発生回路は各増幅器によって増幅されたレベルが
所定の動作レベルに達した場合に所定長のゲート制御信
号を発生するようになっている。例えば、３つの増幅器
にそれぞれゲート制御パルス発生回路を接続した場合、
大きな外部雑音を入力すると、第１の増幅器で増幅され
ただけでそのゲート制御パルス発生回路の動作レベルに
達し、第１のゲート制御パルス発生回路は予め設定され
た信号長の長いゲート制御信号を発生する。このとき、
この増幅された外部雑音は第２、第３の増幅器によって
も増幅される。このため、第２、第３の各ゲート制御パ
ルス発生回路は予め設定された中間の信号長、最小の信
号長のゲート制御信号をそれぞれ発生するが、それぞれ
３つの出力は同一のOR回路を通過するため、長い信号長
のゲート制御信号がゲート手段に入力する。また、外部
雑音が小さい場合には第１の増幅起、第２の増幅器およ
び第３の増幅器によって３段増幅されて初めて第３のゲ
ート制御パルス発生回路が動作するので、最小の信号長
のゲート制御信号がゲート手段に出力される。

（３）ゲート手段ゲート制御信号発生手段から出力されたゲート制御信
号の時限に基づいてゲート回路を閉塞するものであり、
パルス遅延手段から出力された信号の通過を防ぐように
なっている。一般に外部雑音は振動性あるいは単方向性
の指数関数減衰波形であり、大きな外部雑音の場合には
有害な雑音波形の接続時間が長くなる。このため、ゲー
ト制御信号発生手段から出力されるゲート制御信号の時
限を外部雑音の大きさに基づいて変えることによってゲ
ート回路の閉塞時間を変化させる。

（４）計数手段前述したゲート手段を通過した信号を計数するもので
ある。ゲート手段によって外部雑音が遮断されるため、
通過した信号は外部雑音を含まない信号となっており、
これをカウンタ等の計数回路によって計数することによ
りケーブル等を含む電気機器の絶縁体における絶縁劣化
等を診断することができる。

〔作用〕

部分放電パルスおよび外部雑音を遅延させてゲート回
路に出力する一方、外部雑音の大きさに応じた時限のゲ
ート制御信号をゲート回路に出力してその時限に基づい
てゲート回路を閉塞する。このため、外部雑音の通過を
防ぐことができ、計数手段に入力した部分放電パルスを
計数することにより正確な絶縁劣化を診断することがで
きる。

〔実施例〕

以下、本発明のパルス性部分放電測定回路を詳細に説
明する。

第１図は本発明の一実施例を示し、電源装置（図示せ
ず）からケーブル絶縁体（図示せず）に所定の電圧を印
加されるケーブルのシールド層（浮かした状態）には端
子T₁を有した検出インピーダンス１が接続されており、
絶縁体の欠陥箇所から発生する部分放電パルスを逐次検
出する。検出インピーダンス１には増幅器２が接続され
ており、検出された部分放電パルスを増幅する。この増
幅器２には絶対値回路３が接続されており、正負両極性
の部分放電パルスを単一極性パルスとして接続されたス
ライス回路４に出力する。スライス回路４は絶対値回路
３の出力のうち所定のレベルのものだけを通過させる。
この出力を入力した第１のパルス整形回路５は所定のパ
ルス幅に整形する。この第１のパルス整形回路５にはパ
ルス整形回路６が接続しており、入力したパルスの立ち
下がりで0.1〜0.3μsec遅れたパルスを出力する。ま
た、端子T₂を有する検出インピーダンス11はケーブルが
受ける外部雑音、即ち、検出インピーダンス１に侵入し
てくる外部雑音を同時に検出する。検出インピーダンス
11には外部雑音を３段増幅する増幅器12、13、14が順次
接続されており、その出力側にはそれぞれ所定の信号長
を出力するように予め設定されたゲート制御パルス発生
回路15、16、17が接続されている。ゲート制御パルス発
生回路15、16、17は所定の動作レベルを有しており、増
幅器12、13、14の出力レベルに基づいて作動するように
なっている。各ゲート制御パルス発生回路15、16、17に
はOR回路18が接続されており、各ゲート制御パルス発生
回路15、16、17から発生する各ゲート制御信号の論理和
を出力し、外部雑音の大きさに応じた時限のゲート制御
信号を出力する。OR回路18に接続されたインバータ19は
OR回路18から出力されるゲート制御信号を反転させるも
のであり、AND回路７に出力してゲート制御を行わせ
る。即ち、インバータ19はゲート制御信号を入力してい
ないとき「１」の信号を、ゲート制御信号を入力したと
き「０」の信号を出力するようになている。また、８は
AND回路７を通過した信号を計数するカウンタ等の計数
回路である。

以下、本発明の動作を第２図のタイミングチャートを
用いて説明する。

電源装置からケーブル絶縁体に所定の供試ケーブル課
電圧（図中（ａ））を印加すると、その周期に略同期し
て絶縁欠陥箇所から部分放電パルスＳ（図中（ｂ））が
発生する。このとき、端子T₁を介して接続された検出イ
ンピーダンス１が部分放電パルス検出し、増幅器２を介
して絶対値回路３に出力する。絶対値回路３はそこで正
負両極性の部分放電パルスを単一極性の部分放電パルス
としてスライス回路４に出力し（図中（ｃ）および
（ｄ））、スライス回路４は所定のレベル以上のパルス
だけを通過させる。第１のパルス整形回路５は所定の幅
のパルスを出力し（図中（ｅ））、その立ち下がりで第
２のパルス整形回路６は遅延パルスをAND回路７に出力
する（図中（ｆ））。即ち、第２のパルス整形回路６の
出力は第１のパルス整形回路５の入力に比べて所定時間
（例えば、0.1〜0.3μsec）だけ遅延されている。一
方、外部雑音検出インピーダンス11はケーブルが受ける
外部雑音のみを検出し、外部雑音を各増幅器12、13、14
に出力する。増幅器12、13、14はこの外部雑音を各段で
増幅すると共にその出力側に接続された各ゲート制御パ
ルス発生回路15、16、17にそれぞれ増幅された外部雑音
を出力する（図中（ｇ）、（ｉ）、（ｋ））。これによ
って、各ゲート制御パルス発生回路15、16、17は検出し
た外部雑音の大きさに応じた時限のゲート制御信号を発
生する（図中（ｈ）、（ｉ）、（ｌ））。このゲート制
御信号の発生は、例えば、大きい外部雑音を検出した場
合、増幅器12によって増幅されただけでその出力レベル
がゲート制御パルス発生回路15の動作レベルに達するの
で、ゲート制御パルス発生回路は15は予め設定された長
い信号長のゲート制御信号を発生する。このとき、増幅
器12の出力は増幅器13、14によって更に増幅されるた
め、その出力レベルはゲート制御パルス発生回路16、17
の動作レベルにも達する。このため、各ゲート制御パル
ス発生回路16、17は予め設定された中間の信号長および
短い信号長のゲート制御信号を発生する。また、中程度
の外部雑音を検出した場合、増幅器12で増幅した出力レ
ベルがゲート制御パルス発生回路15の動作レベルに至ら
ず、続いて、増幅器12の出力を増幅器13で増幅すると、
ここで始めてゲート制御パルス発生回路16の動作レベル
に達する。このため、ゲート制御パルス発生回路16は中
間の信号長のゲート制御信号を出力する。このとき、増
幅器13の出力は増幅器14によって更に増幅されるため、
ゲート制御パルス発生回路17から短い信号長のゲート制
御信号を発生する。このようにして外部雑音の大きさに
応じた所定の信号長を有するゲート制御信号をOR回路1
8、インバータ19を介してAND回路７に出力する（図中
（ｍ））。これにより、AND回路７は入力したゲート制
御信号の時限に基づいて所定時間の遮断を行う。このと
き、第１のパルス整形回路５によって遅延されて出力さ
れた部分放電パルスは第２のパルス整形回路６を介して
AND回路７に入力されており、AND回路７の所定時間の閉
塞によって計数回路８への外部雑音の通過が防止され
る。このAND回路７の閉塞時間は一般に振動性もしくは
単方向性の指数関数減衰波形である外部雑音の特性を考
慮したものであり、有害である雑音波形の接続時間に応
じてAND回路７の閉塞時間を変化させている。即ち、外
部雑音が大きくなればなる程、有害な雑音波形の接続時
間が長くなるため、大きな外部雑音の場合にはAND回路
７の閉塞時間を長くし、小さい外部雑音の場合には閉塞
時間を短くする。このようにすることにより、計数回路
８への外部雑音の通過を確実に防止することができる。
また、有害な部分放電パルスを遮断することがないの
で、効率的に部分放電パルスを計数回路８に通過させる
ことができる。このようにして有効な部分放電パルスの
みが計数回路８に入力され（図中（ｎ））、そこで、計
数することにより正確に絶縁劣化の診断を行うことがで
きる。

尚、ゲート制御信号発生手段として、３組の増幅器お
よびゲート制御パルス発生回路を使用したが、特にこれ
に限定するものではなく、目的に応じて２組以上設けれ
ば容易に達成することができる。また、入力振幅の大き
さに応じて接続時間が変化すれば１組だけでも良い。

〔発明の効果〕

以上説明した通り、本発明のパルス性部分放電測定回
路によると、部分放電パルスおよび外部雑音を検出する
と、パルス遅延手段によって所定の時間だけ遅延させて
ゲート手段に出力する一方、前記外部雑音のみを検出し
てその外部雑音の大きさに応じた時限のゲート制御信号
をゲート手段に出力し、その時限に基づいてゲート手段
を閉塞するようにしたため、ゲート手段で外部雑音を確
実に遮断することができ、かつ、外部雑音の大小に応じ
てゲート手段の閉塞時間を変化することができる。この
ため、正確に絶縁劣化を診断することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図
（ａ）〜（ｎ）はその動作を示すタイミングチャート、
第３図（ａ）〜（ｅ）は従来のパルス性部分放電測定回
路を示すタイミングチャート。符号の説明１、11……検出インピーダンス２、12、13、14……増幅器３……絶対値回路４……スライス回路５……第１のパルス整形回路６……第２のパルス整形回路７……AND回路、８……計数回路 15、16、17……ゲート制御パルス発生回路 18……OR回路 19……インバータＳ……部分放電パルスＮ……外部雑音パルス

Claims

(57)【特許請求の範囲】

【請求項１】ケーブル等を含む電気機器の絶縁体に所定
の電圧を印加してその絶縁欠陥箇所から発生する部分放
電パルスを計数するパルス性部分放電測定回路におい
て、前記部分放電パルスおよび部分放電測定回路に混入する
外部雑音パルスを入力すると、所定の時間だけ遅延した
遅延信号を出力するパルス遅延手段と、別回路により外部雑音のみを入力すると、その外部雑音
の大きさに応じた時限のゲート制御信号を発生する複数
のゲート制御信号発生手段と、前記ゲート制御信号発生手段から出力された前記ゲート
制御信号の時限に基づいて前記パルス遅延手段から出力
される前記遅延信号の通過を遮断するゲート手段と、前記ゲート手段を通過した前記遅延信号を計数する計数
手段とを備えたことを特徴とするパルス性部分放電測定
回路。