JPH07117566B2

JPH07117566B2 - パルス性部分放電測定回路

Info

Publication number: JPH07117566B2
Application number: JP17112788A
Authority: JP
Inventors: 桓遠藤; 啓太郎中村
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1995-12-18
Anticipated expiration: 2010-12-18
Also published as: JPH0221275A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパルス性部分放電測定回路に関し、特に、測定
精度の向上を図ったパルス性部分放電測定回路に関す
る。

〔従来の技術〕

従来、電力ケーブルもしくは電気機器等の絶縁体におけ
る絶縁劣化を診断する方法として、例えば、ケーブル絶
縁体に所定の電圧を印加してその絶縁欠陥箇所から発生
する部分放電を計数する方法がある。これは第３図に示
すように、供試ケーブル課電圧（図中（ａ））に略同期
してその絶縁欠陥箇所から発生する正負両極性の部分放
電パルスＳを検出し（図中（ｂ），（ｅ））、これを計
数手段（図示せず）によって計数することにより、その
計数値から絶縁劣化の診断を行うものである。しかし、
部分放電パルスＳを検出するとき部分放電パルスＳの他
に外部雑音Ｎも混入する（図中（ｂ））。このため、部
分放電パルスＳをゲート手段を介して計数手段に出力す
るとき、外部雑音（図中（ｃ））の検出に基づいてゲー
ト制御信号（図中（ｄ））をゲート手段に出力すること
により外部雑音Ｎがゲート手段を通過しないようにして
いる。このゲート制御信号の出力は外部雑音パルスを検
出してから１サイクル遅れで出力するようにしている。
（図中（ｃ）、（ｄ））。これによって、外部雑音Ｓを
ゲート手段で遮断し、部分放電測定パルスＳ（図中
（ｅ））だけを計数手段に入力して計数することにより
絶縁劣化の診断を行うことができる。

〔発明が解決しようとする課題〕

しかし、従来のパルス性部分放電測定回路によると、外
部雑音を検出してから１サイクル遅れのタイミングをも
ってゲート制御信号を出力するため、１サイクルに１
個のパルスしか消去できない。最初に発生する外部雑
音をゲート手段で遮断することができない（第３図
（ｅ）参照）。外部雑音の位相が変動すると、ゲート
制御信号と外部雑音のタイミングが一致しなくなり、ゲ
ート手段で外部雑音を遮断できない，あるいは有効な部
分放電パルスまでも遮断する恐れがある。適用電源に
周期しないランダムに発生する外部雑音は消去できない
等の欠点がある。上記の〜の結果、計数手段で計数
された部分放電パルス数に誤差が生じ、絶縁劣化の診断
の精度が低下すると言う不都合もある。

従って、本発明の目的は１サイクル中で複数個の外部雑
音の消去ができるパルス性部分放電測定回路を提供する
ことである。

本発明の他の目的は最初に発生する外部雑音を逃さず消
去できるパスル性部分放電測定回路を提供することであ
る。

本発明の他の目的は外部雑音の位相が変動しても確実に
消去できるパルス性部分放電測定回路を提供することで
ある。

本発明の他の目的はランダムに発生する外部雑音を消去
できるパルス性部分放電測定回路を提供することであ
る。

〔課題を解決するための手段〕

本発明は以上述べた目的を実現するため、部分放電検出
部から得られた部分放電パルスおよび外部雑音をパルス
遅延手段によって所定の時間だけ遅延させてゲート手段
に出力する一方、前記部分放電検出部とは別個の外部雑
音検出部から得られた外部雑音の入力に基づいてゲート
制御信号をゲート手段に出力し、そのゲート制御信号に
基づいてゲート手段を閉塞するようにしたパルス性部分
放電測定回路を提供するものである。

即ち、本発明のパルス性部分放電測定回路は以下の手段
を備えている。

（１）パルス遅延手段ケーブル絶縁体から発生する部分放電パルスおよび測定
環境が受ける外部雑音を入力すると、所定の時間だけ遅
延させて後述するゲート手段に出力するものである。こ
れは外部雑音の時限とゲート手段に閉塞動作を行わせる
ゲート制御信号の幅を考慮した時間であり、例えば、0.
1〜10μsec程度に設定するのが好ましい。

（２）ゲート制御信号発生手段前記の部分放電パルス検出と並行して外部雑音専用の検
出部から検出される外部雑音の入力に基づいて前記遅延
時間よりパルス幅の大きいゲート制御信号をゲート手段
に出力できる。ゲート制御信号発生手段は外部雑音の入
力を受けると１サイクル待つことなくすぐにゲート制御
信号を出力する。このため、例えば、１サイクル中に複
数個の外部雑音が発生しても連続して処理することがで
きる。従って、装置のパルス分解能が許す限り、具体的
には、１サイクルにおいて数1000個程度までの外部雑音
を処理できる。

（３）ゲート手段ゲート制御信号発生手段から出力されたゲート制御信号
に基づいてゲート回路を閉塞するものであり、パルス遅
延手段から出力された信号の外部雑音成分の通過を防ぐ
ようになっている。

（４）計数手段前述したゲート手段を通過した信号の部分放電パルス成
分を計数するものである。ゲート手段によって外部雑音
が遮断されるため、通過した信号は外部雑音を含まない
信号となっており、これをカウンタ等の計数回路によっ
て計数することによりケーブル，電気機器等の絶縁体に
おける絶縁劣化等を診断することができる。

〔作用〕

部分放電パルスおよび外部雑音を遅延させてゲート回路
に出力する一方、前記の部分放電パルス検出と並行して
別個の外部雑音検出部による外部雑音の検出に応じてゲ
ート制御信号をゲート回路に出力し、ゲート回路を閉塞
する。このため、外部雑音の通過を防ぐことができ、計
数手段に入力した部分放電パルスを計数することにより
正確な絶縁劣化を診断することができる。

〔実施例〕

以下、本発明のパルス性部分放電測定回路を詳細に説明
する。

第１図は本発明の一実施例を示し、電源装置（図示せ
ず）からケーブル絶縁体（図示せず）に所定の電圧を印
加されるケーブルのシールド層（浮かした状態）に接続
された部分放電検出用としての端子T₁と、端子T₁を介し
て絶縁体の欠陥箇所から発生する部分放電パルスを逐次
検出する検出インピーダンス１と、検出インピーダンス
１によって検出された部分放電パルスを増幅する増幅器
２と、増幅器２によって増幅された正負両極性の部分放
電パルスを入力し単一極性パルスとして出力する絶対値
回路３と、絶対値回路３からの出力から所定のレベル以
上のものを通過させるスライス回路４と、スライス回路
４の出力に基づいてパルス幅ｔのパルスを出力する第１
パルス整形回路５（時定数によってパルス幅ｔは可変）
と、パルス幅ｔのパルスの立ち下がりによって測定用パ
ルスを出力する第２パルス整形回路６と、外部雑音だけ
を入力する外部雑音検出用としての端子T₂に接続され、
外部雑音を逐次検出する検出インピーダンス11と、検出
インピーダンス11によって検出された外部雑音を増幅す
る増幅器12と、増幅器12によって増幅された正負両極性
の外部雑音を入力し単一極性パルスとして出力する絶対
値回路13と、絶対値回路13から出力される外部雑音（こ
こでは単一極性パルス）に応じてパルス幅ｔより大なる
パルス幅のゲート制御信号を発生するゲート制御信号発
生回路14と、ゲート制御信号発生回路14のゲート制御信
号に基づいて、第２パルス整形回路６の測定用パルス信
号中の外部雑音を遮断するゲート手段としてのAND回路
７と、AND回路７を通過した信号つまり部分放電パルス
成分のみを計数するカウンタ等の計数回路８から構成さ
れる。

尚、測定用パルスは0.1〜0.3μsec程度遅延して出力す
るようになっており、この遅延時間は外部雑音の減衰時
間と後述するゲート制御信号の遅れを考慮したものであ
る。

以下、本発明の動作を第２図のタイミングチャートを用
いて説明する。

電源装置からケーブル絶縁体に所定の供試ケーブル課電
圧（図中（ａ））を印加すると、絶縁欠陥箇所から部分
放電パルスＳ（図中（ｂ））が発生する。このとき、端
子T₁を介して接続された検出インピーダンス１が部分放
電パルスＳを外部雑音Ｎと共に検出し（図中（ｂ））、
増幅器２を介して絶対値回路３に出力する。絶対値回路
３はそこで正負両極性の部分放電パルスを単一極性の部
分放電パルスとしてスライス回路４に出力し（図中
（ｃ））、スライス回路４は所定のレベル以上のものだ
けを第１パルス整形回路５に出力する（図中（ｅ））。
第１パルス整形回路５はパルス幅ｔのパルスを発生する
と（図中（ｅ））、第２パルス整形回路６はその立ち下
がりを検出して測定用パルスをAND回路７に出力する
（図中（ｆ））。即ち、第２パルス整形回路６の出力は
第１パルス整形回路５の入力に比べて所定時間（例え
ば、0.1〜0.3μsec）だけ遅延されている。一方、外部
雑音検出インピーダンス11はケーブルが受ける外部雑音
のみを検出し、外部雑音を増幅器12に出力する。増幅器
12はこの外部雑音を増幅すると共にその出力側に接続さ
れた絶対値回路13に増幅された外部雑音を出力する。さ
らに、絶対値回路13を介して単一極性の外部雑音とした
後、ゲート制御信号発生回路14に入力される（図中
（ｇ））。これによって、ゲート制御信号発生回路14は
パルス幅ｔより大きい信号長を有するゲート制御信号を
AND回路７に出力する（図中（ｈ））。これにより、AND
回路７は入力したゲート制御信号に基づいて所定時間の
遮断を行う。このとき、第１パルス整形回路５によって
遅延されて出力された部分放電パルスは第２パルス整形
回路６を介してAND回路７に入力されており、AND回路７
の所定時間の閉塞によって計数回路８への外部雑音の通
過が遮蔽される。このようにすることにより、計数回路
８への外部雑音の通過を確実に防止することができる。
また、有効な部分放電パルスを遮断することがないの
で、効率的に部分放電パルスを計数回路８に通過させる
ことができる。このようにして有効な部分放電パルスの
みが計数回路８に入力され（図中（ｉ））、そこで、計
数することにより正確に絶縁劣化の診断を行うことがで
きる。

尚、ゲート制御信号の信号長は、検出インピーダンス１
によって検出される外部雑音の減衰幅よりも少なくとも
長い必要最小限とすることが望ましい。また、ゲート制
御信号発生回路14の発生するゲート制御信号（信号長）
を可変型として、外部雑音の減衰幅に応じた信号長のゲ
ート制御信号を出力することも可能である。これは第１
パルス整形回路５に設定される遅延時間についても言え
る。

以上の実施例では、１サイクルに１個の外部雑音を遮断
しているが、同じようにして１サイクルに複数の外部雑
音を遮断することができる。

〔発明の効果〕

以上説明した通り、本発明のパルス性部分放電測定回路
によると、部分放電パルス検出部により検出される部分
放電パルスおよび外部雑音をパルス遅延手段によって所
定の時間だけ遅延させてゲート手段に出力する一方、前
記の部分放電検出と並行してそれとは別個の外部雑音検
出部により検出される外部雑音の入力に基づいて前記遅
延時間よりも長いパルス幅のゲート制御信号をゲート手
段に出力し、そのゲート制御信号に基づいてゲート手段
を閉塞するようにしたため、１サイクルにおいて複数個
の外部雑音の消去が可能であり、最初に発生する外部雑
音を逃さず消去でき、外部雑音の位相が変動しても確実
に消去でき、かつ、ランダムに発生する外部雑音を消去
することができる。このため、計数手段で計数する部分
放電パルス数の測定精度が向上し、絶縁劣化の診断を確
実にすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。第２図
（ａ）〜（ｉ）はその動作を示すタイミングチャート。
第３図（ａ）〜（ｅ）は従来のパルス性部分放電測定回
路を示すタイミングチャート。符号の説明 1,11……検出インピーダンス 2,12……増幅器 3,13……絶対値回路４……スライス回路５……第１パルス整形回路６……第２パルス整形回路７……AND回路８……計数回路 14……ゲート制御信号発生回路Ｓ……部分放電パルスＮ……外部雑音パルス

Claims

【特許請求の範囲】

【請求項１】ケーブル、電気機器等の絶縁体に所定の電
圧を印加してその絶縁欠陥から発生する部分放電パルス
を計数するパルス性部分放電測定回路において、部分放
電検出部から得られた前記部分放電パルスおよび外部雑
音を入力すると、所定の時間だけ遅延した遅延信号を出
力するパルス遅延手段と、前記部分放電検出部とは別個
の外部雑音検出部から得られた前記外部雑音を入力する
と、前記所定の時間より大なる所定のパルス幅のゲート
制御信号を発生するゲート制御信号発生手段と、前記ゲ
ート制御信号発生手段から出力された前記ゲート制御信
号に基づいて前記パルス遅延手段から出力される前記遅
延信号の外部雑音成分の通過を遮断するゲート手段と、
前記ゲート手段を通過した前記遅延信号の部分放電パル
ス成分を計数する計数手段とを備えたことを特徴とする
パルス性部分放電測定回路。