JPH0221275A - パルス性部分放電測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス性部分放電測定回路に関し、特に、測定
精度の向上を図ったパルス性部分放電測定回路に関する
。

〔従来の技術〕

従来、電カケープルもしくは電気機器等の絶縁体におけ
る絶縁劣化を診断する方法として、例えば、ケーブル絶
縁体に所定の電圧を印加してその絶縁欠陥箇所から発生
ずる部分放電を計数する方法がある。これは第３図に示
すように、供試ケーブル課電圧（図中（ａ））に略同期
してその絶縁欠陥箇所から発生する正負両極性の部分放
電パルスＳを検出しく図中（ｂ）、　（ｅ））　、これ
を計数手段（図示せず）によって計数することにより、
その計数値から絶縁劣化の診断を行うものである。しか
し、部分放電パルスＳを検出するとき部分放電パルスＳ
の他に外部雑音Ｎも混入する（図中（ｂ））。このため
、部分放電パルスＳをゲート手段を介して計数手段に出
力するとき、外部雑音（図中（Ｃ））の検出に基づいて
ゲート制御信号（図中（ｄ））をゲート手段に出力する
ことにより外部雑音Ｎがゲート手段を通過しないように
している。このゲート制御信号の出力は外部雑音パルス
を検出してから１サイクル遅れで出力するようにしてい
る（図中（Ｃ）、（ｄ））。これによって、外部雑音Ｓ
をゲート手段で遮断し、部分放電測定パルスＳ（図中（
ｅ））だけを計数手段に入力して計数することにより絶
縁劣化の診断を行うことができる。

〔発明が解決しようとする課題〕

しかし、従来のパルス性部分放電測定回路によると、外
部雑音を検出してからｌサイクル遅れのタイミングをも
ってゲート制御信号を出力するため、■１サイクルに１
個のパルスしか消去できない。■最初に発生する外部雑
音をゲート手段で遮断することができない（第３図（ｅ
）参照）。■外部雑音の位相が変動すると、ゲート制御
信号と外部雑音のタイミングが一致しなくなり、ゲート
手段で外部雑音を遮断できない、あるいは有効な部分放
電パルスまでも遮断する恐れがある。■適用電源に周期
しないランダムに発生する外部雑音は消去できない等の
欠点がある。上記の■〜■の結果、計数手段で計数され
た部分放電パルス数に誤差が生じ、絶縁劣化の診断の精
度が低下すると言う不都合もある。

従って、本発明の目的は１サイクル中で複数個の外部雑
音の消去ができるパルス性部分放電測定回路を提供する
ことである。

本発明の他の目的は最初に発生する外部雑音を逃さず消
去できるパルス性部分放電測定回路を提供することであ
る。

本発明の他の目的は外部雑音の位相が変動しても確実に
消去できるパルス性部分放電測定回路を提供することで
ある。

本発明の他の目的はランダムに発生する外部雑音を消去
できるパルス性部分放電測定回路を提供することである
。

〔課題を解決するための手段〕

本発明は以上述べた目的を実現するため、部分放電パル
スおよび外部雑音をパルス遅延手段によって所定の時間
だけ遅延させてゲート手段に出力する一方、外部雑音の
入力に基づいてゲート制御信号をゲート手段に出力し、
そのゲート制御信号に基づいてゲート手段を閉塞するよ
うにしたパルス性部分放電測定回路を提供するものであ
る。

即ち、本発明のパルス性部分放電測定回路は以下の手段
を備えている。

（１）パルス遅延手段 ケーブル絶縁体から発生する部分放電パルスおよび測定
環境が受ける外部雑音を入力すると、所定の時間だけ遅
延させて後述するゲート手段に出力するものである。こ
れは外部雑音の時限とゲート手段に閉塞動作を行わせる
ゲート制御信号の幅を考慮した時間であり、例えば、０
．１〜１０μｓｅｃ程度に設定するのが好ましい。

（２）ゲート制御信号発生手段 外部雑音の入力に基づいて前記遅延時間よりパルス幅の
大きいゲート制御信号をゲート手段に出力する。ゲート
制御信号発生手段は外部雑音の入力を受けると１サイク
ル待つことなくすぐにゲート制御信号を出力する。この
ため、例えば、ｌサイクル中に複数個の外部雑音が発生
しても連続して処理することができる。従って、装置の
パルス分解能が許す限り、具体的には、１サイクルにお
いて数１０００個程度までの外部雑音を処理できる。

（３）ゲート手段 ゲート制御信号発生手段から出力されたデー１制御信号
に基づいてゲート回路を閉塞するものであり、パルス遅
延手段から出力された信号の通過を防ぐようになってい
る。

（４）計数手段 前述したゲート手段を通過した信号を計数するものであ
る。ゲート手段によって外部雑音が遮断されるため、通
過した信号は外部雑音を含まない信号となっており、こ
れをカウンタ等の計数回路によって計数することにより
ケーブル、電気機器等の絶縁体における絶縁劣化等を診
断することができる。

〔作用〕

部分放電パルスおよび外部雑音を遅延させてゲート回路
に出力する一方、外部雑音の検出に応じてゲート制御信
号をゲート回路に出力し、ゲート回路を閉塞する。この
ため、外部雑音の通過を防ぐことができ、計数手段に入
力した部分放電パルスを計数することにより正確な絶縁
劣化を診断することができる。

〔実施例〕

以下、本発明のパルス性部分放電測定回路を詳細に説明
する。

第１図は本発明の一実施例を示し、電源装置（図示せず
）からケーブル絶縁体（図示せず）に所定の電圧を印加
されるケーブルのシールド層（浮かした状態）に接続さ
れた端子Ｔ、と、端子Ｔｔを介して絶縁体の欠陥箇所か
ら発生する部分放電パルスを逐次検出する検出インピー
ダンス１と、検出インピーダンス１によって検出された
部分放電パルスを増幅する増幅器２と、増幅器２によっ
て増幅された正負両極性の部分放電パルスを入力し単一
極性パルスとして出力する絶対値回路３と、絶対値回路
３の出力から所定のレベル以上のものを通過させるスラ
イス回路４と、スライス回路４の出力に基づいてパルス
幅りのパルスを出力する第１パルス整形回路５（時定数
によってパルス幅りは可変）と、パルス幅しのパルスの
立ち下がりによって測定用パルスを出力する第２パルス
整形回路６と、外部雑音だけを入力する端子Ｔ２に接続
され、外部雑音を逐次検出する検出インピーダンス１１
と、検出インピーダンス１１によって検出された外部雑
音を増幅する増幅器１２と、増幅器１２によって増幅さ
れた正負両極性の外部雑音を入力し単一極性パルスとし
て出力する絶対値回路１３と、絶対値回路１３から出力
される外部雑音（ここでは単一極性パルス）に応じてパ
ルス幅ｔより大なるパルス幅のゲート制御信号を発生す
るゲート制御信号発生回路１４と、ゲート制御信号発生
回路１４のゲート制御信号に基づいて、第゛２パルス整
形回路６の測定用パルス信号中の外部雑音を遮蔽するＡ
ＮＤ回路７と、ＡＮＤ回路７を通過した信号を計数する
カウンタ等の計数回路８から構成される。

尚、測定用パルスは０．１〜０．３μｓｅｃ程度遅延し
て出力するようになっており、この遅延時間は外部雑音
の減衰時間と後述するゲート制御信号の遅れを考慮した
ものである。

以下、本発明の動作を第２図のタイミングチャートを用
いて説明する。

電源装置からケーブル絶縁体に所定の供試ケーブル課電
圧（図中（ａ））を印加すると、絶縁欠陥箇所から部分
放電パルスＳ（図中（ｂ））が発生する。このとき、端
子Ｔ１を介して接続された検出インピーダンス１が部分
放電パルスＳを外部雑音Ｎと共に検出しく図中（ｂ））
、増幅器２を介して絶対値回路３に出力する。

絶対値回路３はそこで正負両極性の部分放電パルスを単
一極性の部分放電パルスとしてスライス回路４に出力し
く図中（Ｃ））、スライス回路４は所定のレベル以上の
ものだけを第１パルス整形回路５に出力する（図中（ｅ
））。第１　ハ／Ｌ／　ス整形回路５はパルス幅しのパ
ルスを発生すると（図中（ｅ））、第２パルス整形回路
６はその立ち下がりを検出して測定用パルスをＡＮＤ回
路７に出力する（図中（ｆ））。即ち、第２パルス整形
回路６の出力は第１パルス整形回路５の入力に比べて所
定時間（例えば、０．１〜０．３μｓｅｃ　）だけ遅延
されている。−方、外部雑音検出インピーダンス１１は
ケーブルが受ける外部雑音のみを検出し、外部雑音を増
幅器１２に出力する。増幅器１２はこの外部雑音を増幅
すると共にその出力側に接続された絶対値回路１３に増
幅された外部雑音を出力する。さらに、絶対値回路１３
を介して単一極性の外部雑音とした後、ゲート制御信号
発生回路１４に入力される（図中（ｇ））、これによっ
て、ゲート制御信号発生回路１４はパルス幅ｔより大き
い信号長を有するゲート制御信号をＡＮＤ回路７に出力
する（図中（ハ））。これにより、ＡＮＤ回路７は入力
したゲート制御信号に基づいて所定時間の遮断を行う。

このとき、第１パルス整形回路５によって遅延されて出
力された部分放電パルスは第２パルス整形回Ｉ￥８６を
介してＡＮＤ回路７に入力されており、ＡＮＤ回路７の
所定時間の閉塞によって計数回路８への外部雑音の通過
が遮蔽される。このようにすることにより、計数回路８
への外部雑音の通過を確実に防止することができる。ま
た、有効な部分放電パルスを遮断することがないので、
効率的に部分放電パルスを計数回路８に通過させること
ができる。

このようにして有効な部分放電パルスのみが計数回路８
に人力され（図中０））、そこで、計数することにより
正確に絶縁劣化の診断を行うことができる。

尚、ゲート制御信号の信号長は、検出インピーダンス１
によって検出される外部雑音の減衰幅よりも少なくとも
長い必要最小限とすることが望ましい。また、ゲート制
御信号発生回路１４の発生するゲート制御信号（信号長
）を可変型として、外部雑音の減衰幅に応じた信号長の
ゲート制御信号を出力することも可能である。これは第
１パルス整形回路５に設定される遅延時間についても言
える。

以上の実施例では、１サイクルに１個の外部雑音を遮断
しているが、同じようにして１サイクルに複数の外部雑
音を遮断することができる。

〔発明の効果〕

以上説明した通り、本発明のパルス性部分４゜ 放電測定回路によると、部分放電パルスおよび外部雑音
をパルス遅延手段によって所定の時間だけ遅延させてゲ
ート手段に出力する一方、外部雑音の入力に基づいて前
記遅延時間よりも長いパルス幅のゲート制御信号をゲー
ト手段に出力し、そのゲート制御信号に基づいてゲート
手段を閉塞するようにしたため、１サイクルにおいて複
数個の外部雑音の消去が可能であり、最初に発生する外
部雑音を逃さず消去でき、外部雑音の位相が変動しても
確実に消去でき、かつ、ランダムに発生する外部雑音を
消去することができる。このため、計数手段で計数する
部分放電パルス数の測定精度が向上し、絶縁劣化の診断
を確実にすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。第２図（
ａ）〜（ｉ）はその動作を示すタイミングチャート。第
３図（ａ）〜（ｅ）は従来のパルス性部分放電測定回路
を示すタイミングチャート。 符号の説明 １．１１−・−・−検出インピーダンス２、１２−−−
−−−−−−一増幅器 ３、１３−・−一〜−−−絶対値回路 ４−−−−−−−−−・スライス回路 ５−・−−−一−−−第１パルス整形回路６−−−−−
−−−第２パルス整形回路７−−−−−・−Ａ　Ｎ　Ｄ
回路 ８−−−−−−−・・計数回路 １４−−−−−−−−−ゲート制御信号発生回路Ｓ−・
−−一−−−・一部分放電パルスＮ−−−−−−−一外
部雑音パルス

Claims (1)

1. 【特許請求の範囲】 ケーブル、電気機器等の絶縁体に所定の電 圧を印加してその絶縁欠陥箇所から発生する部分放電パ
   ルスを計数するパルス性部分放電測定回路において、 前記部分放電パルスおよび外部雑音を入力 すると、所定の時間だけ遅延した遅延信号を出力するパ
   ルス遅延手段と、 前記外部雑音を入力すると、前記所定の時 間より大なる所定のパルス幅のゲート制御信号を発生す
   るゲート制御信号発生手段と、 前記ゲート制御信号発生手段から出力され た前記ゲート制御信号に基づいて前記パルス遅延手段か
   ら出力される前記遅延信号の通過を遮断するゲート手段
   と、 前記ゲート手段を通過した前記遅延信号を 計数する計数手段とを備えたことを特徴とするパルス性
   部分放電測定回路。