JPH0221276A

JPH0221276A - パルス性部分放電測定回路

Info

Publication number: JPH0221276A
Application number: JP17112888A
Authority: JP
Inventors: Takeshi Endo; 遠藤　桓
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1990-01-24
Anticipated expiration: 2011-11-20
Also published as: JP2555699B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパルス性部分放電測定回路に関し、特に、測定
精度の向上を図ったパルス性部分放電測定回路に関する
。

〔従来の技術〕

従来、電カケープルもしくは電気機器用ケーブル等の絶
縁体における絶縁劣化を診断する方法として、例えば、
ケーブル絶縁体に所定の電圧を印加してその絶縁欠陥箇
所から発生する部分放電を計数する方法がある。これは
第３図に示すように、供試ケーブル課電圧（図中（ａ）
）に略同期してその絶縁欠陥箇所から発生する正負両極
性の部分放電パルスＳを検出しく図中（ｂｌ＜　（ｅｌ
）　、これを計数手段（図示せず）によって計数するこ
とにより、その計数値から絶縁劣化の診断を行うもので
ある。

しかし、部分放電パルスＳを検出するとき部分放電パル
スＳの他に外部雑音Ｎも混入する（図中（ｂ））。この
ため、部分放電パルスＳをゲート手段を介して計数手段
に出力するとき、外部雑音（図中（Ｃ））の検出に基づ
いてゲート制御信号（図中（ｄ））をゲート手段に出力
することにより外部雑音Ｎがゲート手段を通過しないよ
うにしている。このゲート制御信号の出力は外部雑音パ
ルスを検出してから１サイクル遅れで出力するようにし
ている（図中（Ｃ）、（ｄ））。これによって、外部雑
音Ｓをゲート手段で遮断し、部分放電測定パルスＳ（図
中（ｅ））だけを計数手段に入力して計数することによ
り絶縁劣化の診断を行うことができる。

〔発明が解決しようとする課題〕

しかし、従来のパルス性部分放電測定回路によると、外
部雑音を検出してから１サイクル遅れのタイミングをも
ってゲート制御信号を出力するため、１サイクルに１個
のパルスしか消去できず、また、第３図ｔｅ＋に示すよ
うに、最初に発生する外部雑音をゲート手段で遮断する
ことができなくなる。更に、外部雑音の位相が変動する
と、ゲート制御信号と外部雑音のタイミングが一致しな
くなり、ゲート手段で外部雑音を遮断できなくなるだけ
でなく、有効な部分放電パルスまでも遮断する恐れがあ
る。このため、計数手段で計数された部分放電パルス数
に誤差が生じ、絶縁劣化の診断に狂いが生じる。また、
外部雑音の大小にかかわらずゲート手段を一定時間閉塞
するため、外部雑音の一部がゲート手段を通過したり、
有効な部分放電パルスまで遮断する恐れがある。

従って、本発明の目的はゲート手段で外部雑音を確実に
遮断することができるパルス性部分放電測定回路を提供
することである。

本発明の他の目的は外部雑音の大小に応じてゲート手段
の閉塞時間を変化することができるパルス性部分放電測
定回路を提供することである。

〔課題を解決するための手段〕

本発明は以上述べた目的を実現するため、部分放電パル
スおよび外部雑音をパルス遅延手段によって所定の時間
だけ遅延させてゲート手段に出力する一方、外部雑音の
大きさに応じた時限（前記所定の時間より大）のゲート
制御信号をゲート手段に出力し、その時限に基づいてゲ
ート手段を閉塞するようにしたパルス性部分放電測定回
路を提供するものである。

即ち、本発明のパルス性部分放電測定回路は以下の手段
を備えている。

（１）パルス遅延手段ケーブル絶縁体から発生する部分放電パルスおよび測定
環境が受ける外部雑音を入力すると、所定の時間だけ遅
延させて後述するゲート手段に出力するものである。こ
れは外部雑音の時限とゲート手段に閉塞動作を行わせる
ゲート制御信号の幅を考慮した時間であり、例えば、０
．１〜ＩＯμｓｅｃ程度に設定するのが好ましい。

（２）ゲート制御信号発生手段外部雑音を入力すると、その外部雑音の大きさに応じた
時限のゲート制御信号をゲート手段に発生する。例えば
、外部雑音が大きい場合には信号長の長いゲート制御信
号を発生し、外部雑音が小さい場合には信号長の小さい
ゲート制御信号を発生するようになっている。この外部
雑音の大きさに基づいたゲート制御信号の発生は、例え
ば、検出した外部雑音を複数の増幅器で増幅し、各増幅
器の出力側に接続された複数のゲート制御パルス発生回
路を作動させることによって行われる。各ゲート制御パ
ルス発生回路は各増幅器によって増幅されたレベルが所
定の動作レベルに達した場合に所定長のゲート制御信号
を発生するようになっている。例えば、３つの増幅器に
それぞれゲート制御パルス発生回路を接続した場合、大
きな外部雑音を入力すると、第１の増幅器で増幅された
だけでそのゲート制御パルス発生回路の動作レベルに達
し、第１のゲート制御パルス発生回路は予め設定された
信号長の長いゲート制御信号を発生する。

このとき、この増幅された外部雑音は第２、第３の増幅
器によっても増幅される。このため、第２、第３の各ゲ
ート制御パルス発生回路は予め設定された中間の信号長
、最小の信号長のゲート制御信号をそれぞれ発生するが
、それぞれ３つの出力は同一のＯＲ回路を通過するため
、長い信号長のゲート制御信号がゲート手段に入力する
。また、外部雑音が小さい場合には第１の増幅器、第２
の増幅器および第３の増幅器によって３段増幅されて初
めて第３のゲート制御パルス発生回路が動作するので、
最小の信号長のゲート制御信号がゲート手段に出力され
る。

（３）ゲート手段ゲート制御信号発生手段から出力されたゲート制御信号
の時限に基づいてゲート回路を閉塞するものであり、パ
ルス遅延手段から出力された信号の通過を防ぐようにな
っている。

−ａに外部雑音は振動性あるいは単方向性の指数関数減
衰波形であり、大きな外部雑音の場合には有害な雑音波
形の接続時間が長くなる。このため、ゲート制御信号発
生手段から出力されるゲート制御信号の時限を外部雑音
の大きさに基づいて変えることによってゲート回路の閉
塞時間を変化させる。

（４）計数手段前述したゲート手段を通過した信号を計数するものであ
る。ゲート手段によって外部雑音が遮断されるため、通
過した信号は外部雑音を含まない信号となっており、こ
れをカウンタ等の計数回路によって計数することにより
ケーブル等を含む電気機器の絶縁体における絶縁劣化等
を診断することができる。

〔作用〕

部分放電パルスおよび外部雑音を遅延させてゲート回路
に出力する一方、外部雑音の大きさに応じた時限のゲー
ト制御信号をゲート回路に出力してその時限に基づいて
ゲート回路を閉塞する。このため、外部雑音の通過を防
ぐことができ、計数手段に入力した部分放電パルスを計
数することにより正確な絶縁劣化を診断することができ
る。

〔実施例〕

以下、本発明のパルス性部分放電測定回路を詳細に説明
する。

第１図は本発明の一実施例を示し、電源装置（図示せず
）からケーブル絶縁体（図示せず）に所定の電圧を印加
されるケーブルのシールドＮ（浮かした状態）には端子
Ｔ、を有した検出インピーダンスｌが接続されており、
絶縁体の欠陥箇所から発生する部分放電パルスを逐次検
出する。検出インピーダンス１には増幅器２が接続され
ており、検出された部分放電パルスを増幅する。この増
幅器２には絶対値回路３が接続されており、正負両極性
の部分放電パルスを単一極性パルスとして接続されたス
ライス回路４に出力する。スライス回路４は絶対値回路
３の出力のうち所定のレベルのものだけを通過させる。

この出力を入力した第１のパルス整形回路５は所定のパ
ルス幅にｌ形する。この第１のパルス整形回路５にはパ
ルス整形回路６が接続しており、入力したパルスの立ち
下がりで０．１〜０．３μｓｅｃ遅れたパルスを出力す
る。また、端子Ｔ２を有する検出インピーダンス１１は
ケーブルが受ける外部雑音、即ち、検出インピーダンス
１に侵入してくる外部雑音を同時に検出する。

検出インピーダンス１１には外部雑音を３段増幅する増
幅器１２．１３．１４が順次接続されており、その出力
側にはそれぞれ所定の信号長を出力するように予め設定
されたゲート制御パルス発生回路１５．１６．１７が接
続されている。

ゲート制御パルス発生回路１５．１６．１７は所定の動
作レベルを有しており、増幅器１２．１３．１４の出力
レベルに基づいて作動するようになっている。各ゲート
制御パルス発生回路１５．１６．１７にはＯＲ回路１８
が接続されており、各ゲート制御パルス発生回路１５．
１６．１７から発生する各ゲート制？１１信号の論理和
を出力し、外部雑音の大きさに応じた時限のゲート制御
信号を出力する。ＯＲ回路１８に接続されたインバータ
１９はＯＲ回路１８から出力されるゲート制御信号を反
転させるものであり、ＡＮＤ回路７に出力してゲート制御を行わせる。即ち、
インバータ１９はゲート制御信号を入力していないとき
「１」の信号を、ゲート制御信号を入力したときｒＯＪ
の信号を出力するようになっている。また、８はＡＮＤ
回路７を通過した信号を計数するカウンタ等の計数回路
である。

以下、本発明の動作を第２図のタイミングチャートを用
いて説明する。

電源装置からケーブル絶縁体に所定の供試ケーブル課電
圧（図中（ａ））を印加すると、その周期に略同期して
絶縁欠陥箇所から部分放電パルスＳ（図中（ｂ））が発
生する。このとき、端子Ｔ１を介して接続された検出イ
ンピーダンス１が部分放電パルス検出し、増幅器２を介
して絶対値回路３に出力する。絶対値回路３はそこで正
負両極性の部分放電パルスを単一極性の部分放電パルス
としてスライス回路４に出力しく図中（Ｃ）および（ｄ
ｌ）、スライス回路４は所定のレベル以上のパルスだけ
を通過させる。第１のパルス整形回路５は所定の幅のパ
ルスを出力しく図中（ｅ））、その立ち下がりで第２の
パルス整形回路６は遅延パルスをＡＮＤ回路７に出力す
る（図中（ｆ））。即ら、第２のパルス整形回路６の出
力は第１のパルス整形回路５の入力に比べて所定時間（
例えば、０．１〜０．３μｓｅｃ　）だけ遅延されてい
る。

一方、外部雑音検出インピーダンスＩＩはケーブルが受
ける外部雑音のみを検出し、外部雑音を各増幅器１２．
１３．１４に出力する。増幅器１２．１３．１４はこの
外部雑音を各段で増幅すると共にその出力側に接続され
た各ゲート制御パルス発生回路１５．１６．１７にそれ
ぞれ増幅された外部雑音を出力する（図中（ｇｌ、０）
、（ｋ））。

これによって、各ゲート制御パルス発生回路１５．１６
．１７は検出した外部雑音の大きさに応じた時限のゲー
ト制御信号を発生する（図中（ｈｌ、０）、（１））。

このゲート制御信号の発生は、例えば、大きい外部雑音
を検出した場合、増幅器１２によって増幅されただけで
その出力レベルがゲート制御パルス発生回路１５の動作
レベルに達するので、ゲート制御パルス発生回路は１５
は予め設定された長い信号長のゲート制御信号を発生す
る。このとき、増幅器１２の出力は増幅器１３．１４に
よって更に増幅されるため、その出力レベルはゲート制
御パルス発生回路１６．１７の動作レベルにも達する。

このため、各ゲート制御パルス発生回路１６．１７は予
め設定された中間の信号長および短い信号長のゲート制
御信号を発生する。また、中程度の外部雑音を検出した
場合、増幅２Ｓ１２で増幅した出力レベルがゲート制御
パルス発生回路１５の動作レベルに至らず、続いて、増
幅器１２の出力を増幅器１３で増幅すると、ここで始め
てゲート制御パルス発生回路１６の動作レベルに達する
。このため、ゲート制御パルス発生回路１６は中間の信
号長のゲート制御信号を出力する。このとき、増幅器１
３の出力は増幅器■４によって更に増ｆ陥されるため、
デー１−制御パルス発生回路１７から短い信号長のゲー
ト制御信号を発生する。このようにして外部雑音の大き
さに応じた所定の信号長を有するゲート制御信号をＯＲ
回路１８、インバータ１つを介してＡＮＤ回路７に出力
する（図中（ｍ））。

これにより、ＡＮＤ回路７は入力したゲート制御１３号
の時限に基づいて所定時間の遮断を行う。このとき、第
１のパルス整形回路５によって遅延されて出力された部
分放電パルスは第２のパルス整形回路６を介してＡＮＤ
回路７に入力されており、ＡＮＤ回路７の所定時間の閉
塞によって計数回路８への外部雑音の通過が防止される
。このＡＮＤ回路７の閉塞時間は一般に振動性もしくは
ｌｉ方向性の指数関数減衰波形である外部雑音の特性を
考慮したものであり、有害である雑音波形の接続時間に
応じてＡＮＤ回路７の閉塞時間を変化させている。即ち
、外部雑音が大きくなればなる程、有害な雑音波形の接
続時間が長くなるため、大きな外部雑音の場合にはＡＮ
Ｄ回路７の閉塞時間を長くし、小さい外部雑音の場合に
は閉塞時間を短くする。このようにすることにより、計
数回路８への外部雑音の通過を確実に防止することがで
きる。また、有効な部分放電パルスを遮断することがな
いので、効率的に部分放電パルスを計数回路８に通過さ
せることができる。このようにして有効な部分放電パル
スのみが計数回路８に人力され（図中（ｎｌ）、そこで
、計数することにより正確に絶縁劣化の診断を行うこと
ができる。

尚、ゲート制御信号発生手段として、３組の増幅器およ
びゲート制御パルス発生回路を使用したが、特にこれに
限定するものではなく、目的に応じて２　）ｉｔ以上設
ければ容易に達成することができる。また、入力振幅の
大きさに応じて接続時間が変化すれば１組だけでも良い
。

〔発明の効果〕

以上説明した通り、本発明のパルス性部分放電測定回路
によると、部分放電パルスおよび外部雑音を検出すると
、パルス遅延手段によって所定の時間だけ遅延させてゲ
ート手段に出力する一方、前記外部ＱｒＬ音のみを検出
してその外部雑音の大きさに応じた時限のゲート制御信
号をゲート手段に出力し、その時限に基づいてゲート手
段を閉塞するようにしたため、ゲート手段で外部雑音を
確実に遮断することができ、かつ、外部雑音の大小に応
じてゲート手段の閉塞時間を変化することができる。こ
のため、正確に絶縁劣化を診断することができる。

４、

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図（
８１〜（ロ）はその動作を示すタイミングチャート、第
３図（ａｌ〜（Ｑ）は従来のパルス性部分放電測定回路
を示すタイミングチャート。符号の説明１．１１−・−・・・・−・検出インピーダンス２．１
２．１３．１４−・・・・−・−増幅器３−・−・−・
−・絶対値回路４−・−・−・−一−−−スライス回路５−・・−・−
・−第１のパルス整形回路６−・−・−・・・・−第２
のパルス整形回路７・−・・−・・・・・・ＡＮＤ回路
　　８−・・・−・−・・計数回路１５．１６．１７−
・・・−・−・−ゲート制御パルス発生回路１８−・・
・・−ＯＲ回路１９・・・・・−・・・・インバータ

Claims

【特許請求の範囲】ケーブル等を含む電気機器の絶縁体に所定の電圧を印加してその絶縁欠陥箇所から発生する部分放
電パルスを計数するパルス性部分放電測定回路において
、前記部分放電パルスおよび部分放電測定回路に混入する外部雑音パルスを入力すると、所定の時間
だけ遅延した遅延信号を出力するパルス遅延手段と、別回路により外部雑音のみを入力すると、その外部雑音の大きさに応じた時限のゲート制御信号を
発生する複数のゲート制御信号発生手段と、前記ゲート制御信号発生手段から出力された前記ゲート制御信号の時限に基づいて前記パルス遅延
手段から出力される前記遅延信号の通過を遮断するゲー
ト手段と、前記ゲート手段を通過した前記遅延信号を計数する計数手段とを備えたことを特徴とするパルス性
部分放電測定回路。