JP7372104B2 - 半導体装置の良否判定方法 - Google Patents
半導体装置の良否判定方法 Download PDFInfo
- Publication number
- JP7372104B2 JP7372104B2 JP2019184940A JP2019184940A JP7372104B2 JP 7372104 B2 JP7372104 B2 JP 7372104B2 JP 2019184940 A JP2019184940 A JP 2019184940A JP 2019184940 A JP2019184940 A JP 2019184940A JP 7372104 B2 JP7372104 B2 JP 7372104B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrically connected
- node
- waveform
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Relating To Insulation (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
請求項2にかかる発明は、請求項1に記載の半導体装置の良否判定方法において、前記テスト電圧は周波数が前記商用周波数で実効値が1kVであることを特徴とする。
130:抵抗チップ、131:半導体基板、132:絶縁層、133:分割抵抗素子、134:配線層、135:スルーホール、136:酸化膜、137:保護膜、181,182:接着剤
140:増幅チップ
150:誘電体部材
160:ダイパッド
Claims (2)
- 第1のリード端子と電気的に接続された一端を有する第1の抵抗素子と、
樹脂を介して前記第1のリード端子と電気的に絶縁された第2のリード端子と電気的に接続された一端を有する第3の抵抗素子と、
前記第1の抵抗素子の他端と電気的に接続された第1のノードと、
前記第3の抵抗素子の他端と電気的に接続された第2のノードと、
前記第2のノードと一端が電気的に接続され、他端が第3のノードと電気的に接続された第4の抵抗素子と、
前記第1のノードと一端が電気的に接続され、他端が前記第3のノードと電気的に接続された第2の抵抗素子と、
前記第2のノードと一端が電気的に接続され、他端が第4のノードと電気的に接続された第5の抵抗素子と、
を半導体基板の上面の絶縁層の上面において配置した抵抗チップと、
前記第2のノードと電気的に接続された反転入力端子と、前記第4のノードと電気的に接続された出力端子と、前記第1のノードと電気的に接続された非反転入力端子と、を有するオペアンプを備えた増幅チップと、
前記第4のノードと電気的に接続された出力電圧の端子と、
前記樹脂を介して前記出力電圧の端子と電気的に絶縁され、前記第3のノードと電気的に接続され、接地に接続される接地端子と、
誘電体部材を介して前記抵抗チップを接着し、前記増幅チップは直接接着されたダイパッドと、
前記樹脂を介して前記出力電圧の端子および前記接地端子と電気的に絶縁され、前記ダイパッドに電気的に接続された2つのリード端子と、
を有する半導体装置の良否判定方法であって、
前記2つのリード端子に一端が接続され、他端が接地に接続された検出抵抗を備え、
前記出力電圧の端子と前記接地端子を接地に接続し、
前記第1のリード端子と前記第2のリード端子とを電気的に接続した第5のノードと接地との間に接続される商用周波数の交流高電圧をテスト電圧として印加したとき、前記絶縁層と前記半導体基板と前記誘電体部材と前記ダイパッドとを介在して前記検出抵抗を流れるリーク電流を前記検出抵抗で電圧に変換した検出電圧を、オシロスコープで観測して、
前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって、前記検出電圧の波形の振幅が所定値よりも大きい場合、前記半導体装置を良品と判定し、
前記検出電圧の波形において正極性の成分が欠如している場合、前記検出電圧の波形において正極性の成分が欠如しかつ前記検出電圧の波形が歪んだ波形である場合、または前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって前記検出電圧の波形の振幅が所定値よりも小さい場合、前記半導体装置を良品と判定されないことで、
前記半導体装置の耐圧を確保する構造の出来栄えの良否を測定することを特徴とする半導体装置の良否判定方法。 - 請求項1に記載の半導体装置の良否判定方法において、
前記テスト電圧は周波数が前記商用周波数で実効値が1kVであることを特徴とする半導体装置の良否判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019184940A JP7372104B2 (ja) | 2019-10-08 | 2019-10-08 | 半導体装置の良否判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019184940A JP7372104B2 (ja) | 2019-10-08 | 2019-10-08 | 半導体装置の良否判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021060296A JP2021060296A (ja) | 2021-04-15 |
JP7372104B2 true JP7372104B2 (ja) | 2023-10-31 |
Family
ID=75379997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019184940A Active JP7372104B2 (ja) | 2019-10-08 | 2019-10-08 | 半導体装置の良否判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7372104B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004271245A (ja) | 2003-03-06 | 2004-09-30 | Nippon Inter Electronics Corp | 半導体素子の試験方法及びその試験装置 |
WO2010122889A1 (ja) | 2009-04-22 | 2010-10-28 | 三菱電機株式会社 | パワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステム |
JP2011252792A (ja) | 2010-06-02 | 2011-12-15 | Fuji Electric Co Ltd | 試験装置および試験方法 |
JP2016136608A (ja) | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
JP2019102725A (ja) | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | 半導体装置 |
-
2019
- 2019-10-08 JP JP2019184940A patent/JP7372104B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004271245A (ja) | 2003-03-06 | 2004-09-30 | Nippon Inter Electronics Corp | 半導体素子の試験方法及びその試験装置 |
WO2010122889A1 (ja) | 2009-04-22 | 2010-10-28 | 三菱電機株式会社 | パワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステム |
JP2011252792A (ja) | 2010-06-02 | 2011-12-15 | Fuji Electric Co Ltd | 試験装置および試験方法 |
JP2016136608A (ja) | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
JP2019102725A (ja) | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021060296A (ja) | 2021-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541223B2 (ja) | 半導体装置 | |
JP6414520B2 (ja) | 検査システム | |
US10241151B2 (en) | Die crack detector and method therefor | |
KR20110086046A (ko) | 정전 척의 검사방법 및 정전 척 장치 | |
US9726709B2 (en) | Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip | |
EP2492700B1 (en) | Test system and method of testing battery pack | |
JP7372104B2 (ja) | 半導体装置の良否判定方法 | |
WO1999031304A1 (fr) | Dispositif de plaquage et procede de confirmation d'alimentation en courant | |
JP2017003408A (ja) | 太陽電池モジュールのはんだ接合評価装置及び評価方法 | |
JPH1123630A (ja) | 電子部品の抵抗測定装置 | |
JP2015055596A (ja) | 検査装置及び検査方法 | |
JPH0845538A (ja) | 二次電池の絶縁検査装置 | |
US9666509B2 (en) | Semiconductor device | |
JP6672573B2 (ja) | 半導体装置 | |
JPH11142449A (ja) | 電子部品の抵抗測定装置 | |
JP2015169440A (ja) | 電圧測定装置および電圧測定方法 | |
US11430716B2 (en) | Power semiconductor device and power conversion device using the same | |
US7355431B2 (en) | Test arrangement including anisotropic conductive film for testing power module | |
JP2021099226A (ja) | 絶縁監視装置及びそれを有する電源装置 | |
JP2017079254A (ja) | 半導体装置 | |
JP2019102725A (ja) | 半導体装置 | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
JP5626567B2 (ja) | 素子実装基板の組み立て方法 | |
US20220113346A1 (en) | Testing an integrated capacitor | |
JP4876026B2 (ja) | 基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7372104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |