JP6541223B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6541223B2 JP6541223B2 JP2015140326A JP2015140326A JP6541223B2 JP 6541223 B2 JP6541223 B2 JP 6541223B2 JP 2015140326 A JP2015140326 A JP 2015140326A JP 2015140326 A JP2015140326 A JP 2015140326A JP 6541223 B2 JP6541223 B2 JP 6541223B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- row
- electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
Claims (11)
- 入力する電圧を減圧する機能を有する第1のチップと、該第1のチップの出力信号を信号処理する機能を有する第2のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置された複数のリード端子からなる第1のリード列と第2のリード列を構成していることと、
前記第1のリード列のリード端子は、前記第1のチップ上に形成されたチップ電極の中の一部のチップ電極に接続し、該第1のチップの別のチップ電極は、前記第2のチップ上に形成されたチップ電極の中の一部のチップ電極あるいは前記第2のリード列のリード端子に接続し、前記第2のチップの別のチップ電極は前記第2のリード列のリード端子に接続していることと、
前記第1のリード列の各リード端子に前記第2のリード列の各リード端子に印加される電圧より高い電圧が印加可能となるように、該第1のリード列のリード端子間の寸法が前記第2のリード列のリード端子間の寸法より広く設定されていることと、
少なくとも前記第1のリード列のリード端子間に前記封止樹脂が充填されていることを特徴とする半導体装置。 - 入力する電圧を減圧する機能を有する第1のチップと、該第1のチップの出力信号を信号処理する機能を有する第2のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置された複数のリード端子からなる第1のリード列と第2のリード列を構成していることと、
前記第1のチップは抵抗素子を主な構成要素としていることと、
前記第2のチップはオペアンプを主な構成要素としていることと、
前記第1のリード列のリード端子は2つのリード端子で構成され、該第1のリード列のリード端子は、方形の前記第1のチップ上に形成された抵抗チップ電極であって該第1のチップの前記第1のリード列側の一辺側に配置されている2つの抵抗チップ電極にそれぞれ接続し、該抵抗チップ電極より前記一辺側と対向する別の一辺側に配置されている別の抵抗チップ電極は、方形の前記第2のチップ上に形成され前記第1のチップ側の一辺側に配置されているオペアンプチップ電極あるいは前記第2のリード列のリード端子に接続し、別の前記オペアンプチップ電極は、前記第2のリード列のリード端子に接続し、前記第1のリード列のリード端子に印加される電圧を前記第1のチップに形成された抵抗素子により分圧し、前記第2のチップに形成された前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかに出力し、前記第2のチップで信号処理した出力信号を前記第2のリード列のリード端子から出力することと、
前記第1のリード列の2つのリード端子は、該リード端子に印加される電圧に耐える寸法だけ相互に離れて配置されていることと、
少なくとも前記第1のリード列の2つのリード端子間に前記封止樹脂が充填されていることを特徴とする半導体装置。 - 入力する電圧を減圧する機能を有する第1のチップと、該第1のチップの出力信号を信号処理する機能を有する第2のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置された複数のリード端子からなる第1のリード列と第2のリード列を構成していることと、
前記第1のチップは抵抗素子を主な構成要素とし、該抵抗素子は、第1の分圧抵抗列と、第2の分圧抵抗列と、帰還抵抗とを含んでいることと、
前記第2のチップはオペアンプを主な構成要素としていることと、
前記第1のリード列のリード端子は2つのリード端子で構成され、該第1のリード列のリード端子は、方形の前記第1のチップ上に形成された抵抗チップ電極であって該第1のチップの前記第1のリード列側の一辺側に配置されている2つの抵抗チップ電極の一方の抵抗チップ電極に印加される電圧を分圧するための第1の分圧抵抗列と、前記2つの抵抗チップ電極の別の抵抗チップ電極に印加される電圧を分圧するための第2の分圧抵抗列にそれぞれ接続し、該抵抗チップ電極より前記一辺側と対向する別の一辺側に配置されている別の抵抗チップ電極のうち、前記第1の分圧抵抗列の第1の分圧電圧を出力する第1の直列接続点となる抵抗チップ電極と、前記第2の分圧抵抗列の第2の分圧電圧を出力する第2の直列接続点となる抵抗チップ電極とを、方形の前記第2のチップ上に形成された前記第1のチップ側の一辺側に配置されているオペアンプチップ電極のうち、前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかとなるオペアンプチップ電極にそれぞれ接続し、前記第2のチップ上に形成された前記第1のチップ側の一辺側の配置されているオペアンプチップ電極のうち、前記オペアンプの出力端子となるオペアンプチップ電極と前記反転入力端子となるオペアンプチップ電極との間に前記帰還抵抗を接続し、別の前記オペアンプチップの電極は、前記第2のリード列のリード端子に接続し、前記第1のリード列のリード端子に印加される電圧を前記第1の分圧抵抗列あるいは前記第2の分圧抵抗列により分圧し、前記第2のチップに形成された前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかに出力し、前記第2のチップで信号処理した出力信号を前記第2のリード列のリード端子から出力することと、
前記第1のリード列の2つのリード端子は、該リード端子に印加される電圧に耐える寸法だけ相互に離れて配置されていることと、
少なくとも前記第1のリード列の2つのリード端子間に前記封止樹脂が充填されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1のチップ上の前記第2のリード列側の表面に、補助配線が配置されていることと、
前記第2のチップ上に形成された別のチップ電極と前記第2のリード列のリード端子は、前記補助配線を経由して接続していることを特徴とする半導体装置。 - 請求項2または3いずれか記載の半導体装置において、
前記第1のチップ上の前記第2のリード列側の表面に、補助配線が配置されていることと、
前記別のオペアンプチップ電極と前記第2リード列のリード端子は、前記補助配線を経由して接続していることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2のリード列のいずれかのリード端子と前記第1のチップに形成されたチップ電極、あるいは前記第2リード列のいずれかのリード端子と前記第2のチップに形成されたチップ電極は、前記ダイパッド上に搭載された中継チップを経由して接続していることを特徴とする半導体装置。 - 請求項2または3いずれか記載の半導体装置において、
前記第2のリード列のいずれかのリード端子と前記第1のチップの前記別の抵抗チップ電極、あるいは前記第2のリード列のいずれかのリード端子と前記第2のチップの前記別のオペアンプチップ電極は、前記ダイパッド上に搭載された中継チップ経由して接続していることを特徴とする半導体装置。 - 請求項1乃至3いずれか記載の半導体装置において、前記第2のリード列に前記ダイパッドの吊りリードが配置されていることを特徴とする半導体装置。
- 請求項1乃至3いずれか記載の半導体装置において、前記ダイパッドの裏面側は、前記封止樹脂により樹脂封止されていることを特徴とする半導体装置。
- 請求項2または3いずれか記載の半導体装置において、前記第2のリード列のいずれかのリード端子は、前記ダイパッド上に搭載されたESD保護素子を備えた中継チップを経由して前記チップ電極、前記抵抗チップ電極あるいは前記オペアンプチップ電極と接続していることを特徴とする半導体装置
- 請求項2または3いずれか記載の半導体装置において、
前記第2のチップは、前記オペアンプの他に、別のオペアンプを備えていることと、
該別のオペアンプのオペアンプチップ電極は、前記第2のリード列側に配置され、前記第2のリード列に接続していることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/988,450 US9666509B2 (en) | 2015-01-16 | 2016-01-05 | Semiconductor device |
CN201610021994.4A CN105810651B (zh) | 2015-01-16 | 2016-01-13 | 半导体器件 |
DE102016100654.8A DE102016100654A1 (de) | 2015-01-16 | 2016-01-15 | Halbleitervorrichtung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006359 | 2015-01-16 | ||
JP2015006359 | 2015-01-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016136608A JP2016136608A (ja) | 2016-07-28 |
JP6541223B2 true JP6541223B2 (ja) | 2019-07-10 |
Family
ID=56512649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015140326A Active JP6541223B2 (ja) | 2015-01-16 | 2015-07-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6541223B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6923248B2 (ja) * | 2017-03-31 | 2021-08-18 | 新日本無線株式会社 | 半導体装置 |
JP7040719B2 (ja) * | 2017-12-06 | 2022-03-23 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
JP6515425B1 (ja) * | 2018-03-30 | 2019-05-22 | 株式会社ケーヒン | 電圧検出装置 |
JP7090494B2 (ja) * | 2018-07-12 | 2022-06-24 | 株式会社 日立パワーデバイス | 半導体装置および半導体装置の製造方法 |
JP7239094B2 (ja) * | 2019-03-27 | 2023-03-14 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
JP2021048211A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社東海理化電機製作所 | 半導体装置 |
JP7372104B2 (ja) * | 2019-10-08 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | 半導体装置の良否判定方法 |
DE112022000635T5 (de) * | 2021-02-17 | 2023-10-26 | Rohm Co., Ltd. | Halbleiterbauteil |
WO2023085026A1 (ja) * | 2021-11-12 | 2023-05-19 | ローム株式会社 | 半導体装置 |
WO2023090059A1 (ja) * | 2021-11-18 | 2023-05-25 | ローム株式会社 | 半導体装置 |
WO2023153188A1 (ja) * | 2022-02-08 | 2023-08-17 | ローム株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321791A (ja) * | 1997-03-17 | 1998-12-04 | Tokai Rika Co Ltd | オペアンプ装置 |
JP2003100980A (ja) * | 2001-09-27 | 2003-04-04 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
JP4144591B2 (ja) * | 2004-12-03 | 2008-09-03 | 株式会社デンソー | 半導体装置 |
JP5157247B2 (ja) * | 2006-10-30 | 2013-03-06 | 三菱電機株式会社 | 電力半導体装置 |
DE202011100820U1 (de) * | 2011-05-17 | 2011-12-01 | Ixys Semiconductor Gmbh | Leistungshalbleiter |
-
2015
- 2015-07-14 JP JP2015140326A patent/JP6541223B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016136608A (ja) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541223B2 (ja) | 半導体装置 | |
JP5537825B2 (ja) | 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 | |
CN111065931B (zh) | 电流测定装置 | |
JP4820683B2 (ja) | 半導体装置と半導体装置の絶縁破壊防止方法 | |
US7411291B2 (en) | Component with sensitive component structures and method for the production thereof | |
JP6672573B2 (ja) | 半導体装置 | |
JP5250018B2 (ja) | 半導体装置の製造方法 | |
JP7325384B2 (ja) | 半導体装置の製造方法 | |
JP6551842B2 (ja) | 半導体装置 | |
JP7040719B2 (ja) | 半導体装置 | |
US9666509B2 (en) | Semiconductor device | |
JP7239094B2 (ja) | 半導体装置 | |
JP2023042044A (ja) | 半導体装置 | |
US9239353B2 (en) | Testing of integrated circuits with external clearance requirements | |
JP2023013259A (ja) | 半導体装置 | |
JP6923248B2 (ja) | 半導体装置 | |
NL2008231C2 (en) | A led circuit. | |
JP7372104B2 (ja) | 半導体装置の良否判定方法 | |
CN104569543B (zh) | 电压感测系统和方法 | |
CN110320399B (zh) | 电压检测装置 | |
US20230096581A1 (en) | Semiconductor module | |
US11462974B2 (en) | Semiconductor module | |
JPS5850028B2 (ja) | 半導体装置 | |
JPS6343390A (ja) | 混成集積回路用基板 | |
JP6369039B2 (ja) | 接続部材、電子部品及び情報表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6541223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |