JPWO2019234984A1 - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
JPWO2019234984A1
JPWO2019234984A1 JP2020523508A JP2020523508A JPWO2019234984A1 JP WO2019234984 A1 JPWO2019234984 A1 JP WO2019234984A1 JP 2020523508 A JP2020523508 A JP 2020523508A JP 2020523508 A JP2020523508 A JP 2020523508A JP WO2019234984 A1 JPWO2019234984 A1 JP WO2019234984A1
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor device
filling member
surface side
metal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020523508A
Other languages
English (en)
Other versions
JP6999807B2 (ja
Inventor
祥 小杉
祥 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019234984A1 publication Critical patent/JPWO2019234984A1/ja
Application granted granted Critical
Publication of JP6999807B2 publication Critical patent/JP6999807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

充填部材と金属端子との剥離の発生を抑制した半導体装置を得る。表面と裏面とを有し、表面に半導体素子（７）が接合された絶縁基板（６）と、絶縁基板（６）の裏面に接合されたベース板（１）と、絶縁基板（６）を取り囲むケース部材（２）と、上面を有し、絶縁基板（６）を覆い、ベース板（１）とケース部材（２）とで囲まれた領域に充填された充填部材（１０）と、充填部材（１０）内で充填部材（１０）の上面側へ曲がり、一端が絶縁基板（６）の表面と接合し、他端がケース部材（２）の内壁から離間し、充填部材（１０）の上面から露出する板状の金属部材（１１）と、を備えた半導体装置。

Description

この発明は、半導体装置及びこの半導体装置を備えた電力変換装置に関する。
一般的に高電圧や大電流に対応する目的で通電経路を素子の縦方向としたタイプの半導体素子は、パワー半導体素子（たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ダイオードなど）と呼ばれている。
パワー半導体素子が回路基板上に実装され、充填部材によりパッケージングされた半導体装置は、産業機器、自動車、鉄道など、幅広い分野において用いられている。近年、半導体装置を搭載した機器の高性能化に伴い、定格電圧および定格電流の増加、使用温度範囲の拡大（高温化、低温化）といった半導体装置の高性能化への要求が高まってきている。
半導体装置のパッケージ構造としては、ケース型と呼ばれるものが主流である。ケース型の半導体装置には、高電圧印加時の絶縁不良防止の目的で、ケース内に充填部材が充填され、一般的に、半導体装置の充填部材としては、シリコーンゲルに代表される絶縁性のゲル状充填剤またはエポキシ樹脂などの熱硬化性の樹脂が用いられる。
半導体装置の製造時において、硬化前の液状の充填部材を半導体装置のケース内に充填する場合、充填部材が気泡を巻き込む場合がある。充填部材が気泡を巻き込むことで、半導体装置が不具合を発生する可能性がある。このため、充填部材内の気泡を取り除く（脱泡処理）方法として、充填部材が硬化前の液状の状態で、半導体装置を平坦な平面上に配置し低気圧（減圧）環境下に曝す処理を行っている。半導体装置が、低気圧環境下に曝されると充填部材内の気泡が拡大し、気泡は充填部材内を上昇していき、最終的に充填部材の外へ排出される。
従来の半導体装置は、充填部材内に平坦部を有するリードおよびリードとケース等との接触部を有する半導体装置が開示されている（例えば、特許文献１）。
しかしながら、特許文献１に記載の従来の半導体装置においては、脱泡処理時に、半導体装置を平坦な平面上に配置した場合、充填部材内には、リードのように平坦な平面に対して平行な平坦部が存在する。このため、気泡が充填部材内を上昇してもリードの平坦部により、それ以上、上方へ上昇できずに、充填部材内に残留してしまうことがある。この状態で充填部材の硬化処理を行い、硬化後の充填部材内部に気泡が残留していると、残留した気泡を起点としてリードと充填部材との間で剥離が発生する場合があった。
そこで、この課題を解決するための半導体装置として、充填部材内に傾斜したリードおよびリードとケース等との接触部を有する半導体装置が開示されている（例えば、特許文献２）。このように、充填部材内のリードを傾斜させることで、傾斜したリードに沿って、リードの下面側の気泡を充填部材の上部側へ上昇させ、リードの下面の気泡の残留を低減することができる。
特開２００７−３２９３６２号（第４頁、第１図） 特開平９−７４１１５号（第３頁、第１図）
しかしながら、特許文献２に記載の従来の半導体装置においては、脱泡処理時に、半導体装置を平坦な平面上に配置した場合、充填部材内には、傾斜したリードおよびリードとケース等との接触部が存在する。このため、気泡が、傾斜したリードに沿って、充填部材の上部へ上昇し、リードの下面側での気泡の残留は、低減することができる。ところが、リードとケース等との接触部においては、気泡が、それ以上、上方へ上昇できずに充填部材内のリードとケース等との接触部に残留してしまうことがある。この状態で充填部材の硬化処理を行い、硬化後の充填部材内部に気泡が残留していると、残留した気泡を起点として、リードとケース等との接触部でのリードと充填部材との間で剥離が発生する場合があった。
この発明は、上述のような課題を解決するためになされたもので、充填部材内の気泡を低減し、金属部材と充填部材との間での剥離を抑制した半導体装置を得ることを目的としている。
この発明に係る半導体装置は、表面と裏面とを有し、表面に半導体素子が接合された絶縁基板と、絶縁基板の裏面に接合されたベース板と、絶縁基板を取り囲むケース部材と、上面を有し、絶縁基板を覆い、ベース板とケース部材とで囲まれた領域に充填された充填部材と、充填部材内で充填部材の上面側へ曲がり、一端が絶縁基板の表面と接合し、他端がケース部材の内壁から離間し、充填部材の上面から露出する板状の金属部材と、を備えた半導体装置である。
この発明によれば、金属部材を充填部材の上面側へ曲がり、他端がケース部材の内壁から離間して充填部材の上面から露出したので、充填材料内の気泡を低減でき、金属部材と充填部材との剥離を抑制することが可能となる。
この発明の実施の形態１における半導体装置を示す平面構造模式図である。 この発明の実施の形態１における半導体装置を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の他の金属部材を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の他の金属部材を示す断面構造模式図である。 この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態２における半導体装置を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の金属部材を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の他の金属部材を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の他の金属部材を示す断面構造模式図である。 この発明の実施の形態３における半導体装置を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の金属部材を示す平面構造模式図である。 この発明の実施の形態３における半導体装置の他の金属部材を示す平面構造模式図である。 この発明の実施の形態１から３における半導体装置を適用した電力変換システムの構成を示すブロック図である。
はじめに、本発明の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
実施の形態１．
図１は、この発明の実施の形態１における半導体装置を示す平面構造模式図である。図２は、この発明の実施の形態１における半導体装置を示す断面構造模式図である。図１中の一点鎖線ＡＡにおける断面構造模式図が図２である。図において、半導体装置１００は、ベース板１、ケース部材２、絶縁基板６、半導体素子７、接合材８、ボンディングワイヤ９、充填部材１０、金属部材である電極端子１１を備えている。
図１において、ケース部材２は、絶縁基板６を取り囲むようにベース板１の外周部と接合されている。電極端子１１の一部は、外部と電気的な接続を行うために、ケース部材２の上部に配置されている。
図２において、絶縁基板６は、セラミックスなどの絶縁層３と絶縁層３の表面及び裏面に形成された金属層４，５とを備えている。絶縁層３としては、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ：アルミナ）、ジルコニア（Ｚｒ）含有アルミナ、窒化硼素（ＢＮ）を用いることができる。特に、熱伝導性の点からＡｌＮ、Ｓｉ３Ｎ４が好ましく、材料強度の点からＳｉ３Ｎ４がより好ましい。また、絶縁層３としてエポキシ樹脂等を用いてもよい。
絶縁基板６は、放熱性と絶縁性を備えるものであり、上記材料に限らず、セラミックス粉を分散させた樹脂硬化物、またはセラミックス板を埋め込んだ樹脂硬化物のような絶縁層３に金属層４，５を設けたものでもよい。
また、絶縁基板６の絶縁層３がセラミックス粉を分散させた樹脂硬化物である場合、絶縁層３に使用するセラミックス粉としては、ＡｌＯ、ＳｉＯ２、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４などが用いられるが、これに限定されるものではなく、ダイヤモンド、炭化ケイ素（ＳｉＣ），酸化硼素（Ｂ２Ｏ３）などを用いてもよい。さらに、シリコーン樹脂やアクリル樹脂などの樹脂製の粉を用いてもよい。
これらの粉形状としては、球状を用いることが多いが、これに限定されるものではなく、破砕状、粒状、リン片状、凝集体などを用いてもよい。粉体の充填量は、必要な放熱性と絶縁性が得られる量が充填されていればよい。絶縁基板６に用いる樹脂としては、通常、エポキシ樹脂が用いられるが、これらに限定されるものではなく、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂などを用いても良く、絶縁性と接着性を兼ね備えた材料であれば使用可能である。
絶縁層３の両面（表面、裏面）に形成されている金属層４，５は、寸法（大きさ）、厚みがともに同じである金属を用いている。ただし、金属層４，５には、それぞれ電気回路が形成されるため、パターン形状が異なる場合がある。また、金属層４，５の大きさは、絶縁層３よりも小さい。金属層４，５の大きさを絶縁層３よりも小さくすることで、金属層４，５間の沿面距離を拡げて、絶縁性を確保することができる。さらに、金属層５の大きさを絶縁層３よりも小さくすることで、絶縁層３の裏面側に充填部材１０を回り込ませることができる。
金属層４，５としては、電気伝導、熱伝導性に優れた金属、例えば、アルミニウム及びアルミニウム合金（ＡＬＳＩＣなど）、銅及び銅合金（ＣｕＭｏなど）、鉄などを用いることができる。特に、熱伝導、電気伝導の観点から銅を用いるのが好ましい。ただし、これらに限定されるものではなく、必要な放熱特性を有するものであればよい。また、これらを複合した材料を用いてもよい。さらに、銅／インバー／銅などの複合材料を用いてもよい。また、金属層４，５の表面には、ニッケルメッキが行われていてもよいが、これに限定されるものではなく、金や錫メッキを行っても良く、必要な電流と電圧とを半導体素子７に供給できる構造であればよい。
絶縁層３の表面側の金属層４上には、所定の位置に半導体素子７が搭載されている。半導体素子７は、絶縁層３の表面側の金属層４上に、例えば、はんだなどの接合材８を介して電気的に接合されている。また、例えば、半導体素子７としては、大電流を制御するＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子（スイッチング素子）、還流用のダイオードなどが用いられる。
半導体素子７を構成する材料としては、例えば、珪素（Ｓｉ）以外にワイドバンドギャップ半導体であるＳｉＣが適用できる。これらを基板材料として用いたＳｉ半導体素子又はＳｉＣ半導体素子が適用される。また、ワイドバンドギャップ半導体としては、窒化ガリウム（ＧａＮ）系材料又はダイヤモンド（Ｃ）などがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、部品点数を減らせるので、半導体装置の小型化ができるようになる。
絶縁基板６の表面側の金属層４と半導体素子７との接合には、通常、接合材８として、はんだが用いられる。もっとも、接合材８は、はんだに限定されるものではなく、はんだ以外にも、例えば、焼結銀、導電性接着剤、液相拡散材料などが適用できる。焼結銀又は液相拡散材料は、はんだ材料と比較して溶融温度が高く、絶縁基板６の裏面側の金属層５とベース板１との接合時に再溶融することがなく、半導体素子７と絶縁基板６との接合信頼性が向上する。
さらに、焼結銀又は液相拡散材料は、はんだより溶融温度が高いため、半導体装置１００の動作温度の高温化が図れる。焼結銀は、熱伝導性がはんだより良好なため、半導体素子７の放熱性が向上して信頼性が向上する。液相拡散材料は、焼結銀より低荷重で接合できるためプロセス性が良好で、接合荷重による半導体素子７へのダメージの影響が防止できる。
ベース板１は、絶縁基板６の裏面側の金属層５に、はんだなどの接合材８を介して接合されている。ベース板１が半導体装置１００の底板となり、ベース板１の周囲に配置されたケース部材２とベース板１とで囲まれた領域が形成される。ベース板１の材料としては、銅、又はアルミニウムなどが用いられる。また、ベース板１の表面には、ニッケルメッキが行われていてもよいが、これに限定されるものではなく、金や錫メッキを行ってもよい。
絶縁基板６の裏面側の金属層５とベース板１との接合に用いる接合材８としては、例えば、はんだが使用できる。はんだとしては、Ｓｎ−Ｓｂ組成系のはんだ材が接合信頼性の観点で好ましい。絶縁基板６の裏面側の金属層５とベース板１との接合は、絶縁基板６の表面側の金属層４と半導体素子７との接合の場合と同様に、はんだ以外にも焼結銀及び液相拡散材料が適用できる。
ここで、絶縁性の確保を絶縁基板６ではなく、絶縁シートで担うこともできる。この場合、例えば、ベース板１に直接絶縁シートが貼り付けられ、絶縁シートの上に配線パターンを形成した金属層４、半導体素子７の順に、はんだなどにより接合し積層される。
ベース板１は、少なくとも絶縁基板６側となる表面側は平坦な面であり、通常は表面、裏面共に平坦な板である。
ケース部材２は、半導体装置１００の使用温度領域内で熱変形をおこさず、しかも絶縁性を維持することが求められる。このため、ケース部材２には、熱軟化点が高い樹脂材料であることが好ましく、例えば、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂、ＰＢＴ（Ｐｏｌｙｂｕｔｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）樹脂等の軟化点の高い樹脂が使用される。しかしながら、半導体装置１００の使用温度領域内で熱変形せず、絶縁性を有していれば特に限定されるものではない。
ケース部材２とベース板１とは、接着剤（図示せず）を用いて接着されている。接着剤は、ケース部材２の底面とベース板１との間に充填されている。接着剤の材料としては、一般には、シリコーン樹脂、エポキシ樹脂等が用いられ、ケース部材２及びベース板１の少なくとも一方に接着剤を塗布し、ケース部材２とベース板１とを固定した後、熱硬化により接着させている。
電極端子１１は、ケース部材２にインサート成型又はアウトサート成型されており、外部との電流及び電圧の入出力に用いられる。電極端子１１は、一部が充填部材１０内に配置され、充填部材１０の上面側へ向かって曲がって（傾斜して）いる。電極端子１１の一端は、屈曲して絶縁基板６の表面（金属層４）と接合している。電極端子１１の他端は、屈曲して充填部材１０の上面から露出（突出）している。電極端子１１の他端側は、ケース部材２の内壁（側面）から離間して、ケース部材２内に配置される。また、電極端子１１の他端側は、ケース部材２の上部側から、ケース部材２の外部へ突出した構造になっている。
電極端子１１は、接合部１１ａ、脚部１１ｂ，１１ｆ、屈曲部１１ｃ，１１ｅ、傾斜部（曲部）１１ｄおよび端子部１１ｇを備えている。電極端子１１の接合部１１ａは、絶縁基板６の表面側の金属層４の所定の位置に接合されている。電極端子１１の端子部１１ｇは、外部との電気的な接続部である。電極端子１１の傾斜部１１ｄは、電極端子１１の曲がった部分であり、充填部材１０内に配置され、充填部材１０の上面側へ直線形状として（直線的に）曲がっている。電極端子１１の接合部１１ａ側から電極端子１１の端子部１１ｇ側へ向かって、充填部材１０の上面側へ傾斜している。言い換えると、電極端子１１は、一端から他端へ向かうほど充填部材１０の上面との距離が近くなるように曲がって（傾斜して）いる。また、電極端子１１の傾斜部１１ｄは、一端側の屈曲部１１ｃと他端側の屈曲部１１ｅとを連続して直接接続している。
電極端子１１の屈曲部１１ｃ，１１ｅは、電極端子１１の傾斜部１１ｄの両端（両側）に形成されている。言い換えると、電極端子１１の傾斜部１１ｄは、一端側の屈曲部１１ｃと他端側の屈曲部１１ｅとの間に形成されている。また、電極端子１１の屈曲部１１ｃ，１１ｅは、充填部材１０内に配置されている。電極端子１１の一端側である一方の屈曲部１１ｃ（第１屈曲部）は、脚部１１ｂ（第１脚部）を介して接合部１１ａと接続している。電極端子１１の他端側である他方の屈曲部１１ｅ（第２屈曲部）は、脚部１１ｆ（第２脚部）を介して端子部１１ｇと接続している。それぞれの屈曲部１１ｃ，１１ｅは、それぞれの脚部１１ｂ，１１ｆがケース部材２の内壁面に対して、平行になるように傾斜部１１ｄと接合部１１ａまたは端子部１１ｇとを接続している。ここで、屈曲部１１ｃ，１１ｅが、ケース部材２の内壁面に対して平行になるように配置するとは、それぞれの屈曲部１１ｃ，１１ｅと傾斜部１１ｄとの接続部位において、後述する充填部材１０内部に発生した気泡が、この接続部位に留まらずに移動できる範囲の平行度をいう。また、電極端子１１の脚部１１ｆは、ケース部材２の内壁（側面）から離間して（隙間を有して）配置される。このように、電極端子１１の脚部１１ｆが、ケース部材２の内壁と離間して配置されることで、半導体装置１００の製造時に、充填部材１０内で発生し、充填部材１０の上面へ上昇する気泡が、電極端子１１の下面側で残留（滞留）することなく、充填部材１０の外部へ排出することができる。このため、充填部材１０内の気泡を低減することができる。
上述のように、電極端子１１としては、充填部材１０の内部において２箇所以上で屈曲していることが望ましい。電極端子１１が、２箇所以上で屈曲していることで、充填部材１０の内部において、ベース板１の表面に対して曲がった面（平行でない面）が得られるので、充填部材１０内部の気泡は最終的に充填部材１０の外に抜ける（排出する）ことができる。また、電極端子１１の一部を屈曲させることで、電極端子１１と他の部材との間隔を確保することができ、例えば、半導体装置１００の製造時に、電極端子１１の下部側における絶縁基板６と電極端子１１との間の充填部材１０の充填性を向上することができる。
電極端子１１は、板状の形状である。電極端子１１としては、例えば、厚み０.５ｍｍの銅板をエッチング、金型打ち抜きなどで所定の形状に加工したものが使用できる。また、電極端子１１の傾斜部１１ｄは、曲げ加工やプレスなど型にはめて成型することができ、必要な曲がり（傾斜し）を形成できる方法であれば特に限定されない。電極端子１１の材料としては、例えば、アルミニウム、アルミニウム合金又は銅合金等の板状部材も使用することができる。
ボンディングワイヤ９は、金属層４間又は半導体素子７と電極端子１１とを電気的に接続している。ボンディングワイヤ９は、例えば、ワイヤ径０．１〜０．５ｍｍのアルミニウム合金製又は銅合金製の線材である。また、ボンディングワイヤ９は、半導体素子７の電流密度などにより、必要な太さ（大きさ）のものを使用し、必要な本数を設けることができる。なお、ここでは、ボンディングワイヤ９を用いて接続しているが、リボン（板状部材）を用いて接続してもよい。また、ボンディングワイヤ９と被接合部とを接合する方法又は構造としては、銅や錫などの金属片を溶融させる溶融金属接合、超音波接合等を用いることができるが、必要な電流と電圧とを半導体素子７に供給できる方法・構造であれば特に限定されない。
充填部材１０は、半導体装置１００の内部における絶縁性を確保する目的で、ケース部材２とベース板１とで囲まれる領域内に充填されている。充填部材１０は、絶縁層３、金属層４，５、半導体素子７、ボンディングワイヤ９及び電極端子１１の一部を封止する。充填部材１０は、シリコーンゲルのようなシリコーン生成物が用いられるが、これに限定されるものではなく、アルミナ、シリカなどの熱伝導性に優れた無機フィラーを添加した樹脂でもよい。また、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の所望の絶縁性、耐熱性、接着性を兼ね備えた材料であればよい。
充填部材１０の脱泡処理時に、半導体装置１００を平坦な平面上へ配置せず、斜面上に配置した場合、充填部材１０中の気泡は、斜面の上方へ移動するが、硬化処理前（未硬化）の充填部材１０の粘度が低いと脱泡処理中にケース部材２の内部から外部へ充填部材１０が漏れる可能性がある。また、充填部材１０の粘度が高いとケース部材２の内部から外部へ漏れないが、部材間等の狭ギャップ領域に充填できず、充填部材１０としての役割を果たせない。このため、充填部材１０としては、材料が限定され選択の自由度が損なわれてしまう。しかしながら、本実施の形態１においては、充填部材１０の脱泡処理は、半導体装置１００を平面上に配置して行われる。この場合の充填部材１０の粘度（粘性）としては、半導体装置１００を平坦な平面上に配置したので、上述のような充填部材１０の粘度の制約がなく、絶縁性、耐熱性、接着性を兼ね備えるように自由に選択することができる。
蓋材（図示せず）は、必要に応じて用いられ、ケース部材２の上部側（ベース板１と接する反対側）に配置されている。蓋材によって、半導体装置の内部と外部とを分離し、粉じん等が半導体装置の内部に侵入することを防いでいる。蓋材は、接着剤（図示せず）またはネジ（図示せず）でケース部材２に固定されている。
次に、本実施の形態１における電極端子１１の機能及び効果について図２を参照して説明する。
図２において、電極端子１１は、充填部材１０の内部で、充填部材１０の上面側へ曲がっている。電極端子１１の曲がった部分は、傾斜部１１ｄである。構造面から、電極端子１１の傾斜部１１ｄは、電極端子１１の一端と電極端子１１の他端とを結ぶ方向の断面において、充填部材１０の上面側へ曲がっている。言い換えると、電極端子１１の傾斜部１１ｄは、接合部１１ａと端子部１１ｇとを結ぶ方向の断面において、充填部材１０の上面側へ曲がっている。電気的特性面から、電極端子１１の傾斜部１１ｄは、電極端子１１に流れる電流の向きと同じ方向（平行な方向）の断面において、充填部材１０の上面側へ傾斜している。すなわち、電極端子１１の傾斜部１１ｄは、一端から他端へ向かうに伴い、充填部材１０の上面側へ曲がり（傾斜し）した構造である。例えば、図２においては、電極端子１１の傾斜部１１ｄは、金属層４上からケース部材２へ向かうに伴い絶縁基板６の表面との距離が離れ、充填部材１１の上面との距離が近くなる傾斜となっている。ここで、電極端子１１において、電流は、電極端子１１の接合部１１ａと端子部１１ｇとの間を流れる。
半導体装置１００の製造工程において、ベース板１とケース部材２とで囲まれた領域内に、所定の粘度を有する充填部材１０を充填する。このとき、ベース板１とケース部材２とで囲まれた領域内には、ベース板１の表面に接合材８を用いて絶縁基板６の裏面の金属層５と接合された絶縁基板６が配置される。絶縁基板６の表面側の金属層４には、接合材８を用いて半導体素子７が所定の位置に接合されている。また、複数の金属層４および半導体素子７は、ボンディングワイヤ９を用いて電気的に接続されている。さらに、金属層４の所定の位置には、電極端子１１が接合されている。
次に、充填部材１０の内部に残留している気泡を充填部材１０内から除去（排出）するために、充填部材１０が充填された半導体装置１００の脱泡処理を行う。通常、脱泡処理は、半導体装置１００を脱泡処理装置内に、充填部材１０の上面が平坦になるように平面上に配置し、脱泡処理装置内を減圧状態とすることで処理が行われる。
脱泡処理後、充填部材１０を硬化するために硬化処理を行い、必要に応じて蓋材を用いてケース部材２の上部側に蓋材を配置することで、半導体装置１００が完成する。
上述の脱泡処理工程において、充填部材１０の内部の電極端子１１が充填部材１０の上面側へ傾斜した形状でない（電極端子１１が平坦部を有している）場合、充填部材１０内の電極端子１１よりも下側で発生した気泡が、浮力等により、充填部材１０の上面側へ上昇し、電極端子１１の平坦部の下面側に残留する可能性が高くなる。気泡が、電極端子１１の平坦部の下面側に残留した状態で、半導体装置１００を動作すると、半導体装置１００自体あるいは電極端子１１の温度が上昇し、周辺温度の上昇に伴い気泡が拡大する。
このため、気泡が残留している電極端子１１の平坦部の下面側の近傍では、電極端子１１と充填部材１０との間で剥離が発生する。また、気泡が拡大し、剥離が伸展すると、例えば、電極端子１１と絶縁基板６の金属層５との間あるいは電極端子１１とベース板１との間で絶縁破壊が発生し、半導体装置１００の信頼性が劣化する。さらに、半導体装置１００の絶縁破壊は、発生しないものの、気泡の拡大により半導体装置１００の外観不良が発生する場合も考えられる。また、電極端子１１が、ケース部材２の内壁に接した形状を有する場合、電極端子１１とケース部材２の内壁との接触部において気泡が充填部材１０内で残留することが考えられる。この場合でも、電極端子１１とケース部材２との接触部において、電極端子１１と充填部材１０との間で剥離が発生する。その結果、半導体装置１００の信頼性が劣化する。
しかしながら、本実施の形態１においては、電極端子１１の傾斜部１１ｄを、充填部材１０の上面側へ曲がった形状としたので、充填部材１０中で発生した気泡が電極端子１１の下部で留まることが無く、電極端子１１の傾斜部１１ｄに沿って充填部材１０の上面側へ向かって移動（上昇）することができる。このため、気泡は、充填部材１０の上面から外部へ抜けることができ、気泡の残留による電極端子１１と充填部材１０との界面における剥離の発生を抑制できる。その結果、半導体装置１００の絶縁不良や外観不良を防ぐことができる。
また、電極端子１１の傾斜部１１ｄの屈曲部１１ｅから連続して形成された脚部１１ｆは、ケース部材２の内壁から離間して配置されているので、電極端子１１の傾斜部１１ｄに沿って上昇してきた気泡が、ケース部材２の内壁近傍の充填部材１０内部で残留することがなく、充填部材１０の上面側へ上昇することができる。このため、気泡は、充填部材１０の上面から外部へ抜けることができ、気泡の残留による電極端子１１と充填部材１０との界面における剥離の発生を抑制できる。その結果、半導体装置１００の絶縁不良や外観不良を防ぐことができる。
図３は、この発明の実施の形態１における半導体装置の他の金属部材を示す断面構造模式図である。図４は、この発明の実施の形態１における半導体装置の他の金属部材を示す断面構造模式図である。図において、電極端子１１は、接合部１１ａ、脚部１１ｂ，１１ｆ、屈曲部１１ｃ，１１ｅ、傾斜部１１ｄおよび端子部１１ｇを備えている。
電極端子１１の傾斜部１１ｄとしては、気泡が移動できるように、充填部材１０の上面側へ直線状（的）に曲がっていればよい。好ましくは、電極端子１１の傾斜部１１ｄは、絶縁基板６の表面に対して、５度以上９０度以下の角度である。また、電極端子１１の傾斜部１１ｄとしては、直線状な平面に限定されるものではなく、気泡が電極端子１１の下面側に残留せず、電極端子１１の傾斜部１１ｄに沿って充填部材１０の上面側へ移動できれば、図３に示すような傾斜面が連続する形状、傾斜した階段状の形状（多段形状）でもよい。
さらに、図４に示すような電極端子１１の下面側に凸状（絶縁基板６の表面側に凸状）の曲率を持った（湾曲した）形状でもよい。また、電極端子１１の下面側に気泡が残留せず、電極端子１１の形状に沿って充填部材１０の上面側へ移動できる範囲内であれば、図４とは逆に、電極端子１１の上面側に凸状の曲率を持った（湾曲した）形状でもよい。
さらに、電極端子１１の傾斜部１１ｄの傾斜の角度は一定である必要はない。例えば、複数の角度を有する傾斜部の組み合わせであってもよく、複数の曲率を有していてもよく、電極端子の上面または下面に凸状の曲率を持った形状を組み合わせてもよく、充填部材１０内部で発生した気泡が傾斜部１１ｄに沿って、充填部材１０の上方側へ移動することができればよい。
図５は、この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。図において、半導体装置２００は、ベース板１、ケース部材２、絶縁基板６、半導体素子７、接合材８、ボンディングワイヤ９、充填部材１０、金属部材である電極端子１１を備えている。図５においては、２本（枚）の電極端子１１が上下に平行に配置され、平行平板として利用されているときを示している。上側と下側の電極端子１１の対応する部分は、同じ部位であるが、便宜上、下側の電極端子１１に符号を付している。
図５に示すように、半導体装置２００においては、電気的な設計のため、２本（枚）の電極端子１１が平行に配置される場合がある。このような電極端子構造とすることで、半導体装置を大型化することなく、１本の電極端子１１に流れる電流量（電流密度）を同じ場合でも、電極端子１１を流れる電流量を増加することができる。あるいは、電極端子１１に流れる電流量が同じ場合、１本の電極端子１１の電流密度を低減することができる。このような構成とすることで、半導体装置の動作時における発熱を抑制することができる。
このような構造とした場合においても、電極端子１１の傾斜部１１ｄが充填部材１０の上面側へ曲がっているので、平行平板状態を維持できるだけでなく、電極端子１１の傾斜部１１ｄに沿って電極端子１１の下面側の気泡が上昇することができ、電極端子１１の下面側に気泡が残留しない半導体装置を作製することができる。なお、電極端子１１の端子部１１ｇをベース板１の外周部のケース部材２の上部側に設けているが、電極端子１１の端子部１１ｇを絶縁基板６の中央部上に形成した場合でも、同様の効果を得ることができる。言い換えると、電極端子１１の端子部１１ｇ（他端）を電極端子１１の接合部１１ａ（一端）よりもケース部材２側に設けた場合と、電極端子１１の接合部１１ａ（一端）を電極端子１１の端子部１１ｇ（他端）よりもケース部材２側に設けた場合とで、同様の効果を得ることができる。
以上のように構成された半導体装置１００，２００においては、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ向かって曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離が抑制され、絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。
さらに、電極端子１１は、電極端子１１の一端と電極端子１１の他端とを結ぶ方向の断面において、充填部材１０の上面側へ曲がった形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。この結果、充填部材１０と電極端子１１との剥離の抑制により絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。
また、電極端子１１は、電極端子１１の電流が流れる方向に対して平行な方向の断面を充填部材１０の上面方向へ曲がった形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。この結果、充填部材１０と電極端子１１との剥離の抑制により絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。
さらに、電極端子１１が上下に配置され、平行平板形状としたので、半導体装置１００を大型化することなく、１本の電極端子１１に流れる電流量が同じ場合、電極端子１１を流れる電流量を増加することができる。あるいは、電極端子１１に流れる電流量が同じ場合、１本の電極端子１１の電流密度を低減することができる。このような構成とすることで、半導体装置の動作時における発熱を抑制することができる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ向かって曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０の材料の選択の自由度が拡がる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた電極端子１１の充填部材１０内における曲がり方が、電極端子１１の一端と電極端子１１の他端とを結ぶ方向を横切る方向の断面において、充填部材１０の上面側へ傾斜した点が異なる。このように、電極端子１１の一端と電極端子１１の他端とを結ぶ方向を横切る方向の断面において、充填部材１０の上面側へ曲がったので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。その結果、半導体装置３００の絶縁不良を抑制でき、半導体装置３００の信頼性を向上させることができる。また、気泡が移動する電極端子１１の傾斜部１１ｄの曲がった面（斜面）の距離を短くできるので、短時間で気泡を電極端子１１の下部から移動することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図６は、この発明の実施の形態２における半導体装置を示す断面構造模式図である。図において、半導体装置３００は、ベース板１、ケース部材２、絶縁基板６、半導体素子７、接合材８、ボンディングワイヤ９、充填部材１０、金属部材である電極端子１１を備えている。また、電極端子１１は、接合部１１ａ、脚部１１ｂ，１１ｆ、屈曲部１１ｃ，１１ｅ、傾斜部１１ｄおよび端子部１１ｇを備えている。
図７は、この発明の実施の形態２における半導体装置の金属部材を示す断面構造模式図である。図８は、この発明の実施の形態２における半導体装置の他の金属部材を示す断面構造模式図である。図９は、この発明の実施の形態２における半導体装置の他の金属部材を示す断面構造模式図である。
図６において、電極端子１１は、充填部材１０の内部で、充填部材１０の上面側へ曲がっている。電極端子１１の曲がった部分は、傾斜部１１ｄである。構造面から、電極端子１１は、電極端子１１の一端と電極端子１１の他端とを結ぶ方向を横切る（垂直）方向の断面において、充填部材１０の上面側へ曲がっている。言い換えると、電極端子１１の接合部１１ａと電極端子１１の端子部１１ｇとを結ぶ方向を横切る方向の断面において、充填部材１０の上面側へ曲がっている。電気的特性面から、電極端子１１に流れる電流の向きを横切る方向の断面において、充填部材１０の上面側へ曲がっている。
図７においては、電極端子１１の傾斜部１１ｄは、電極端子１１に流れる電流の向きを横切る方向の断面が一方向に曲がった（傾いた）直線状の形状である。図８においては、電極端子１１の傾斜部１１ｄは、電極端子１１に流れる電流の向きを横切る方向の断面が、電極端子１１の下面側に凸状で一箇所に屈曲点を有するＶ字形状である。図９においては、電極端子１１の傾斜部１１ｄは、電極端子１１に流れる電流の向きを横切る方向の断面が、電極端子１１の下面側に凸状である曲線で構成されたＵ字形状である。
電極端子１１は、板状の形状である。電極端子１１としては、例えば、厚み０.５ｍｍの銅板をエッチング、金型打ち抜きなどで所定の形状に加工したものが使用できる。電極端子１１は、電極端子１１に流れる電流の向きを横切る方向の断面において、充填部材１０の上面側へ曲がった形状を有している。具体的には、例えば、図５においては、電極端子１１の傾斜部１１ｄが、電極端子１１に流れる電流の向きを横切る方向（垂直方向）に見たとき、充填部材１０の上面側へ曲がった形状になっており、電極端子１１の下に発生した気泡が曲がった面（斜面）に沿って上昇することができる。また、実施の形態１のような電極端子１１に電流の向きと同じ方向よりも電流の向きを横切る方向のほうが斜面の距離が短い場合が多く、電極端子１１の下面側の気泡を早く電極端子１１の下面側から充填部材１０の外部に排出することができる。
電極端子１１の傾斜部１１ｄは、板材を曲げ加工やプレス加工によって形成することを想定しており、電極板の上下面は平行であることを特徴としている。また、実施の形態１に示したように、電極端子１１を平行平板状に配置してもよい。
このような構造とした場合においても、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。
以上のように構成された半導体装置３００においては、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離が抑制され、絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。
さらに、電極端子１１は、電極端子１１の一端と電極端子１１の他端とを結ぶ方向を横切る方向の断面において、充填部材１０の上面側へ曲がった形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。また、充填部材１０と電極端子１１との剥離の抑制により、絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。さらに、気泡の移動距離が短くでき、短時間で電極端子１１の下面側から気泡を除去できる。
また、電極端子１１は、電極端子１１の電流が流れる方向に対して横切る方向の断面を充填部材１０の上面方向へ曲がった形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。さらに、充填部材１０と電極端子１１との剥離の抑制により、絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。また、気泡の移動距離が短くでき、短時間で電極端子１１の下面側から気泡を除去できる。
さらに、２枚の電極端子１１が上下に配置され、平行平板形状としたので、１本の電極端子１１に流れる電流量が同じ場合、半導体装置３００を大型化することなく、電極端子１１を流れる電流量を増加することができる。あるいは、電極端子１１に流れる電流量が同じ場合、１本の電極端子１１の電流密度を低減することができる。このような構成とすることで、半導体装置の動作時における発熱を抑制することができる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ向かって曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０の材料の選択の自由度が拡がる。
実施の形態３．
本実施の形態３においては、実施の形態１で用いた電極端子１１の平面視において、電極端子１１を貫通する貫通穴１１ｈを設けた点が異なる。このように、電極端子１１に平面視において、金属部材１１を貫通する貫通穴１１ｈを形成したので、電極端子１１の下面側の気泡が電極端子１１の傾斜部１１ｄに沿って上昇する途中で貫通穴１１ｈを通って電極端子１１の上方に抜けることができるため、より早く充填部材１０内の気泡が充填部材１０の外に排出することができる。その結果、半導体装置４００の絶縁不良を抑制でき、半導体装置４００の信頼性を向上させることができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図１０は、この発明の実施の形態３における半導体装置を示す断面構造模式図である。図１１は、この発明の実施の形態３における半導体装置の金属部材を示す平面構造模式図である。図１２は、この発明の実施の形態３における半導体装置の他の金属部材を示す平面構造模式図である。
図１０において、半導体装置４００は、ベース板１、ケース部材２、絶縁基板６、半導体素子７、接合材８、ボンディングワイヤ９、充填部材１０、金属部材である電極端子１１を備えている。
図１０において、電極端子１１は、接合部１１ａ、脚部１１ｂ，１１ｆ、屈曲部１１ｃ，１１ｅ、傾斜部１１ｄおよび端子部１１ｇを備えている。電極端子１１は、板状の形状である。電極端子１１としては、例えば、厚み０.５ｍｍの銅板をエッチング、金型打ち抜きなどで所定の形状に加工したものが使用できる。
電極端子１１の傾斜部１１ｄには、貫通穴１１ｈが設けられている。図１１においては、電極端子１１の貫通穴１１ｈの形状は円形である。図１２においては、電極端子１１の貫通穴１１ｈの形状は、スリット形状である。電極端子１１の貫通穴１１ｈの形状は、これらに限定すされるものではなく、四角形など多角形でもよい。また、貫通穴１１ｈの大きさは大きいほど、また、貫通穴１１ｈの個数は多いほど気泡が貫通穴１１ｈを通って電極端子１１の上方へ抜けていくことが容易となる。電極端子１１の貫通穴１１ｈの大きさや個数は、電極端子１１が半導体装置の使用おける電気的な性能が満たされていれば特に限定されない。
図１１，１２において、電極端子１１における電流密度が同じになるように、貫通穴１１ｈの大きさに合わせて、傾斜部１１ｄの電流の流れる方向を横切る向きで、傾斜部１１ｄの寸法を変更してもよい。つまり、平面視において、傾斜部１１ｄの貫通穴１１ｈのある部分の幅は、貫通穴１１ｈのない部分よりも幅が広くなる。これにより傾斜部１１ｄにおける電流密度が均一とすることができる。
本実施の形態３では、図１０，１１に示すように、電極端子１１を半導体装置の上方から見たとき（平面視）において、電極端子１１の傾斜部１１ｄを貫通する貫通穴１１ｈを有した形状となっている。電極端子１１に貫通穴１１ｈを設けたことで、電極端子１１の下面側の気泡が電極端子１１の傾斜部１１ｄに沿って充填部材１０内を上昇する途中で貫通穴１１ｈを通って電極端子１１の上方（上面側）に抜けることができるため、より早く充填部材１０内の気泡を充填部材１０の外に排出することができる。
また、電極端子１１の下面には、気泡を貫通穴１１ｈに導きやすくするために、貫通穴１１ｈと接続された溝（誘導溝、ガイド）を設けてもよい。さらに、貫通穴１１ｈの周辺の気泡を貫通穴１１ｈに導きやすくするために、貫通穴１１ｈの周辺を面取りしてもよい。また、実施の形態１に記載のように、電極端子１１を平行平板状に配置してもよい。この場合、貫通穴１１ｈの配置としては、上下の電極端子１１に対して、直線上に配置してもよく、上下の電極端子１１に対して、交互に配置してもよい。なお、本実施の形態３では、電極端子１１
このような構造とした場合においても、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。また、電極端子１１に貫通穴１１ｈを設けたので、気泡の斜面の移動距離を短くでき、短時間で電極端子１１の下面側から気泡を除去できる。このため、気泡除去のための脱泡処理を短時間で行うことができる。
以上のように構成された半導体装置４００においては、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離を抑制できる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０内の電極端子１１の下面側に気泡が残留せず、充填部材１０と電極端子１１との剥離が抑制され、絶縁特性を改善でき、半導体装置の信頼性を向上させることができる。
さらに、２枚の電極端子１１が上下に配置され、平行平板形状としたので、半導体装置４００を大型化することなく、１本の電極端子１１に流れる電流量が同じ場合、電極端子１１を流れる電流量を増加することができる。あるいは、電極端子１１に流れる電流量が同じ場合、１本の電極端子１１の電流密度を低減することができる。このような構成とすることで、半導体装置の動作時における発熱を抑制することができる。
また、電極端子１１は、充填部材１０内に配置され、充填部材１０の上面側へ曲がり、電極端子１１の他端は、ケース部材２の内壁から離間し、充填部材１０の上面から露出した形状としたので、充填部材１０の材料の選択の自由度が拡がる。
さらに、電極端子１１には、平面視において、電極端子１１を貫通する貫通穴１１ｈを設けたので、充填部材１０の上面側へ傾斜した電極端子１１の一端側から他端側まで気泡が移動することなく、貫通穴１１ｈの位置から電極端子１１の上面側へ抜けることができるので、気泡の移動距離が短くなり短時間で脱泡処理を行うことができる。
実施の形態４．
本実施の形態４は、上述した実施の形態１から３にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。
図１３は、この発明の実施の形態４における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１３に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００を備えている。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータなどで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１３に示すように、電源１０００から入力される直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、半導体装置２００２に内蔵された半導体素子７であるスイッチング素子と還流ダイオードとを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された６つの還流ダイオードとから構成することができる。主変換回路２００１は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態１から３のいずれかに相当する半導体装置２００２によって構成される。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えている。駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のように構成された本実施の形態４に係る電力変換装置においては、主変換回路２００１の半導体装置２００２として実施の形態１から３にかかる半導体装置を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータなどに本発明を適用することもできる。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。
特に、半導体素子７として、ＳｉＣを用いた場合、電力半導体素子はその特徴を生かすために、Ｓｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載する半導体装置においては、より高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
１ ベース板、２ ケース部材、３ 絶縁層、４，５ 金属層、６ 絶縁基板、７ 半導体素子、８ 接合材、９ ボンディングワイヤ、１０ 充填部材、１１ 電極端子、１１ａ 接合部、１１ｂ，１１ｆ 脚部、１１ｃ，１１ｅ 屈曲部、１１ｄ 傾斜部、１１ｇ 端子部、１１ｈ 貫通穴、１００，２００，３００，４００，２００２ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。
この発明によれば、金属部材を充填部材の上面側へ曲がり、他端がケース部材の内壁から離間して充填部材の上面から露出したので、充填部材内の気泡を低減でき、金属部材と充填部材との剥離を抑制することが可能となる。
電極端子１１は、板状の形状である。電極端子１１としては、例えば、厚み０.５ｍｍの銅板をエッチング、金型打ち抜きなどで所定の形状に加工したものが使用できる。電極端子１１は、電極端子１１に流れる電流の向きを横切る方向の断面において、充填部材１０の上面側へ曲がった形状を有している。具体的には、例えば、図７においては、電極端子１１の傾斜部１１ｄが、電極端子１１に流れる電流の向きを横切る方向（垂直方向）に見たとき、充填部材１０の上面側へ曲がった形状になっており、電極端子１１の下に発生した気泡が曲がった面（斜面）に沿って上昇することができる。また、実施の形態１のような電極端子１１に電流の向きと同じ方向よりも電流の向きを横切る方向のほうが斜面の距離が短い場合が多く、電極端子１１の下面側の気泡を早く電極端子１１の下面側から充填部材１０の外部に排出することができる。
また、電極端子１１の下面には、気泡を貫通穴１１ｈに導きやすくするために、貫通穴１１ｈと接続された溝（誘導溝、ガイド）を設けてもよい。さらに、貫通穴１１ｈの周辺の気泡を貫通穴１１ｈに導きやすくするために、貫通穴１１ｈの周辺を面取りしてもよい。また、実施の形態１に記載のように、電極端子１１を平行平板状に配置してもよい。この場合、貫通穴１１ｈの配置としては、上下の電極端子１１に対して、直線上に配置してもよく、上下の電極端子１１に対して、交互に配置してもよい。

Claims (14)

  1. 表面と裏面とを有し、前記表面に半導体素子が接合された絶縁基板と、
    前記絶縁基板の前記裏面に接合されたベース板と、
    前記絶縁基板を取り囲むケース部材と、
    上面を有し、前記絶縁基板を覆い、前記ベース板と前記ケース部材とで囲まれた領域に充填された充填部材と、
    前記充填部材内で前記充填部材の前記上面側へ曲がり、一端が前記絶縁基板の前記表面と接合し、他端が前記ケース部材の内壁から離間し、前記充填部材の前記上面から露出する板状の金属部材と、
    を備えた半導体装置。
  2. 前記金属部材は、前記一端と前記他端とを結ぶ方向の断面において、前記充填部材の前記上面側へ曲がる請求項１に記載の半導体装置。
  3. 前記金属部材は、前記一端と前記他端とを結ぶ方向を横切る方向の断面において、前記充填部材の前記上面側へ曲がる請求項１に記載の半導体装置。
  4. 前記金属部材は、前記金属部材に流れる電流の向きと同じ方向の断面において、前記充填部材の前記上面側へ曲がる請求項１に記載の半導体装置。
  5. 前記金属部材は、前記金属部材に流れる電流の向きを横切る方向の断面において、前記充填部材の前記上面側へ曲がる請求項１に記載の半導体装置。
  6. 前記金属部材は、前記一端から前記他端へ向かうほど前記充填部材の前記上面との距離が近くなる請求項２または請求項４に記載の半導体装置。
  7. 前記金属部材の断面形状は、直線状、階段状または前記金属部材の上面側若しくは下面側に凸状の湾曲状で、前記充填部材の前記上面側へ曲がる請求項２から請求項６のいずれか１項に記載の半導体装置。
  8. 前記金属部材の断面形状は、前記金属部材の下面側に凸状であるＶ字状またはＵ字状で、前記充填部材の前記上面側へ曲がる請求項３または請求項５に記載の半導体装置。
  9. 前記金属部材は、前記一端から前記他端までの間に互いに平行である部位を有する請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 前記金属部材の前記一端には、屈曲して前記絶縁基板の前記表面と接合する接合部を有し、前記金属部材の前記他端には、屈曲して外部と接続する端子部を有する請求項１から請求項９のいずれか１項に記載の半導体装置。
  11. 前記金属部材は、前記一端の屈曲した部分と前記他端の屈曲した部分とを接続する傾斜部を有する請求項１０に記載の半導体装置。
  12. 前記金属部材は、平面視において、前記金属部材を貫通する貫通穴を有する請求項１から請求項１１のいずれか１項に記載の半導体装置。
  13. 前記金属部材は、前記他端が、前記一端よりも前記ケース部材側である、または、前記一端が、前記他端よりも前記ケース部材側である請求項１から請求項１２のいずれか１項に記載の半導体装置。
  14. 請求項１から請求項１３のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2020523508A 2018-06-06 2019-02-19 半導体装置及び電力変換装置 Active JP6999807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018108846 2018-06-06
JP2018108846 2018-06-06
PCT/JP2019/006103 WO2019234984A1 (ja) 2018-06-06 2019-02-19 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2019234984A1 true JPWO2019234984A1 (ja) 2021-05-13
JP6999807B2 JP6999807B2 (ja) 2022-01-19

Family

ID=68769339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020523508A Active JP6999807B2 (ja) 2018-06-06 2019-02-19 半導体装置及び電力変換装置

Country Status (5)

Country Link
US (1) US11699666B2 (ja)
JP (1) JP6999807B2 (ja)
CN (1) CN112204729A (ja)
DE (1) DE112019002851T5 (ja)
WO (1) WO2019234984A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662550U (ja) * 1993-02-12 1994-09-02 日本インター株式会社 複合半導体装置
JP2003077945A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2011044628A (ja) * 2009-08-24 2011-03-03 Honda Motor Co Ltd 電子装置、および、電子装置の製造方法
JP2017022157A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
JP2018067611A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
JP3270807B2 (ja) 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
JP4525636B2 (ja) 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2010122889A1 (ja) * 2009-04-22 2012-10-25 三菱電機株式会社 パワーモジュールおよびその絶縁劣化検知方法
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
CN104054173B (zh) * 2012-01-25 2017-06-30 三菱电机株式会社 功率用半导体装置
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
WO2018141813A1 (en) * 2017-02-03 2018-08-09 Abb Schweiz Ag Power semiconductor module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662550U (ja) * 1993-02-12 1994-09-02 日本インター株式会社 複合半導体装置
JP2003077945A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2011044628A (ja) * 2009-08-24 2011-03-03 Honda Motor Co Ltd 電子装置、および、電子装置の製造方法
JP2017022157A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
JP2018067611A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN112204729A (zh) 2021-01-08
WO2019234984A1 (ja) 2019-12-12
US20210118815A1 (en) 2021-04-22
JP6999807B2 (ja) 2022-01-19
DE112019002851T5 (de) 2021-03-04
US11699666B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP6366857B2 (ja) 電力用半導体装置
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
JP6680414B1 (ja) 半導体装置及び電力変換装置
JP6680419B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6851559B1 (ja) 半導体装置および電力変換装置
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150