JPWO2019087327A1 - 半導体装置及びその製造方法、並びに自動車 - Google Patents

半導体装置及びその製造方法、並びに自動車 Download PDF

Info

Publication number
JPWO2019087327A1
JPWO2019087327A1 JP2019550071A JP2019550071A JPWO2019087327A1 JP WO2019087327 A1 JPWO2019087327 A1 JP WO2019087327A1 JP 2019550071 A JP2019550071 A JP 2019550071A JP 2019550071 A JP2019550071 A JP 2019550071A JP WO2019087327 A1 JPWO2019087327 A1 JP WO2019087327A1
Authority
JP
Japan
Prior art keywords
frame
case
screw
semiconductor device
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019550071A
Other languages
English (en)
Other versions
JP6765548B2 (ja
Inventor
洋輔 中田
洋輔 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019087327A1 publication Critical patent/JPWO2019087327A1/ja
Application granted granted Critical
Publication of JP6765548B2 publication Critical patent/JP6765548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、インダクタンスの低減化を図った外部接続用のフレームを有する半導体装置の構造を提供することを目的とする。そして、半導体装置におけるネジ（４）は、ヘッド部（４２）がケース（２）のフレーム載置台（２ｔ）に設けられたケース溝部（Ｇ２）内に埋め込まれ、ケース（２）によってヘッド部（４２）の側面及び表面が被覆される結果、ネジ４がケース２に固定される。ネジ部（４１）はヘッド部（４２）の上方に配置されるフレーム露出部（３１）のフレーム貫通孔（３２）を貫通し、ベース板（１）と反対側の上方に向けて突出して露出する態様で設けられる。

Description

この発明は、ＩＧＢＴやＭＯＳＦＥＴ、ダイオードなどの電力用半導体装置に採用され、半導体チップ表面を外部リード用のフレームで接続し電流を取り出す半導体装置及びその製造方法並びに上記半導体装置を構成要素として含む自動車に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ、ダイオードなどの電力用半導体装置を構成する際、半導体チップの表面を外部リード用のフレームで接続し、外部に電流を取り出す半導体装置である、外部接続用フレーム付き半導体装置が採用される場合がある。
上述した外部接続用フレーム付き半導体装置において、パッケージ配線インダクタンスを低減することが望まれている。特に、インダクタンスの影響で発振し易いＳｉＣを構成材料とした半導体素子を内部に有する外部接続用フレーム付き半導体装置において、パッケージ配線インダクタンスを低減させ、高周波動作における電圧発振を改善することが望まれている。
外部接続用フレーム付き半導体装置として、ナットをケース内の端子台に内包し、フレームの一部でケース外に露出したフレーム露出部によってナットに蓋をする構成が、例えば、特許文献１に開示されている。
国際公開第２０１５／４６４１６号（図７〜図９）
特許文献１で開示の技術は、ネジを上方、ナットを下方に配置したネジ及びナットによるネジ止め処理により、外部接続用フレーム付き半導体装置のフレームと外部端子とを接続しているが、ネジとナットとの摩擦力および軸力を稼ぐために、ナットは厚みを薄くすることが難しい。特に、自動車用途の半導体装置においては、耐振動性が求められるため、締付けトルクを下げることが難しい。さらには、ケースに内包された端子台のネジ部収容空間において下方に延在するネジ部の呼びを確保した上で、ベース板との絶縁を取るための空間を設ける必要があるため、ナットはベース板からさらに離して形成する必要があった。
特許文献１で開示したような外部接続用フレーム付き半導体装置では、ナットを厚く形成し、さらに、ネジ部の呼びの分の絶縁を確保しながらベース板から離してネジ及びナットを配置するため、ナット上に配置される外部端子接続用のフレームのフレーム露出部は必然的にベース板から遠ざけて配置されることになる。
このため、フレームの形成長、すなわち、配線長が長くなりインダクタンスが増える、ベース板に発生する渦電流によるインダクタンスの低減効果が薄くなる等の背反現象が生じるため、従来の外部接続用フレーム付き半導体装置のインダクタンスが大きくなってしまう問題点があった。
本発明では、上記のような問題点を解決し、インダクタンスの低減化を図った外部接続用フレーム付きの半導体装置を提供することを目的とする。
この発明に係る第１の態様の半導体装置は、ベース板と、前記ベース板上に設けられる絶縁基板と、前記絶縁基板上に設けられる回路パターンと、前記回路パターン上に設けられる半導体素子と、前記半導体素子上に設けられ、前記半導体素子に電気的に接続されるフレームと、収容領域内における前記絶縁基板、前記回路パターン、前記半導体素子、及び前記フレームを取り囲んで前記ベース板上に設けられ、絶縁性を有するケースとを備え、前記フレームは、前記収容領域内に設けられるフレーム本体部と、前記フレーム本体部から前記収容領域外に延在して前記ケース上に露出した状態で設けられるフレーム露出部とを含み、前記フレーム露出部はフレーム貫通孔を有し、ヘッド部が前記ケースによって被覆され、ネジ部が前記フレーム貫通孔の前記フレーム貫通孔を貫通し、前記ベース板と反対側に向けて突出する態様で設けられるネジをさらに備えることを特徴する。
この発明に係る第２の態様の半導体装置は、ベース板と、前記ベース板上に設けられる絶縁基板と、前記絶縁基板上に設けられる第１及び第２の回路パターンと、前記第１の回路パターン上に設けられる半導体素子と、前記半導体素子及び前記第２の回路パターン上に設けられ、前記半導体素子及び前記第２の回路パターンに電気的に接続されるフレームと、収容領域内における前記絶縁基板、前記第１及び第２の回路パターン、前記半導体素子、並びに前記フレームを取り囲んで前記ベース板上に設けられるケースとを備え、前記フレームは、前記収容領域内に設けられるフレーム本体部と、前記フレーム本体部から前記収容領域外に延在して前記ケース上に露出した状態で設けられるフレーム露出部と、前記フレーム露出部からさらに延在し、先端部分が屈曲されて前記フレーム露出部の延在方向と反対方向に延びるフレーム曲げ部とを含み、前記フレーム露出部はフレーム貫通孔を有し、前記フレーム曲げ部が前記第２の回路パターンと接続され、ヘッド部が前記ケースによって被覆され、ネジ部が前記フレーム貫通孔を貫通し、前記ベース板と反対側に向けて突出する態様で設けられるネジをさらに備え、前記ネジは前記ヘッド部の表面の下方から前記フレーム曲げ部によって支持されることを特徴とする。
この発明における第１の態様の半導体装置におけるネジは、ネジ部がフレーム貫通孔を貫通し、ベース板と反対側に向けて突出する態様で設けられているため、ネジ部に外部端子の貫通孔を貫通させた後、ナットで締め付けるネジ止め処理により、ケース外において外部端子とフレームとの電気的接続を図ることができる。
この際、ネジに関し、ベース板とフレームのフレーム露出部との間に介在されるのは、ネジのヘッド部のみに抑えることができる分、フレームの形成長、すなわち、半導体装置の配線長を短くすることができるため、半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
この発明における第２の態様の半導体装置におけるネジは、ネジ部がフレーム貫通孔を貫通し、ベース板と反対側に向けて突出する態様で設けられているため、ネジ部に外部端子の貫通孔を貫通させた後、ナットで締め付けてネジ止めすることにより、ケース外において外部端子とフレームとの電気的接続を図ることができる。
この際、ネジ及びフレームに関し、ベース板とフレームのフレーム露出部３１との間に介在されるのは、ネジのヘッド部とフレーム曲げ部のみに抑えることができるため、フレームの形成長、すなわち、半導体装置の配線長を短くすることができる。その結果、半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
加えて、ネジはヘッド部の表面の下方に設けられるフレーム曲げ部によって支持されるため、ネジの仮固定用のナットを用いない比較的簡易な方法でケースにネジに取り付けることができる。
さらに、フレーム曲げ部が第２の回路パターンに接続されることにより、フレームで発生した熱を第２の回路パターン及び絶縁基板を介してベース板に放熱することができるため、半導体装置の高電流密度化及び高耐熱化を図ることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
この発明の実施の形態１である半導体装置の断面構造を模式的に示す断面図である。 実施の形態１の半導体装置の平面構造を模式的に示す平面図である。 この発明の実施の形態２である半導体装置の断面構造を模式的に示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 この発明の実施の形態３である半導体装置の断面構造を模式的に示す断面図である。 実施の形態３の半導体装置の製造方法を示す断面図である。 実施の形態３の半導体装置の製造方法を示す断面図である。 実施の形態３の半導体装置の製造方法を示す断面図である。 実施の形態１〜実施の形態３の半導体装置を用いた自動車の応用例を模式的に示す説明図である。
＜実施の形態１＞
（構成）
図１は、この発明の実施の形態１である半導体装置の断面構造を模式的に示す断面図である。図２は実施の形態１の半導体装置の平面構造を模式的に示す平面図であり、図２のＡ−Ａ断面が図１となる。図１及び図２にはそれぞれＸＹＺ直交座標系が示されている。なお、図２において、説明の都合上、後述する樹脂被覆部７の図示を省略している。
これらの図に示すように、ベース板１上に絶縁基板１０が設けられ、絶縁基板１０上に回路パターンである配線パターン１１が設けられる。
配線パターン１１上に２つの半導体素子５が互いに独立して設けられ、２つの半導体素子５はそれぞれはんだ６１によって配線パターン１１に接合される結果、２つの半導体素子５と配線パターン１１とは電気的に接続される。
そして、２つの半導体素子５上に外部リード用のフレーム３が設けられ、２つの半導体素子５はそれぞれはんだ６２によってフレーム３のフレーム本体部３０に接合される結果、フレーム３と２つの半導体素子５とは互いに電気的に接続される。
樹脂性のケース２は、収容領域Ｒ２を取り囲むようにベース板１上に設けられる。この収容領域Ｒ２内に絶縁基板１０、配線パターン１１、２つの半導体素子５、フレーム３のフレーム本体部３０を含む半導体装置の基本構造が収容される。
収容領域Ｒ２内において、絶縁基板１０、配線パターン１１、２つの半導体素子５、はんだ６１、６２、及びフレーム３のフレーム本体部３０を樹脂等の封止材により被覆して樹脂被覆部７が設けられる。このように樹脂被覆部７は収容領域Ｒ２内の上記基本構造を封止材によって被覆する収容領域被覆部として機能する。
フレーム３は収容領域Ｒ２内に設けられる上述したフレーム本体部３０と、フレーム本体部３０から収容領域Ｒ２外に＋Ｘ方向に沿って延在してケース２外のフレーム載置台２ｔ上に露出した状態で設けられるフレーム露出部３１とを含み、このフレーム露出部３１はフレーム貫通孔３２を有している。
さらに、収容領域Ｒ２外のケース２のフレーム載置台２ｔに、上方に位置するネジ部４１及び下方に位置するヘッド部４２を有するネジ４が設けられる。ネジ４は、ヘッド部４２がケース２のフレーム載置台２ｔに設けられたケース溝部Ｇ２内に埋め込まれ、ケース２によってヘッド部４２の側面及び下方（−Ｚ方向）の表面が被覆される結果、ネジ４がケース２に固定される。
一方、ネジ部４１はフレーム載置台２ｔによって被覆されることなく露出している。すなわち、ネジ部４１はヘッド部４２の上方に配置されるフレーム露出部３１のフレーム貫通孔３２を貫通し、ベース板１と反対側の上方（＋Ｚ方向）に向けて突出して露出する態様で設けられる。
さらに、ネジ４のヘッド部４２は、ヘッド部４２とベース板１との間にケース２の一部が存在する態様で、ケース２のフレーム載置台２ｔのケース溝部Ｇ２内に埋め込まれる。すなわち、ケース２のフレーム載置台２ｔにヘッド部４２が内包される形で、ネジ４がケース２に固定されている。
ケース２は、例えばＰＰＳ樹脂からなり絶縁性を有し、フレーム３は銅からなり導電性を有する。回路パターンである配線パターン１１は、例えば銅やアルミからなり導電性を有し、アルミを用いる場合には表面をニッケル等でめっきすることで、半導体素子５とのはんだ６２によるはんだ接合性を確保している。
ベース板１は、例えば銅やアルミからなり導電性を有し、絶縁基板１０はアルミナや窒化ケイ素、窒化アルミなどからなり絶縁性を有している。
図２に示すように、ネジ４において、ヘッド部４２はＸＹ平面で平面視してフレーム露出部３１に完全重複し。ネジ部４１はＸＹ平面で平面視してフレーム貫通孔３２に合致している。
そして、ヘッド部４２は平面視して長方形状を呈し、フレーム露出部３１のフレーム本体部３０から延在方向であるフレーム長方向（Ｘ方向）が短辺となり、上記フレーム長方向と直交するフレーム幅方向（Ｙ方向）が長辺となるように配置される。このように、フレーム露出部３１は平面視して長方形のヘッド部４２を全て覆うようにケース２のフレーム載置台２ｔ上に設けられる。なお、図２に示すように、ヘッド部４２の角部に丸みを設けても良い。
図２に示すように、ケース２は平面視して長方形状を呈しており、ケース２の長辺方向がフレーム露出部３１の上記フレーム長方向であるＸ方向に一致し、ケース２の短辺方向がフレーム露出部３１の上記フレーム幅方向であるＹ方向に一致するように、フレーム露出部３１がケース２のフレーム載置台２ｔ上に設けられる。
（製造方法）
以下、図１及び図２を参照して、実施の形態１の半導体装置の製造方法について説明する。
まず、ベース板１上において、絶縁基板１０、配線パターン１１及び２つの半導体素子５を一体化して基本構造を得る準備工程を実行する。なお、準備工程において、２つの半導体素子５と配線パターン１１とがはんだ６１を介して接合される。
次に、図示しない金型にフレーム３及びネジ４を固定し、ケース形成用の樹脂を上記金型に注入することにより、ヘッド部４２の周囲が樹脂で覆われるように、フレーム３及びネジ４と一体形成したケース２の製造工程を実行する。なお、上記準備工程とケース２の製造工程の製造順序は逆でも良い。
その後、ケース２のベース板１への固定工程を実行し、さらに、半導体素子５とフレーム３とのはんだ６２による接合工程を実行する。
ベース板１に固定後のケース２は、絶縁基板１０、配線パターン１１、及び２つの半導体素子からなる上記基本構造とフレーム３のフレーム本体部３０とを収容している収容領域Ｒ２を取り囲む。
半導体素子５は、例えば、炭素を主とした化合物であるシリコンカーバイト（ＳｉＣ）を主要構成材料として、ＭＯＳＦＥＴやショットキーバリアダイオード等が含んで構成される。半導体素子５の表面と裏面には、はんだ接合用電極（図示せず）が設けられ、はんだ６２を介してフレーム３と電気的に接続し、さらに、はんだ６１を介して配線パターン１１と電気的に接続する。上述したはんだ接合用金属膜は、ニッケルを含む材料で構成され、例えば、湿式めっき法や、スパッタもしくは蒸着などの気相堆積法で半導体素子５に形成することができる。
ケース２のベース板１への固定工程は、ケース２の底面をベース板１の表面上に配置し、例えば、シリコーン接着剤などで接着することにより行われる。ケース２をベース板１へ固定すると、絶縁基板１０、配線パターン１１、２つの半導体素子及びフレーム３のフレーム本体部３０を収容している収容領域Ｒ２がケース２によって取り囲まれる。
最後に、樹脂等の封止材を用いてケース２の収容領域Ｒ２内における上記基本構造及びフレーム３のフレーム本体部３０を被覆する、収容領域被覆部である樹脂被覆部７を形成する樹脂被覆工程を実行して、実施の形態１の半導体装置を完成する。
樹脂被覆工程によって、ケース２とベース板１に囲まれた収容領域Ｒ２の内部に封止材を注入して樹脂被覆部７を形成することにより、外部との絶縁性や耐湿性を確保する。封止材は、例えば２液混合系のエポキシ樹脂からなり、注入後に加熱する熱処理を実行することにより、硬化させて樹脂被覆部７を形成することができる。
実施の形態１の半導体装置の完成後、図示しないが、中央に貫通孔が設けられたバスバー等の外部端子にネジ４の上方（＋Ｚ方向）に露出したネジ部４１を通したのち、図示しないナットで固定することで、実施の形態１の半導体装置はフレーム３に電気的に接続された外部端子を介して外部のコンデンサモジュールや外部出力等に接続することができる。
（効果等）
実施の形態１の半導体装置におけるネジ４は、上方にネジ部４１、下方にヘッド部４２を有する態様で、ネジ部４１がフレーム貫通孔３２を貫通し、ベース板１と反対側に向けて＋Ｚ方向に突出する態様で設けられているため、ネジ部４１に外部端子の貫通孔を貫通させた後、ナットで締め付けるネジ止め処理により、ケース２外において外部端子とフレーム３との電気的接続を図ることができる。
この際、ネジ４に関し、ベース板１とフレーム３のフレーム露出部３１との間に介在されるのは、ヘッド部４２のみに抑えることができ、フレーム３の形成長、すなわち、半導体装置の配線長を短くすることができるため、実施の形態１の半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
以下、フレーム３の形成長を短くできる点について詳述する。フレーム３とネジ４を一体で形成することにより、外部端子の取付用のナット及び当該ナットの収容領域であるナットボックスをケース２内に設ける必要性をなくすことができ、フレーム露出部３１の形成高さを極力低く、ベース板１に近づけて設計することができる。
このため、フレーム３の形成長が短くなりインダクタンスを低減でき、また、ベース板１に発生する渦電流によるインダクタンスのキャンセル効果をより効果的に得ることができるようになり、実施の形態１の半導体装置のインダクタンスがさらに低減される。
さらに、実施の形態１の半導体装置は、ヘッド部４２は平面視して長方形を呈し、フレーム露出部３１のフレーム本体部３０から延在方向であるフレーム長方向（Ｘ方向）が短辺となり、上記フレーム長方向と直交するフレーム幅方向（Ｙ方向）が長辺となるように配置される、ヘッド部形状配置特徴を有している。
実施の形態１の半導体装置は上記ヘッド部形状配置特徴を有することにより、フレーム露出部３１のフレーム長方向の長さを可能な範囲で短く、フレーム露出部３１のフレーム幅方向の長さを可能な範囲で長く設定することにより、フレーム３全体の形成長を短くして、実施の形態１の半導体装置のインダクタンスのさらなる低減化を図ることができる。以下、この効果について詳述する。
ネジ４は上記ヘッド部形状配置特徴を有しているため、ヘッド部４２を平面視して覆うフレーム露出部３１のフレーム長方向の長さを極力短くすることができる。一方、外部リード用のフレーム３のフレーム露出部３１と外部電極として機能する外部端子との接触抵抗の低減を図るため、フレーム露出部３１はある程度の面積が必要になる。
しかしながら、半導体素子５から遠ざかる方向（＋Ｘ方向）にフレーム３のフレーム露出部３１を延ばすとインダクタンスが増加するため、フレーム幅方向（Ｙ方向）の長さを延ばす方が望ましい。
したがって、ヘッド部４２が長方形で、長辺をフレーム幅方向と平行なＹ方向となるように配置すると、インダクタンスを増加させることなく、外部端子とフレーム３との接触抵抗を低減することができる。
ヘッド部４２を回転させてネジ止めする半導体装置の場合、ネジ止め工具との噛み合わせを簡単にするために、正六角形などの平面形状のネジヘッド部が望ましいが、実施の形態１の半導体装置はヘッド部４２を回転させる必要がなく、ネジ止めの際にヘッド部４２が空転しないことさえ考慮すればよく、ネジ止め工具の取り扱い性を考慮する必要がなくなるため、平面視長方形のヘッド部４２を支障無く用いることができる。
加えて、フレーム露出部３１においてフレーム幅方向の長さを十分長くすることにより、ナットを用いたネジ止めによって外部電極として機能するバスバー等の外部端子とフレームとの間が電気的に接続される際、平面視して長方形状のヘッド部とナットとによって、比較的広い面積でフレーム露出部３１を挟むことができる。このため、実施の形態１の半導体装置は、ネジ止めの際の外部端子とフレーム露出部３１との間の接触抵抗の低減化を図りながら、高い振動特性を図ることができる。
さらに、実施の形態１では、ネジ４のヘッド部４２は、ヘッド部４２とベース板１との間にケース２の一部が樹脂性の絶縁領域として存在する態様で、ケース２のケース溝部Ｇ２内に埋め込まれている。
したがって、実施の形態１の半導体装置は、外部端子に接続され、強電部となるフレーム露出部３１とベース板１との間をケース２の一部である絶縁領域によって確実に絶縁することができる。
加えて、ネジ４のヘッド部４２はケース２のケース溝部Ｇ２内に埋め込まれるため、ネジ４のヘッド部４２はケース２にて安定性良く固定することができる。
さらに、実施の形態１の半導体装置は、ＳｉＣ等の炭素を主とする化合物を主要構成材料とする半導体素子５を用いることにより、半導体素子５の電流密度の向上を図ることができる。
ＳｉＣ等の炭素を主とする化合物を用いた半導体装置では、配線インダクタンスの影響で、電圧の発振が発生し易い特性を有するが、実施の形態１の半導体装置は、インダクタンスを極力小さくしているため、ＳｉＣ等の炭素を主とする化合物を用いた半導体装置をさらに高周波で動作させ、動作時の損失を低減することができる。以下、この点を詳述する。
ＳｉＣ等の炭素を主とする化合物半導体を主要構成材料とした半導体素子は、ユニポーラデバイスとして構成されることが多いため、スイッチング損失を抑えることができ、高周波で使用することに適している。
高周波で使用する際、スイッチング損失をさらに低減するためには、スイッチング時の電流変化であるｄｉ／ｄｔを極力高くした方がよいが、インダクタンスが大きいと発振する課題がある。実施の形態１の半導体装置は、上述したようにインダクタンスを極力小さくした半導体装置であるため、ｄｉ／ｄｔを上げて半導体装置を動作させることができ、動作時の損失を低減することができる。
＜実施の形態２＞
（構成）
図３は、この発明の実施の形態２である半導体装置の断面構造を模式的に示す断面図である。図３にはＸＹＺ直交座標系が示されている。
なお、実施の形態２の半導体装置の平面構造は、図２で示した実施の形態１の構造と同様であり、図２のＡ−Ａ断面が図３となる。
以下、図３を参照して、実施の形態１の半導体装置と異なる点を中心に説明する。なお、図１及び図２で示した実施の形態１と同一構成部分は同一符号を付して説明を適宜省略する。
図３に示すように、実施の形態２の半導体装置は、ネジ４のヘッド部４２は表面（−Ｚ方側の面）が露出する態様でケース２Ｂのケース貫通部Ｋ２内で被覆され、さらに、ネジ４のヘッド部４２の表面は、収容領域被覆部である樹脂被覆部７Ｂによって被覆されていることを特徴としている。
すなわち、実施の形態２の半導体装置は、図３に示すように、ネジ４のヘッド部４２は、側面が樹脂性のケース２Ｂに包囲されており、−Ｚ方向側の表面上はケース２Ｂによって覆われておらず、樹脂被覆部７Ｂによって被覆されている。したがって、ネジ４はヘッド部４２の表面の下方に設けられる樹脂被覆部７Ｂによって支持される。なお、ケース２Ｂの構成材料は実施の形態１のケース２と同様であり、樹脂被覆部７Ｂの構成材料は実施の形態１の樹脂被覆部７と同様である。
（製造方法）
図４〜図８は、実施の形態２の半導体装置の製造方法を示す断面図である。図４〜図８にはそれぞれＸＹＺ直交座標系が示されている。以下、図４〜図８を参照して、実施の形態２の半導体装置の製造方法について説明する。
まず、実施の形態１と同様、ベース板１上において、絶縁基板１０、配線パターン１１及び２つの半導体素子５を一体化して基本構造を得る準備工程を実行する。
次に、図示しない金型にフレーム３を固定し、ケース形成用の樹脂を上記金型に注入することにより、図４に示すように、フレーム３と一体形成したケース２Ｂの製造工程を実行する。なお、上記準備工程とケース２Ｂの製造工程の製造順序は逆でも良い。
図４に示すように、ケース２Ｂにはネジ４を挿入するケース貫通部Ｋ２が設けられており、ケース貫通部Ｋ２はフレーム貫通孔３２と繋がっている。
次に、図５に示すように、ネジ４のネジ部４１をケース貫通部Ｋ２側から挿入し、フレーム貫通孔３２を貫通させることにより、ネジ４のヘッド部４２をケース２Ｂのケース貫通部Ｋ２に収容し、かつ、フレーム貫通孔３２からネジ部４１を上方に露出させ、露出したヘッド部４２をナット１４で締結するネジ止め処理を行い、ケース２Ｂとネジ４との仮固定工程を実行する。
その後、図６に示すように、実施の形態１と同様、ケース２Ｂのベース板１への固定工程を実行し、さらに、半導体素子５とフレーム３とのはんだ６２による接合工程を実行する。
ベース板１に固定後のケース２Ｂは、絶縁基板１０、配線パターン１１、及び２つの半導体素子からなる上記基本構造とフレーム３のフレーム本体部３０とを収容している収容領域Ｒ２を取り囲む。
続いて、図７に示すように、樹脂等の封止材を用いてケース２Ｂの収容領域Ｒ２内における上記基本構造及びフレーム本体部３０を被覆し、かつ、ヘッド部４２の−Ｚ方向側の表面を被覆するように樹脂被覆部７Ｂを形成する樹脂被覆工程を実行する。
最後に、熱処理などにより、樹脂被覆部７Ｂの封止材を硬化させた後、図８に示すように、ナット１４をネジ４のネジ部４１から外し、上記仮固定の開放工程を実行して、実施の形態２の半導体装置を完成する。
（効果等）
実施の形態２の半導体装置におけるネジ４は、実施の形態１と同様、ネジ部４１がフレーム貫通孔３２を貫通し、ベース板１と反対側に向けて＋Ｚ方向に突出する態様で設けられているため、実施の形態２の半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
さらに、実施の形態２の半導体装置のネジ４は、実施の形態１と同様、上記ヘッド部形状配置特徴を有しているため、インダクタンスのさらなる低減化を図り、かつ、ネジ止めの際の外部端子とフレーム露出部３１との間の接触抵抗の低減化を図りながら、高い振動特性を図ることができる。
加えて、実施の形態２では、ネジ４のヘッド部４２は表面が露出する態様でケース２Ｂによって被覆され、さらに、ネジ４のヘッド部４２の表面は、収容領域被覆部である樹脂被覆部７Ｂによって被覆されている。
したがって、実施の形態２の半導体装置は、外部端子に接続され、強電部となるフレーム露出部３１とベース板１との間を、ヘッド部４２の表面を被覆する樹脂被覆部７Ｂの一部である樹脂性の絶縁領域によって確実に絶縁することができる。
さらに、実施の形態２の半導体装置は、実施の形態１と同様、ＳｉＣ等の炭素を主とする化合物を主要構成材料とする半導体素子５を用いることにより、半導体素子５の電流密度の向上を図ることができる。
加えて、実施の形態２の半導体装置の製造方法によれば、ネジ４をケース２Ｂの形成時に一体化する必要がないため、比較的簡単な方法でケース２Ｂを形成することができ、製造コストを抑えることができる効果を奏する。
加えて、図５〜図８で示した一連の工程である、ケース２Ｂとネジ４との仮固定工程、半導体素子５とフレーム３との接合工程、樹脂被覆工程及び上記仮固定の開放工程による比較的簡単な方法を経て、ヘッド部４２の表面をさらに被覆した収容領域被覆部である樹脂被覆部７Ｂを形成することにより、ネジ４とベース板１との絶縁性を確保することができる。
そして、ネジ４のヘッド部４２の表面下に形成される樹脂被覆部７Ｂの存在により、ネジ４がケース２Ｂに安定性良く固定することができる。
＜実施の形態３＞
（構成）
図９は、この発明の実施の形態３である半導体装置の断面構造を模式的に示す断面図である。図９にはＸＹＺ直交座標系が示されている。
なお、実施の形態３の半導体装置の平面構造は、図２で示した実施の形態１の構造と同様であり、図２のＡ−Ａ断面が図９となる。
図９に示すように、ベース板１上に絶縁基板１０が設けられ、絶縁基板１０上に第１の回路パターンである配線パターン１１に加え、第２の回路パターンである配線パターン１２が設けられる。
配線パターン１１上に２つの半導体素子５が互いに独立して設けられ、２つの半導体素子５はそれぞれはんだ６１によって配線パターン１１に接合される結果、２つの半導体素子５と配線パターン１１とは電気的に接続される。
そして、２つの半導体素子５上にフレーム３Ｃが設けられ、２つの半導体素子５はそれぞれはんだ６２によってフレーム３Ｃのフレーム本体部３０に接合される結果、フレーム３Ｃと２つの半導体素子５とは互いに電気的に接続される。
樹脂ケースであるケース２Ｃは、収容領域Ｒ２Ｃを取り囲むようにベース板１上に設けられる。この収容領域Ｒ２Ｃ内に絶縁基板１０、２つの配線パターン１１，１２、２つの半導体素子５、フレーム３Ｃのフレーム本体部３０及び後述するフレーム３Ｃのフレーム曲げ部３３が収容される。
フレーム３Ｃは収容領域Ｒ２Ｃ内に設けられる上述したフレーム本体部３０と、フレーム本体部３０から＋Ｘ方向に延在して収容領域Ｒ２Ｃ外に露出してケース２Ｃのフレーム載置台２ｔ上に設けられるフレーム露出部３１とを含んでいる。フレーム３Ｃは、フレーム露出部３１からさらに延在し、下方に屈曲されケース２Ｃの貫通孔２ｈを貫通した後、さらに屈曲されてフレーム露出部３１の延在方向と反対方向である−Ｘ方向に延びるフレーム曲げ部３３をさらに含んでいる。フレーム露出部３１はフレーム貫通孔３２を有している。
フレーム３Ｃのフレーム曲げ部３３は、はんだ６３によって配線パターン１２に接合される結果、フレーム曲げ部３３と配線パターン１２とは電気的に接続される。
収容領域Ｒ２Ｃ内において、絶縁基板１０、２つの配線パターン１１，１２、２つの半導体素子５、はんだ６１〜６３、フレーム３Ｃのフレーム本体部３０及びフレーム曲げ部３３を樹脂等の封止材により被覆して樹脂被覆部７Ｃが設けられる。
さらに、収容領域Ｒ２Ｃ外のケース２Ｃのフレーム載置台２ｔに、上方に位置するネジ部４１及び下方に位置するヘッド部４２を有するネジ４が設けられる。ネジ４は、ヘッド部４２がケース２Ｃのフレーム載置台２ｔに設けられたケース貫通部Ｋ２内に収容され、ケース２Ｃによって側面が被覆される。
一方、ネジ部４１はフレーム載置台２ｔによって被覆されることなく露出している。すなわち、ネジ部４１はヘッド部４２の上方に配置されるフレーム露出部３１のフレーム貫通孔３２を貫通し、ベース板１と反対側の上方（＋Ｚ方向）に向けて突出して露出する態様で設けられる。
そして、ネジ４は、ヘッド部４２の表面の下方に形成されるフレーム曲げ部３３によって支持されている。なお、フレーム３Ｃの構成材料は実施の形態１のフレーム３と同様であり、ケース２Ｃの構成材料は実施の形態１のケース２と同様であり、樹脂被覆部７Ｃの構成材料は実施の形態１の樹脂被覆部７と同様である。
（製造方法）
図１０〜図１２は、実施の形態３の半導体装置の製造方法を示す断面図である。図１０〜図１２にはそれぞれＸＹＺ直交座標系が示されている。以下、図１０〜図１２を参照して、実施の形態３の半導体装置の製造方法について説明する。
まず、実施の形態１と同様、ベース板１上において、絶縁基板１０、配線パターン１１及び２つの半導体素子５を一体化して基本構造を得る準備工程を実行する。なお、準備工程において、２つの半導体素子５と配線パターン１１とがはんだ６１を介して接合される。
次に、図示しない金型にフレーム３Ｃを固定し、ケース形成用の樹脂を上記金型に注入することにより、図１０に示すように、フレーム３Ｃと一体形成したケース２Ｃの製造工程を実行する。なお、上記準備工程とケース２Ｃの製造工程の製造順序は逆でも良い。
図１０に示すように、ケース２Ｃにはネジ４のネジ部４１を挿入し、かつヘッド部４２を収容するためのケース貫通部Ｋ２が設けられており、ケース貫通部Ｋ２はフレーム貫通孔３２と繋がっている。さらに、フレーム曲げ部３３がケース２Ｃに別途設けられた貫通孔２ｈを介して下方（−Ｚ方向）に突出している。すなわち、ケース２Ｃの製造工程完了直後において、フレーム曲げ部３３はケース２Ｃの貫通孔２ｈに略垂直に延びた状態となっている。
次に、図１１に示すように、ネジ４のネジ部４１をケース貫通部Ｋ２側から挿入してフレーム貫通孔３２を貫通させることにより、ネジ４のヘッド部４２をケース２Ｃのケース貫通部Ｋ２に収容し、かつ、フレーム貫通孔３２からネジ部４１を上方に露出させて、ケース２Ｃとネジ４との仮配置工程を実行する。
その後、図１２に示すように、フレーム曲げ部３３を折り曲げ、フレーム曲げ部３３の先端領域がヘッド部４２の表面下になるようにして、先端領域が−Ｘ方向に延びるフレーム曲げ部３３の支持によってネジ４をケース２Ｃに固定するネジ固定処理を実行する。
そして、実施の形態１と同様、ケース２Ｃのベース板１への固定工程を実行し、さらに、半導体素子５とフレーム３Ｃとのはんだ６２による接合工程、及びフレーム曲げ部３３と配線パターン１２とのはんだ６３による接合工程を実行する。
最後に、樹脂等の封止材を用いてケース２Ｃの収容領域Ｒ２Ｃ内における上記基本構造並びにフレーム３のフレーム露出部３１及びフレーム曲げ部３３を被覆する樹脂被覆部７Ｃを形成する樹脂被覆工程を実行して、図９に示す構造の半導体装置を完成する。
（効果等）
実施の形態３の半導体装置におけるネジ４は、実施の形態１及び実施の形態２と同様、ネジ部４１がフレーム貫通孔３２を貫通し、ベース板１と反対側に向けて＋Ｚ方向に突出する態様で設けられているため、実施の形態３の半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
加えて、実施の形態３の半導体装置におけるネジ４は、ネジ部４１がフレーム貫通孔３２を貫通し、ベース板１と反対側に向けて突出する態様で設けられているため、ネジ部４１に外部端子の貫通孔を貫通させた後、ナットで締め付けてネジ止めすることにより、ケース２Ｃ外において外部端子とフレーム３Ｃとの電気的接続を図ることができる。
この際、ネジ４及びフレーム３Ｃに関し、ベース板１とフレーム３Ｃのフレーム露出部３１との間に介在されるのは、ネジ４のヘッド部４２とフレーム曲げ部３３のみに抑えることができるため、フレーム３Ｃの形成長、すなわち、半導体装置の配線長を短くすることができる。その結果、実施の形態３の半導体装置のインダクタンスを最小限に抑えることができる効果を奏する。
加えて、ネジ４はヘッド部４２の表面の下方に設けられるフレーム曲げ部３３によって支持されるため、ナットを用いず、かつ、ネジ４をケース２Ｃの製造工程時に一体化することなく、比較的簡易な方法でケース２Ｃにネジ４に取り付けることができる。
さらに、フレーム曲げ部３３が第２の回路パターンである配線パターン１２にはんだ６３によって接続されることにより、フレームで発生した熱を配線パターン１２及び絶縁基板１０を介してベース板１に放熱することができるため、実施の形態３の半導体装置の高電流密度化及び高耐熱化を図ることができる。
例えば、フレーム３Ｃと外部端子との接触抵抗で発生した熱を、ベース板１に逃がすことができ、フレーム３Ｃの発熱が半導体素子５へ伝わることを防止することができ、より高温で半導体装置を動作させることができる。
加えて、実施の形態３の半導体装置のネジ４は、実施の形態１及び実施の形態２と同様、上記ヘッド部形状配置特徴を有しているため、インダクタンスのさらなる低減化を図り、かつ、ネジ止めの際の外部端子とフレーム露出部３１との間の接触抵抗の低減化を図りながら、高い振動特性を図ることができる。
さらに、実施の形態３の半導体装置は、実施の形態１及び実施の形態２と同様、ＳｉＣ等の炭素を主とする化合物を主要構成材料とする半導体素子５を用いることにより、半導体素子５の電流密度の向上を図ることができる。
＜自動車への応用＞
図１３は実施の形態１〜実施の形態３の半導体装置を用いた自動車の応用例を模式的に示す説明図である。
同図に示すように、自動車２０は、動力用モータ２１と、動力用モータ２１用の電源２２とを主要構成要素として含んでいる。なお、自動車２０として、電気自動車は勿論、ハイブリッド自動車や燃料電池車など、動力用モータ２１を駆動することで走行する挙動を少なくとも有する全ての自動車を対象としている。
電源２２はインバータ回路装置２３を内部に有し、このインバータ回路装置２３として、実施の形態１〜実施の形態３の半導体装置のうち、いずれかの半導体装置と等価な構成の半導体装置を採用している。
上述した自動車２０は、動力用モータ２１に電力を供給する電源２２内におけるインバータ回路装置２３を高周波数で動作させたときの損失を低減することができる。このため、可聴周波数を超えて半導体素子５を動作させることができるため、自動車２０の静音性を向上させることができる効果を奏する。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ ベース板、２，２Ｂ，２Ｃ ケース、３，３Ｃ フレーム、４ ネジ、５ 半導体素子、７，７Ｂ，７Ｃ 樹脂被覆部、１０ 絶縁基板、１１，１２ 配線パターン、３０ フレーム本体部、３１ フレーム露出部、３３ フレーム曲げ部、４１ ネジ部、４２ ヘッド部。

Claims (8)

  1. ベース板（１）と、
    前記ベース板上に設けられる絶縁基板（１０）と、
    前記絶縁基板上に設けられる回路パターン（１１）と、
    前記回路パターン上に設けられる半導体素子（５）と、
    前記半導体素子上に設けられ、前記半導体素子に電気的に接続されるフレーム（３）と、
    収容領域（Ｒ２）内における前記絶縁基板、前記回路パターン、前記半導体素子、及び前記フレームを取り囲んで前記ベース板上に設けられ、絶縁性を有するケース（２，２Ｂ）とを備え、
    前記フレームは、前記収容領域内に設けられるフレーム本体部（３０）と、前記フレーム本体部から前記収容領域外に延在して前記ケース上に露出した状態で設けられるフレーム露出部（３１）とを含み、前記フレーム露出部はフレーム貫通孔（３２）を有し、
    ヘッド部（４２）が前記ケースによって被覆され、ネジ部（４１）が前記フレーム露出部の前記フレーム貫通孔を貫通し、前記ベース板と反対側に向けて突出する態様で設けられるネジ（４）をさらに備えることを特徴する、
    半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記ネジにおいて、
    前記ヘッド部は平面視して前記フレーム露出部に完全重複し、
    前記ヘッド部は平面視して長方形を呈し、前記フレーム露出部の前記フレーム本体部からの延在方向であるフレーム長方向が短辺となり、前記フレーム長方向と直交するフレーム幅方向が長辺となる、
    半導体装置。
  3. 請求項１または請求項２記載の半導体装置であって、
    前記ネジの前記ヘッド部は、前記ヘッド部と前記ベース板との間に前記ケースの一部が存在する態様で、前記ケース内に埋め込まれる、
    半導体装置。
  4. 請求項１または請求項２記載の半導体装置であって、
    前記収容領域における前記絶縁基板、前記回路パターン、前記半導体素子、及び前記フレームを被覆する収容領域被覆部（７）をさらに備え、
    前記ネジの前記ヘッド部は表面が露出する態様で前記ケースによって被覆され、
    前記ネジの前記ヘッド部の表面は前記収容領域被覆部によって被覆される、
    半導体装置。
  5. ベース板（１）と、
    前記ベース板上に設けられる絶縁基板（１０）と、
    前記絶縁基板上に設けられる第１及び第２の回路パターン（１１，１２）と、
    前記第１の回路パターン上に設けられる半導体素子（５）と、
    前記半導体素子及び前記第２の回路パターン上に設けられ、前記半導体素子及び前記第２の回路パターンに電気的に接続されるフレーム（３Ｃ）と、
    収容領域（Ｒ２Ｃ）内における前記絶縁基板、前記第１及び第２の回路パターン、前記半導体素子、並びに前記フレームを取り囲んで前記ベース板上に設けられるケース（２Ｃ）とを備え、
    前記フレームは、前記収容領域内に設けられるフレーム本体部（３０）と、前記フレーム本体部から前記収容領域外に延在して前記ケース上に露出した状態で設けられるフレーム露出部（３１）と、前記フレーム露出部からさらに延在し、先端部分が屈曲されて前記フレーム露出部の延在方向と反対方向に延びるフレーム曲げ部（３３）とを含み、前記フレーム露出部はフレーム貫通孔（３２）を有し、前記フレーム曲げ部が前記第２の回路パターンと接続され、
    ヘッド部（４２）が前記ケースによって被覆され、ネジ部（４１）が前記フレーム貫通孔を貫通し、前記ベース板と反対側に向けて突出する態様で設けられるネジ（４）をさらに備え、前記ネジは前記ヘッド部の表面の下方から前記フレーム曲げ部によって支持されることを特徴とする、
    半導体装置。
  6. 請求項１から請求項５のうち、いずれか１項に記載の半導体装置であって、
    前記半導体素子は炭素を主とする化合物を主要構成材料としていることを特徴とする、
    半導体装置。
  7. 請求項４記載の半導体装置の製造方法であって、
    (a) 前記ベース板上において、前記絶縁基板、前記回路パターン及び前記半導体素子を一体化して基本構造を得るステップと、
    (b) 前記フレームと前記ケースとを一体化するステップと、
    (c) 前記フレーム貫通孔に前記ネジ部を挿入し、表面を露出させる態様で前記ヘッド部を前記ケースに設けたケース貫通部（Ｋ２）に収容した後、ナット（１４）で前記ネジ部を締結することにより、前記ケースと前記ネジとを仮固定するステップと、
    (d) 前記ケースを前記ベース板上に固定し、前記ケースによって前記収容領域内の前記基本構造と前記フレームの前記フレーム本体部とを取り囲むステップと、
    (e) 前記半導体素子と前記フレームとを電気的に接続するステップと、
    (f) 封止材によって前記ケースの収容領域内における前記基本構造及び前記フレーム本体部を被覆する前記収容領域被覆部を形成するステップとを備え、前記収容領域被覆部は前記ヘッド部の露出した表面をさらに被覆し、
    (g) 前記ナットを前記ネジ部から取り外すステップをさらに備える、
    半導体装置の製造方法。
  8. 動力用モータ（２１）と、
    前記動力用モータ用の電源（２２）とを備え、
    前記電源はインバータ回路装置（２３）を内部に有し、前記インバータ回路装置は請求項１から請求項６のうち、いずれか１項記載の半導体装置を含む、
    自動車。
JP2019550071A 2017-11-01 2017-11-01 半導体装置及びその製造方法、並びに自動車 Active JP6765548B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/039517 WO2019087327A1 (ja) 2017-11-01 2017-11-01 半導体装置及びその製造方法、並びに自動車

Publications (2)

Publication Number Publication Date
JPWO2019087327A1 true JPWO2019087327A1 (ja) 2020-04-23
JP6765548B2 JP6765548B2 (ja) 2020-10-07

Family

ID=66331630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019550071A Active JP6765548B2 (ja) 2017-11-01 2017-11-01 半導体装置及びその製造方法、並びに自動車

Country Status (4)

Country Link
US (1) US11251098B2 (ja)
JP (1) JP6765548B2 (ja)
DE (1) DE112017008166T5 (ja)
WO (1) WO2019087327A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4075484A1 (en) * 2021-04-12 2022-10-19 Hitachi Energy Switzerland AG Power semiconductor module comprising molded body and method for producing a power semiconductor module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077463A (ja) * 2009-10-02 2011-04-14 Hitachi Automotive Systems Ltd 電力変換装置、それを用いた回転電機、及び半導体パワーモジュールの製造方法
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
US20140376184A1 (en) * 2012-04-16 2014-12-25 Fuji Electric Co. Ltd. Semiconductor device and cooler thereof
JP2015053301A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体モジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP2017011305A (ja) * 2012-03-01 2017-01-12 三菱電機株式会社 電力用半導体モジュール及び電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
KR101983160B1 (ko) * 2013-11-29 2019-05-28 삼성전기주식회사 전력반도체 모듈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077463A (ja) * 2009-10-02 2011-04-14 Hitachi Automotive Systems Ltd 電力変換装置、それを用いた回転電機、及び半導体パワーモジュールの製造方法
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
JP2017011305A (ja) * 2012-03-01 2017-01-12 三菱電機株式会社 電力用半導体モジュール及び電力変換装置
US20140376184A1 (en) * 2012-04-16 2014-12-25 Fuji Electric Co. Ltd. Semiconductor device and cooler thereof
JP2015053301A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体モジュール
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
US20200266117A1 (en) 2020-08-20
JP6765548B2 (ja) 2020-10-07
DE112017008166T5 (de) 2020-08-20
WO2019087327A1 (ja) 2019-05-09
US11251098B2 (en) 2022-02-15
CN111279475A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US9385059B2 (en) Overmolded substrate-chip arrangement with heat sink
JP5669866B2 (ja) パワー半導体モジュール
JP4492695B2 (ja) 半導体モジュールの実装構造
WO2018012122A1 (ja) 半導体装置及び振動抑制装置
JPWO2014069406A1 (ja) 半導体装置
JP6246051B2 (ja) 電力半導体装置およびその製造方法
CN109995246B (zh) 开关电源装置
US20140110833A1 (en) Power module package
JP4526125B2 (ja) 大電力用半導体装置
JP2002314038A (ja) パワー半導体モジュール
JP2008004953A (ja) 半導体モジュール及びそれを用いた電力変換装置
US10651121B2 (en) Semiconductor device manufacturing method including forming a wide portion spreading over a looped portion
JP4430472B2 (ja) 半導体装置
JP6765548B2 (ja) 半導体装置及びその製造方法、並びに自動車
JP7304540B2 (ja) 電力変換装置、及び電力変換装置の製造方法
JP2004335625A (ja) 半導体モジュール及びそれを用いた電力変換装置
JP2016162992A (ja) パワー半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
CN111279475B (zh) 半导体装置及其制造方法、以及汽车
JP6750394B2 (ja) 半導体装置及び半導体装置製造方法
JP4103411B2 (ja) 電力変換装置
JP6488998B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
US20230386966A1 (en) Terminal structure, method for manufacturing terminal structure, and semiconductor apparatus
WO2023157482A1 (ja) 半導体モジュール、半導体装置、及び半導体装置の製造方法
JP2018116962A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200915

R150 Certificate of patent or registration of utility model

Ref document number: 6765548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250