JP6827404B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6827404B2
JP6827404B2 JP2017230006A JP2017230006A JP6827404B2 JP 6827404 B2 JP6827404 B2 JP 6827404B2 JP 2017230006 A JP2017230006 A JP 2017230006A JP 2017230006 A JP2017230006 A JP 2017230006A JP 6827404 B2 JP6827404 B2 JP 6827404B2
Authority
JP
Japan
Prior art keywords
case
lid
semiconductor device
protrusion
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017230006A
Other languages
English (en)
Other versions
JP2019102575A (ja
Inventor
大輔 村田
大輔 村田
吉田　博
博 吉田
近藤　聡
聡 近藤
晋助 浅田
晋助 浅田
勇輔 梶
勇輔 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017230006A priority Critical patent/JP6827404B2/ja
Priority to US16/132,119 priority patent/US10573570B2/en
Priority to DE102018217493.8A priority patent/DE102018217493A1/de
Priority to CN201811409878.5A priority patent/CN109860124B/zh
Publication of JP2019102575A publication Critical patent/JP2019102575A/ja
Application granted granted Critical
Publication of JP6827404B2 publication Critical patent/JP6827404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置および電力変換装置に関し、特に電力用半導体装置に関する。
従来の半導体装置では、絶縁基板上に回路パターンが設けられており、当該回路パターン上にはんだを介して半導体素子が搭載されている。また、半導体素子はエポキシ樹脂で封止されており、エポキシ樹脂には難燃剤が添加されている。難燃剤が添加されたエポキシ樹脂は、当該エポキシ樹脂が封止している半導体素子の動作温度が例えば１７５℃と高温になったときに樹脂が分解される。これにより、エポキシ樹脂の耐熱性が低下して半導体装置の寿命が低下するという問題がある。
上記の問題の対策として、従来よりも高温動作に対応するために、難燃剤が添加されていない樹脂で半導体素子を封止し、当該難燃剤が添加されていない樹脂を、難燃剤が添加された樹脂で封止する半導体装置が開示されている（例えば、特許文献１参照）。
特開２０１３−４７２９号公報
特許文献１では、半導体素子が動作して高温になると、当該半導体素子を封止している難燃剤が添加されていない樹脂は高温となってガスを発生する。このように発生したガスによる応力によって、難燃剤が添加されていない樹脂、および難燃剤が添加された樹脂にクラック等が生じるという問題がある。難燃剤が添加されていない樹脂から発生するガスの影響を小さくすることが望まれるが、従来はガスの影響について考慮されていなかった。
本発明は、このような問題を解決するためになされたものであり、難燃剤が添加されていない樹脂から発生するガスの影響を小さくすることが可能な半導体装置および当該半導体装置を有する電力変換装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、絶縁基板上に設けられた半導体素子と、絶縁基板の外縁に設けられ、半導体素子に対向する開口部を有するケースと、ケース内であって半導体素子を封止する封止樹脂と、ケースの開口部を塞ぐフタとを備え、封止樹脂は難燃剤を含まず、フタは難燃剤を含み、封止樹脂とフタとの間に隙間を設け、フタは、当該フタの延在方向に対して垂直方向に第２突起部を有し、第２突起部は、ケースと接し、第２突起部およびケースは、互いに嵌合する爪部を有する。
本発明によると、半導体装置は、絶縁基板上に設けられた半導体素子と、絶縁基板の外縁に設けられ、半導体素子に対向する開口部を有するケースと、ケース内であって半導体素子を封止する封止樹脂と、ケースの開口部を塞ぐフタとを備え、封止樹脂は難燃剤を含まず、フタは難燃剤を含み、封止樹脂とフタとの間に隙間を設け、フタは、当該フタの延在方向に対して垂直方向に第２突起部を有し、第２突起部は、ケースと接し、第２突起部およびケースは、互いに嵌合する爪部を有するため、難燃剤が添加されていない樹脂から発生するガスの影響を小さくすることが可能となる。
本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。 図２の領域Ａの拡大図である。 本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。 図５の領域Ｂの拡大図である。 本発明の実施の形態４による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
絶縁基板１は、金属板２と、金属板２上に設けられた絶縁層３と、絶縁層３上に設けられた回路パターン４とから構成されている。回路パターン４上には、はんだ５を介して半導体素子６が設けられている。半導体素子６は、少なくともＳｉＣまたはＧａＮを含む。
ケース７は、絶縁基板１の外縁に設けられ、絶縁基板１と接着剤などで接着されている。また、ケース７は、半導体素子６に対向する開口部を有している。ケース７には、外部接続端子８が設けられている。半導体素子６と外部接続端子８とは、ワイヤ９を介して電気的に接続されている。
ケース７内では、封止樹脂１０が半導体素子６を封止している。封止樹脂１０には、難燃剤が添加されていない。フタ１１は、ケース７の開口部を塞ぐように設けられている。フタ１１は、難燃剤が添加された樹脂で構成されている。フタ１１と封止樹脂１０との間には、隙間１２が設けられている。隙間１２は、フタ１１と封止樹脂１０との間隔が半導体装置の最大反り量以上、例えば２００μｍ以上あればよい。
以上のことから、本実施の形態１によれば、難燃剤が添加されていない封止樹脂１０と、難燃剤が添加されたフタ１１との間に隙間１２を設けているため、半導体素子が高温動作時に難燃剤が添加されていない封止樹脂１０から発生するガスを隙間に留めておくことができる。これにより、半導体装置全体として、難燃剤が添加されていない封止樹脂１０から発生するガスの影響を小さくすることが可能となり、半導体装置の信頼性を向上させることが可能となる。
なお、難燃剤が添加されていない封止樹脂１０から発生したガスを半導体装置の外部に排出するために、ケース７とフタ１１とが接する箇所の一部に隙間を設けてもよい。
＜実施の形態２＞
図２は、本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。
本実施の形態２では、フタ１１が当該フタ１１の延在方向にケース７と接する第１突起部である突起部１３を有することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは詳細な説明を省略する。
図２に示すように、フタ１１の突起部１３は、ケース７の上面に載るように設けられている。このような構成とすることによって、高さ調整が容易となり、フタ１１と封止樹脂１０との間の隙間１２の大きさを容易に制御することが可能となる。なお、突起部１３の形状は、例えば円柱形状、四角柱形状、または三角形状であってもよい。
以上のことから、本実施の形態２によれば、フタ１１に突起部１３を設けることによって、フタ１１と封止樹脂１０との間の隙間１２の大きさを容易に制御することが可能となる。また、半導体装置の外形の設計が容易となる。
なお、突起部１３は、ケース７の全周に渡って形成してもよく、ケース７の全周のうちの部分的に形成してもよい。突起部１３をケース７の全周のうちの部分的に形成する場合は、突起部１３を３箇所以上に形成することが望ましい。また、難燃剤が添加されていない封止樹脂１０から発生したガスを半導体装置の外部に排出するために、ケース７とフタ１１とが接する箇所の一部に隙間を設けてもよい。
図３に示すように、突起部１３およびケース７に爪部を設けてもよい。突起部１３の爪部と、ケース７の爪部とが嵌合することによって、作業性が向上する。なお、各爪部は、ケース７の全周に渡って形成してもよく、ケース７の全周のうちの部分的に形成してもよい。各爪部をケース７の全周のうちの部分的に形成する場合は、各爪部を３箇所以上に形成することが望ましい。また、難燃剤が添加されていない封止樹脂１０から発生したガスを半導体装置の外部に排出するために、ケース７とフタ１１とが接する箇所の一部に隙間を設けてもよい。
＜実施の形態３＞
図４，５は、本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。
本実施の形態３では、フタ１１が当該フタ１１の延在方向に対して垂直方向に第２突起部である突起部１４を有し、突起部１４が絶縁基板１またはケース７と接していることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは詳細な説明を省略する。
図４に示すように、突起部１４は、絶縁基板１と接している。図５に示すように、突起部１４は、ケース７と接している。このような構成とすることによって、高さ調整が容易となり、フタ１１と封止樹脂１０との間の隙間１２の大きさを容易に制御することが可能となる。なお、突起部１４の形状は、例えば円柱形状、四角柱形状、または三角柱形状であってもよい。
以上のことから、本実施の形態３によれば、フタ１１に突起部１４を設けることによって、フタ１１と封止樹脂１０との間の隙間１２の大きさを容易に制御することが可能となる。また、半導体装置の外形の設計が容易となる。
図４，５に示すように、突起部１４は、難燃剤が添加されていない封止樹脂１０に埋め込まれている。従って、実施の形態１，２よりもフタ１１を固定することが可能となる。

なお、突起部１４は、ケース７の全周に渡って形成してもよく、ケース７の全周のうちの部分的に形成してもよい。突起部１４をケース７の全周のうちの部分的に形成する場合は、突起部１４を３箇所以上に形成することが望ましい。また、難燃剤が添加されていない封止樹脂１０から発生したガスを半導体装置の外部に排出するために、ケース７とフタ１１とが接する箇所の一部に隙間を設けてもよい。
図６に示すように、突起部１４およびケース７に爪部を設けてもよい。突起部１４の爪部と、ケース７の爪部とが嵌合することによって、作業性が向上する。なお、各爪部は、ケース７の全周に渡って形成してもよく、ケース７の全周のうちの部分的に形成してもよい。各爪部をケース７の全周のうちの部分的に形成する場合は、各爪部を３箇所以上に形成することが望ましい。また、難燃剤が添加されていない封止樹脂１０から発生したガスを半導体装置の外部に排出するために、ケース７とフタ１１とが接する箇所の一部に隙間を設けてもよい。
＜実施の形態４＞
本発明による実施の形態４は、上述した実施の形態１〜３による半導体装置を電力変換装置に適用したものである。本発明による実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明による実施の形態を適用した場合について説明する。
図７は、本実施の形態４による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図７に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図７に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上述した実施の形態１〜３のいずれかにかかる半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態４に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜３に係る半導体モジュールを適用するため、信頼性の向上を実現することができる。
本実施の形態４では、２レベルの三相インバータに本発明の実施の形態を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に本発明の実施の形態を適用することができる。本実施の形態４では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明の実施の形態を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明の実施の形態を適用することも可能である。
また、本発明の実施の形態を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、または誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナ―として用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 絶縁基板、２ 金属板、３ 絶縁層、４ 回路パターン、５ はんだ、６ 半導体素子、７ ケース、８ 外部接続端子、９ ワイヤ、１０ 封止樹脂、１１ フタ、１２ 隙間、１３ 突起部、１４ 突起部、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (6)

  1. 絶縁基板上に設けられた半導体素子と、
    前記絶縁基板の外縁に設けられ、前記半導体素子に対向する開口部を有するケースと、
    前記ケース内であって前記半導体素子を封止する封止樹脂と、
    前記ケースの前記開口部を塞ぐフタと、
    を備え、
    前記封止樹脂は難燃剤を含まず、
    前記フタは難燃剤を含み、
    前記封止樹脂と前記フタとの間に隙間を設け、
    前記フタは、当該フタの延在方向に対して垂直方向に第２突起部を有し、
    前記第２突起部は、前記ケースと接し、
    前記第２突起部および前記ケースは、互いに嵌合する爪部を有することを特徴とする、半導体装置。
  2. 前記フタは、当該フタの延在方向に前記ケースと接する第１突起部を有することを特徴とする、請求項１に記載の半導体装置。
  3. 前記第１突起部および前記ケースの各々は、互いに嵌合する爪部を有することを特徴とする、請求項２に記載の半導体装置。
  4. 前記ケースと前記フタとの間には、隙間が設けられていることを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記半導体素子は、少なくともＳｉＣまたはＧａＮを含むことを特徴とする、請求項１から４のいずれか１項に記載の半導体装置。
  6. 請求項１から５のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備える、電力変換装置。
JP2017230006A 2017-11-30 2017-11-30 半導体装置および電力変換装置 Active JP6827404B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017230006A JP6827404B2 (ja) 2017-11-30 2017-11-30 半導体装置および電力変換装置
US16/132,119 US10573570B2 (en) 2017-11-30 2018-09-14 Semiconductor device and power conversion device
DE102018217493.8A DE102018217493A1 (de) 2017-11-30 2018-10-12 Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
CN201811409878.5A CN109860124B (zh) 2017-11-30 2018-11-23 半导体装置以及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230006A JP6827404B2 (ja) 2017-11-30 2017-11-30 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2019102575A JP2019102575A (ja) 2019-06-24
JP6827404B2 true JP6827404B2 (ja) 2021-02-10

Family

ID=66548405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230006A Active JP6827404B2 (ja) 2017-11-30 2017-11-30 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US10573570B2 (ja)
JP (1) JP6827404B2 (ja)
CN (1) CN109860124B (ja)
DE (1) DE102018217493A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7384146B2 (ja) * 2020-11-26 2023-11-21 三菱電機株式会社 半導体装置および電力変換装置
JP7468415B2 (ja) 2021-03-16 2024-04-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615054A (en) * 1979-07-16 1981-02-13 Mitsubishi Electric Corp Hybrid integrated circuit device
DE19649798A1 (de) * 1996-12-02 1998-06-04 Abb Research Ltd Leistungshalbleitermodul
JPH11251513A (ja) * 1998-03-05 1999-09-17 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP3394029B2 (ja) * 2000-03-21 2003-04-07 大塚化学株式会社 難燃性エポキシ樹脂組成物、及びその成形物、及び電子部品
JP4229447B2 (ja) * 2004-03-31 2009-02-25 スタンレー電気株式会社 半導体発光装置及び製造方法
JP2007081234A (ja) * 2005-09-15 2007-03-29 Toyoda Gosei Co Ltd 照明装置
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
DE102009000885A1 (de) * 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
JP5113815B2 (ja) * 2009-09-18 2013-01-09 株式会社東芝 パワーモジュール
JP5857464B2 (ja) * 2011-06-16 2016-02-10 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP6168153B2 (ja) * 2013-09-13 2017-07-26 富士電機株式会社 半導体装置
JP6398270B2 (ja) * 2014-04-03 2018-10-03 富士電機株式会社 半導体装置
JP6233285B2 (ja) * 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
DE112016005409T5 (de) * 2015-11-27 2018-08-09 Mitsubishi Electric Corporation Leistungs-halbleitereinrichtung

Also Published As

Publication number Publication date
US20190164857A1 (en) 2019-05-30
CN109860124A (zh) 2019-06-07
DE102018217493A1 (de) 2019-06-06
JP2019102575A (ja) 2019-06-24
US10573570B2 (en) 2020-02-25
CN109860124B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP6870531B2 (ja) パワーモジュールおよび電力変換装置
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN111293087B (zh) 半导体装置以及电力变换装置
US10468314B2 (en) Semiconductor power module and power conversion apparatus
JP6965706B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP6827404B2 (ja) 半導体装置および電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
WO2021144980A1 (ja) パワーモジュールおよび電力変換装置
JP2019110217A (ja) 半導体装置及び電力変換装置
JP2019096797A (ja) 半導体装置および電力変換装置
US20230335455A1 (en) Semiconductor device, power conversion device, and mobile body
WO2022018868A1 (ja) 半導体装置、電力変換装置、移動体、および半導体装置の製造方法
JP6919725B2 (ja) 半導体装置、その製造方法及び電力変換装置
US11887904B2 (en) Integrally bonded semiconductor device and power converter including the same
JP7268760B2 (ja) 半導体モジュール、電力変換装置及び移動体
JP7150183B2 (ja) 半導体装置、電力変換装置及び移動体
JP2021111669A (ja) 半導体装置および電力変換装置
JP6800121B2 (ja) 半導体装置および電力変換装置
WO2019171666A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2024038575A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
JP2023077817A (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250