CN107665885A - 半导体装置封装 - Google Patents

半导体装置封装 Download PDF

Info

Publication number
CN107665885A
CN107665885A CN201610964631.4A CN201610964631A CN107665885A CN 107665885 A CN107665885 A CN 107665885A CN 201610964631 A CN201610964631 A CN 201610964631A CN 107665885 A CN107665885 A CN 107665885A
Authority
CN
China
Prior art keywords
semiconductor device
opening
device packages
length
sidepiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610964631.4A
Other languages
English (en)
Other versions
CN107665885B (zh
Inventor
林季民
廖明文
黄俊颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Scientific Industrial Shanghai Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Publication of CN107665885A publication Critical patent/CN107665885A/zh
Application granted granted Critical
Publication of CN107665885B publication Critical patent/CN107665885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明揭示一种半导体装置封装，其包含衬底；组件，其位于所述衬底的表面上；封装本体，其包封所述组件；及电磁干扰EMI屏蔽，其适形地形成在所述封装本体上，其中所述EMI屏蔽具有界定开口的侧部。

Description

半导体装置封装
技术领域
本发明大体来说涉及半导体装置封装。更特定来说，本发明涉及具有电磁干扰屏蔽的半导体装置封装。
背景技术
半导体装置已渐进地变得较复杂，至少部分地由对增强处理速度及较小大小的需求促进。虽然增强处理速度及较小大小的益处明显，但半导体装置的这些特性也可形成挑战。特定来说，越高的时钟速度可涉及信号层级间越频繁的转变，此继而可以更高频率或更短波长导致较高位准的电磁发射。电磁发射可从源半导体装置辐射，且可入射于相邻半导体装置上。如果到达相邻半导体装置的电磁辐射的位准足够高，那么这些辐射可不利地影响相邻半导体装置的操作。此现象有时被称作电磁干扰(EMI)。
减少EMI的一种方式为屏蔽内半导体装置封装的源半导体装置或源半导体装置。特定来说，可通过包含经电接地且被固定到封装的外部的导电外壳或壳体来实现屏蔽。在来自封装内部的电磁发射击中外壳的内表面时，这些发射的至少一部分可电短路，借此减少可通过外壳的发射位准(且不利地影响在外壳的外部的半导体装置)。同样地，在电磁发射击中外壳的外表面时，可发生类似电短路以减少半导体装置上外壳内的EMI。
发明内容
在一或多个实施例中，一种半导体装置封装，其包含衬底；组件，其位于所述衬底的表面上；封装本体，其包封所述组件；及EMI屏蔽，其适形地形成在所述封装本体上，其中所述EMI屏蔽具有界定开口的侧部。
在一或多个实施例中，半导体装置封装包含衬底及在所述衬底的表面上的电路，其中所述电路经配置用于第一频率下的操作。封装本体包封所述电路。所述封装本体上的适形屏蔽界定开口，此致使所述半导体装置封装的共振频率不同于所述第一频率。
在一或多个实施例中，一种半导体装置封装，其包含衬底；组件，其位于所述衬底的表面上；封装本体，其包封所述组件；及EMI屏蔽，其适形地形成在所述封装本体上，所述EMI屏蔽包含电感器结构。
附图说明
图1说明根据本发明的实施例的通信模块的布局图。
图1A说明根据本发明的实施例的半导体装置封装。
图2说明根据本发明的实施例的半导体装置封装。
图2A说明根据本发明的实施例的半导体装置封装。
图3说明根据本发明的实施例的EMI屏蔽。
图3A说明根据本发明的实施例的图3的EMI屏蔽的部分的放大图。
图3B标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图3C标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图4A说明根据本发明的实施例的EMI屏蔽。
图4B、图4C及图4D各自说明根据本发明的实施例的EMI屏蔽的部分的放大图。
图5说明根据本发明的实施例的EMI屏蔽。
图5A说明根据本发明的实施例的图5的EMI屏蔽的部分的放大图。
图5B标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图6说明根据本发明的实施例的EMI屏蔽。
图6A标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J、图6K、图6L、图6M、图6N、图6O、图6P、图6Q及图6R各自说明根据本发明的实施例的EMI屏蔽的部分的放大图。
图7说明根据本发明的实施例的EMI屏蔽。
图7A标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图8说明根据本发明的实施例的EMI屏蔽。
图8A说明根据本发明的实施例的EMI屏蔽的部分的放大图。
图8B标绘根据本发明的实施例的不同半导体装置封装的频率响应。
图9A说明根据本发明的实施例的半导体装置封装的模拟结果。
图9B说明根据本发明的实施例的半导体装置封装的模拟结果。
贯穿图式及详细描述使用共同参考编号来指示相同或类似元件。本发明从结合附图进行的以下详细描述将更显而易见。
具体实施方式
如本文中所使用，除非上下文另有明确指示，否则单数术语“一个(a)”、“一个(an)”和“所述”可包含复数对象。
如本文中所使用，相对术语，例如，“内”、“内部”、“外”、“外部”、“顶部”、“底部”、“前”、“后”、“上部”、“向上”、“下部”、“向下”、“垂直”、“垂直地”、“侧向”、“侧向地”、“在…上面”及“在…下面”是指一组组件相对于彼此的定向；此定向是根据图式，而非制造或使用期间所需要。
图1说明根据本发明的实施例的通信模块1的布局图。通信模块1可为(例如但不限于)用于无线通信的前端模块(FEM)，其可应用于采取多输入及多输出(MEVIO)技术的系统中。通信模块1包含衬底10，集成电路(IC)11，射频(RF)模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17(表示一或多个有源或无源组件)。IC 11，RF模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17经安置在衬底10的表面101上。图1中所展示的布置是出于论述目的而说明，且本发明囊括其它布置。
在一或多个实施例中，衬底10具有大约14.7毫米(mm)×大约14.7mm的尺寸。在其它实施例中，衬底10的尺寸可不同。
IC 11为例如微控制器单元(MCU)或RF控制器的控制装置。
在一或多个实施例中，RF模块121、122、123、124是通过硬件及/或软件设置来设计或配置以在相同频带内操作。在其它实施例中，RF模块121、122、123、124可为通过硬件及/或软件设置来设计或配置以在两个或多于两个频带中操作。举例来说，RF模块121及122可在5千兆赫(GHz)频带(例如，大约5.180GHz到大约5.825GHz)中操作而RF模块123及124可在2.4GHz频带(例如，大约2.412GHz到大约2.472GHz)中操作。
功率放大器131及132可分别接收并放大来自RF模块121及122的信号。功率放大器133及134可分别接收并放大来自RF模块123及124的信号。
封装本体(图1中未展示)可经形成在衬底10上以包封IC 11，RF模块121、122、123、124，功率放大器131、132、133、134，天线开关模块14，滤波器15，双工器16及电子组件17。
图1A说明根据根据本发明的一或多个实施例的半导体装置封装l'的透视图。半导体装置封装1'包含如参考图1所说明及描述的通信模块1，位于衬底10上的封装本体(图1A中未单独指示)及适形地形成在封装本体上的EMI屏蔽19'。EMI屏蔽19'具有顶部部分195、侧部191、侧部192、侧部193及侧部194。
半导体装置封装1'的电路可以工作频率(或操作频率)f1(例如在2.4GHz频带或5GHz频带或其它频带(例如，高于5GHz频带)中)操作。
包封且封围封装本体的EMI屏蔽19'可在一或多个实施例中充当具有共振频率frs1的共振器，使得噪音(不需要的电能、磁能或电磁能)可被共振到增加噪音对封装本体内的半导体装置的影响且因此可使信号质量(尤其针对具有接近共振频率frsl的频率的信号)退化的位准。换句话说，举例来说，如果共振频率frs1接近于操作频率fl，那么可产生信号退化。信号质量的退化可导致信号中所含有的信息的损失，或操作能力的速度降低。
为解决此问题，本发明的一或多个实施例并有战略地定位在EMI屏蔽中的一或多个开口以使EMI屏蔽的共振频率移位远离预期操作频率。
图2说明根据本发明的一或多个实施例的半导体装置封装2的横截面视图。半导体装置封装2包含衬底10、IC 11、RF模块121、功率放大器131、电子组件17、封装本体18及EMI屏蔽19。预期，半导体装置封装2还可包含RF模块122、123、124，功率放大器132、133、134，天线开关模块14，滤波器15，及/或如图1中所展示的双工器16，或其它组件。
衬底10包含顶部表面101及与顶部表面101相对的底部表面102。衬底10还包含在顶部表面101与底部表面102之间延伸的侧向表面103。侧向表面103为基本上平面且相对于顶部表面101或底部表面102具有基本上正交定向(或基本上90°定向)。
衬底10为(例如)印刷电路板(PCB)，例如，纸基铜箔层压板、复合铜箔层压板，或聚合物浸渍玻璃纤维基铜箔层压板。IC 11、RF模块121、功率放大器131及电子组件17经安装在衬底10的顶部表面101上。衬底10可具有电互连件(未展示)，例如重新分布层(RDL)，用于实现IC 11、RF模块121、功率放大器131及电子组件17之间的电连接。
IC 11为接合到衬底10的倒装型裸片(例如，通过焊料凸块111接合到衬底10上的接合垫的裸片)。替代地(或另外)，IC 11可通过导线附接于衬垫10上(例如，到垫)。
半导体装置封装2包含安置在衬底10的底部表面102上用于外部连接(例如，输入/输出(I/O)、功率或接地连接)的电触点104。电触点104中的一些通过衬底10中所包含的电互连件(图2中未展示)中的至少一些而电连接到IC 11、RF模块121、功率放大器131及电子组件17。电触点104中的至少一者为接地电触点，且电连接到衬底10中所包含的电互连件中的至少一者。
半导体装置封装2中的电路(例如，包含IC 11、RF模块121、功率放大器131、电子组件17及/或其它电路的电路)可以工作频率(或操作频率)f2操作，所述工作频率(或操作频率)f2可(例如)处于2.4GHz频带或5GHz频带或其它频带中。
封装本体18经安置在衬底10的顶部表面101上且覆盖IC 11、RF模块121、功率放大器131及电子组件17以提供机械稳定性以及抵抗氧化、湿度及其它环境条件的保护。封装本体18可包含(例如)其中分散有填充物的环氧树脂。
EMI屏蔽19适形地形成在封装本体18上。EMI屏蔽19例如通过穿塑孔(TMV，图2中未展示)电连接到衬底10的接地层(图2中未展示)。当从半导体装置封装2的内部辐射的电磁发射到达EMI屏蔽19的内表面时，这些发射的至少一部分可高效地接地，借此减少可通过EMI屏蔽19且不利地影响相邻半导体装置的发射位准。同样地，当在半导体装置封装2外部的电磁发射到达EMI屏蔽19的外部表面时，电磁发射可高效地接地，借此减少可通过EMI屏蔽19且不利地影响半导体装置封装2内的IC 11、RF模块121、功率放大器131或电子组件17的发射位准。
EMI屏蔽19可提供不同于工作频率f2的共振频率frs2。EMI屏蔽19可提供接近于工作频率f2的倍数但不同于工作频率f2的倍数的共振频率frs2。共振频率frs2还由于结构差异而不同于图1A中所展示的EMI屏蔽19'的共振频率frs1。
半导体装置封装2可经安置于PCB上且经由电触点104电连接到所述PCB。如先前所描述，电触点104中的至少一者为接地电触点，且所述接地电触点可电连接到由PCB提供的接地电压。
图2A说明根据本发明的一或多个实施例的半导体装置封装2a。半导体装置封装2a类似于如参考图2所说明及所描述的半导体装置封装2，除了衬底10包含从衬底10的第一表面101延伸到第二表面102的通孔105。通孔105经安置邻近于衬底10的外围，且具体来说通孔105经安置邻近于衬底10的侧向表面103且由侧向表面103暴露。通孔105可为接地段。通孔105经电连接到衬底10中所包含的电互连件中的至少一些且提供减少EMI的电路径。通孔105是由金属、金属合金或另一适合导电材料形成。
封装本体18经安置在衬底10的顶部表面101上且覆盖IC 11、RF模块121、功率放大器131及电子组件17、衬底10的顶部表面101的部分及通孔105的上部表面，以便提供机械稳定性以及抵抗氧化、湿度及其它环境条件的保护。
EMI屏蔽19i类似于如参考图2所说明及所描述的EMI屏蔽19，除EMI屏蔽19i沿着半导体装置封装2a的各侧进一步向下延伸以覆盖衬底10的侧向表面103且接触通孔105以外。
图3说明根据本发明的一或多个实施例的EMI屏蔽19的透视图。参考图3，EMI屏蔽19具有顶部部分195、侧部191、侧部192、侧部193及侧部194。EMI屏蔽19类似于如参考图1A所说明及所描述的EMI屏蔽19'，除侧部191界定开口20以外。在一或多个实施例中，并非如所展示将开口20界定在侧部191上，而是可将开口20界定在EMI屏蔽19的顶部部分195上，例如在组件中的一者或组件群组(例如，图1、2或2A中的衬底10的顶部表面101上的IC 11、RF模块121、功率放大器131及电子组件17的组件)上面。预期，除开口20外，一或多个额外开口也可形成在EMI屏蔽19上。开口20可在EMI屏蔽19中提供裂口以使所选择组件未被屏蔽。替代地，开口20可经设计以使屏蔽19的共振频率移位以减少在屏蔽19处所接收的噪音(不需要的电能、磁能或电磁能)。
图3A说明根据本发明的一或多个实施例的图3的EMI屏蔽19的部分的放大图。一般来说，为使屏蔽19的共振频率移位，开口20具有长度L1及高度H1，且长度L1大于高度H1。举例来说，针对5GHz频带中的操作频率，模拟结果指示具有从大约1.5mm到大约8.0mm的长度(L1)的开口对减少5GHz频带中的噪音有效。在一或多个实施例中，开口20具有大约1.5mm的长度L1及大约0.8mm的高度H1。在其它实施例中，开口20具有大约8.0mm的长度L1及大约0.8mm的高度H1。本发明还囊括其它L1/H1布置。
长度L1可通过求解与操作频率相关的方程式来决定。关于5GHz频带中的操作频率，举例来说，所述操作频率为大约5.180GHz到大约5.825GHz，长度L1可在一或多个实施例中通过不等式0.026λ≦L1≦0.155λ来决定，其中λ为5GHz频带内的半导体装置封装2的操作频率的波长。因此，如果半导体装置封装2的操作频率为5.180GHz(大约57.9mm的波长)，那么长度L1可通过0.026λ≦L1≦0.139λ来决定，其在5.180GHz下为大约1.5mm到大约8.0mm。类似地，如果半导体装置封装2的操作频率为5.825GHz(大约51.5mm的波长)，那么长度L1可通过0.029λ≦L1≦0.155λ来决定，其在5.825GHz下为大约1.5mm到大约8.0mm。
图3B标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线31表示图1A中的半导体装置封装1'的频率响应，且线32表示在大约1.5mm的长度L1及大约0.8mm的高度H1的情况下，如图3中所展示的具有带开口20的EMI屏蔽19的半导体装置封装2的频率响应。图3B中的标绘图的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，图2的半导体装置封装2中的功率放大器131的输入及输出的耦合功率。
参考虚线31，峰值31V展示虚线31在大约10.36GHz的频率下具有大约-32分贝(dB)的相对最大耦合功率。
参考线32，峰值32V展示线32在大约10.31GHz的频率下具有大约-32dB的相对最大耦合功率。线32在大约10.36GHz的频率下具有大约-35dB的耦合功率。
将峰值31V与峰值32V进行比较，共振频率由于通过开口20从EMI屏蔽19'(图1A)到EMI屏蔽19(图3)的结构改变而从大约10.36GHz移位到大约10.31GHz。当半导体装置封装1'(图1A)具有操作频率5.18GHz时，举例来说，信号中所包含的噪音可在大约10.36GHz(操作频率的两倍)下共振。当具有开口20(如图3中所展示)的半导体装置封装2(图2)具有5.18GHz的操作频率，信号中所包含的噪音可在大约10.31GHz(共振频率从10.36GHz移位到10.31GHz)下共振。另外，耦合功率在大约10.36GHz的频率下从大约-32dB减少到大约-35dB；因此，在半导体装置封装1’(图1A)具有5.18GHz的操作频率时，大约10.36GHz下的耦合功率为大约-32dB，而当具有开口20(如图3中所展示)的半导体装置封装2(图2)具有操作频率5.18GHz时，大约10.36GHz下的耦合功率为大约-35dB。
图3C标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线33表示如图1A中所展示的半导体装置封装1'的频率响应，且线34表示如图3中所展示的具有EMI屏蔽19的半导体装置封装2的频率响应，其中EMI屏蔽19的开口20具有大约8.0mm的长度L1及大约0.8mm的高度H1。图3C中的标绘图的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，图2的半导体装置封装2中的功率放大器131的输入及输出的耦合功率。
参考虚线33，峰值33V展示虚线33在大约11.65GHz的频率下具有大约-32dB的相对最大耦合功率。
参考线34，峰值34V展示线34在大约10.31GHz的频率下具有大约-55dB的相对最大耦合功率。线34在大约11.65GHz的频率下具有大约-68dB的耦合功率且在下大约10.36GHz的频率下具有大约-58dB的耦合功率。
将峰值33V与峰值34V进行比较，共振频率由于从EMI屏蔽19'(图1A)到具有图3的开口20的EMI屏蔽19(图2)的结构改变而从大约11.65GHz移位到大约10.31GHz。当半导体装置封装1'(图1A)具有操作频率5.825GHz时，举例来说，信号中所包含的噪音可在大约11.65GHz(操作频率的两倍)下共振。当具有开口20(如图3中所展示)的半导体装置封装2(图2)具有5.825GHz的操作频率，信号中所包含的噪音可在大约10.31GHz(共振频率从11.65GHz移位到10.31GHz)下共振。
图4A说明根据本发明的一或多个实施例的EMI屏蔽的透视图。参考图4A，EMI屏蔽19a类似于如参考图3所说明及所描述的EMI屏蔽19，除侧部192、193及194中的每一者也包含开口20以外。每一开口20具有大约6mm的长度L1及大约0.2mm的高度H1。共振频率由于从EMI屏蔽19'(图1A)到具有四个开口20(图4A)的EMI屏蔽19a的结构改变而从大约10.58GHz移位到大约9.08GHz。
图4B说明根据本发明的一或多个实施例的EMI屏蔽19b的部分的放大图。EMI屏蔽19b类似于如参考图4A所说明及所描述的EMI屏蔽19a，除侧部191、192、193及194中的每一者包含两个开口20以外。每一开口20具有大约3mm的长度L2及大约0.2mm的高度H2。一侧(侧部191、192、193或194)上的两个邻近开口20被分离达大约0.5mm到大约3mm的距离D1。共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19b(图4B)的结构改变而从大约10.58GHz移位到大约10.18GHz。
图4C说明根据本发明的一或多个实施例的EMI屏蔽19c的部分的放大图。EMI屏蔽19c类似于如参考图4A所说明及所描述的EMI屏蔽19a，除侧部191、192、193及194中的每一者包含三个开口20外。每一开口20具有大约2mm的长度L3及大约0.2mm的高度H2。一侧(侧部191、192、193或194)上的两个邻近开口20被分离达大约0.5mm到大约3mm的距离D2。共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19c(图4C)的结构改变而从大约10.58GHz移位到大约10.46GHz。
图4D说明根据本发明的一或多个实施例的EMI屏蔽19d的部分的放大图。EMI屏蔽19d类似于如参考图4A所说明及所描述的EMI屏蔽19a，除侧部191、192、193及194中的每一者包含五个开口20外。每一开口20具有大约1.2mm的长度L4及大约0.2mm的高度H2。一侧(侧部191、192、193或194)上的两个邻近开口20被分离达大约0.5mm到大约2mm的距离D3。共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19d(图4D)的结构改变而从大约10.58GHz移位到大约10.56GHz。
返回参考图4B，针对从大约5.180GHz到大约5.825GHz的操作频率的长度L2的和Ls通过0.026λ≦Ls≦0.155λ来决定，其中λ为如图4B中所展示的具有开口20的半导体装置封装2的操作频率的波长。
返回参考图4C，针对从大约5.180GHz到大约5.825GHz的操作频率的长度L3的和Ls通过0.026λ≦Ls≦0.155λ来决定，其中λ为如图4C中所展示的具有开口20的半导体装置封装2的操作频率的波长。
返回参考图4D，针对从大约5.180GHz到大约5.825GHz的操作频率的长度L4的和Ls通过0.026λ≦Ls≦0.155λ来决定，其中λ为如图4D中所展示的具有开口20 的半导体装置封装2的操作频率的波长。
图5说明根据本发明的一或多个实施例的EMI屏蔽19e。EMI屏蔽19e具有顶部部分195、侧部191、侧部192、侧部193及侧部194。EMI屏蔽19e类似于如参考图1A所说明及所描述的EMI屏蔽19'，除侧部191具有开口21及22，侧部192具有开口20，侧部193具有开口21'及22'且侧部194具有开口20'。
开口21邻近于开口22。开口21及开口22处于基本上相同高程。开口20及22接近于侧部191及侧部192结合的位置。类似地，开口21'邻近于开口22'，开口21'及开口22'处于基本上相同高程，且开口20'及21'接近于侧部193及侧部194结合的位置。
开口20及20'为基本上且对角对称。开口22及21'为基本上且对角对称。开口21及22'为基本上且对角对称。开口20、21、22、20'、21'及22'的其它布置或位置也在本发明的范围内。
在一或多个实施例中，开口20、21、22、20'、21'及22'各自具有与其它开口基本上相同大小及形状；在其它实施例中，开口20、21、22、20'、21'及22'中的一或多者可具有不同于其它开口的大小或形状。
在一或多个实施例中，开口20、21、22、20'、21'及22'中的一者形成在EMI屏蔽19e上且剩余开口被省略。
预期，一或多个开口可形成在图5中的EMI屏蔽19e的顶部部分195上，且可安置在对应半导体装置封装的多个组件中的一者上(例如，图2中的衬底10的顶部表面101上的IC11、RF模块121、功率放大器131及电子组件17的组件)。
图5A说明根据本发明的一或多个实施例的图5中以虚线轮廓线所展示的EMI屏蔽19e的部分的放大图。开口21及22由侧部191的壁部分191a分离。开口21具有长度A且壁部分191a具有长度B。长度A大于或等于长度B。长度A对长度B的比率的范围可介于从大约一到大约十；举例来说，长度A可为1mm且长度B可为1mm。
图5B标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线51表示如图1A中所展示的半导体装置封装1'的频率响应，且线52表示如图2中所展示的半导体装置封装2的频率响应，其中图2中的EMI屏蔽19被替换为如图5中所展示的EMI屏蔽19e。图5B中的标绘图的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，图2中的功率放大器131的输入及输出的耦合功率。
参考虚线51，峰值53展示虚线51在大约10.58GHz的频率下具有大约-32dB的相对最大耦合功率。
参考线52，峰值54展示线52在大约10.22GHz的频率下具有大约-32dB的相对最大耦合功率。线52的点55在大约10.58GHz的频率下具有大约-50dB的耦合功率。
将点54与点53进行比较，共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19e(图5)的结构改变而从大约10.58GHz移位到大约10.22GHz。当半导体装置封装1’具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约10.58GHz下共振，此在为5GHz频带双倍的频带(例如，频带5.18GHz到5.825GHz的双倍为频带10.36GHz到11.65GHz)内下降。当半导体装置封装2具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约10.22GHz(其在为5GHz频带双倍的频带(10.36GHz到11.65GHz)外部)下共振。
将点55与点53进行比较，耦合功率在大约10.58GHz下从大约-32dB减少到大约-50dB。当半导体装置封装1'(图1A)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-32dB。当具有EMI屏蔽19e的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-50dB。
图6说明根据本发明的一或多个实施例的EMI屏蔽19f。开口20、20'、21、21'形成在侧部191、192、193及194上且无任何一个开口邻近于侧部191与194之间的接头或邻近于侧部192与193之间的接头。开口20及21接近于侧部191与192之间的接头，且开口20'及21'接近于侧部193与194之间的接头。
图6A标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线61表示如图1A中所展示的半导体装置封装1'的频率响应，且线62表示如图2中所展示的半导体装置封装2的频率响应，其中EMI屏蔽19被替换为如图6中的EMI屏蔽19f。图6A中的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，图2中的功率放大器131的输入及输出的耦合功率。
参考虚线61，峰值63展示虚线61在大约10.58GHz的频率下具有大约-32dB的相对最大耦合功率。
参考线62，峰值64展示线62在大约9.85GHz的频率下具有大约-35dB的相对最大耦合功率。线62的点65在大约10.58GHz的频率下具有大约-62dB的耦合功率。
将点64与点63进行比较，共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19f(图6)的结构改变而从大约10.58GHz移位到大约9.85GHz。当半导体装置封装1’(图1A)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约10.58GHz下共振，此在为5GHz频带双倍的频带(例如，频带5.18GHz到5.825GHz的双倍为频带10.36GHz到11.65GHz)内下降。当具有EMI屏蔽19f(图6)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约9.85GHz(其在为5GHz 频带双倍的频带(10.36GHz到11.65GHz)内外部)下共振。
将点65与点63进行比较，耦合功率在大约10.58GHz的频率下从大约-32dB减少到大约-62dB。当半导体装置封装1'(图1A)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-32dB。当具有EMI屏蔽19f(图6)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-62dB。
EMI屏蔽中的开口可具有不同于矩形的形状，如由以下图6B到6R中的实例所说明。图6B到6R中的每一者说明根据本发明的一或多个实施例的EMI屏蔽的部分的放大图，其中代表开口被称作开口21。应理解，其它形状、大小及组合的开口也在本发明的范围内。
图6B说明三角形开口21。在一或多个实施例中，开口21经定形为等边三角形，其中长度L5为大约1.21mm，长度L6为大约1.21mm且长度L7为大约1.21mm。开口21经安置相对于EMI屏蔽(在所展示定向中)的上部表面或下部表面处于基本上相同高程。两个邻近开口21经分离达大约0.3mm的距离D4。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.49GHz(图6B)。
图6C说明根据本发明的一或多个实施例的图6的EMI屏蔽的放大视图。图6中的矩形开口20、20'、21、21'中的每一者可被改变以具有类似于图6C中的开口21的尺寸，其中长度L8为大约3mm且高度H3为大约0.8mm。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.56GHz(图6C)。
图6D说明三角形开口21。在一或多个实施例中，开口21经定形为等边三角形，其中长度L5为大约1.21mm，长度L6为大约1.21mm且长度L7为大约1.21mm。开口21经安置相对于EMI屏蔽(在所展示定向中)的上部表面或下部表面处于基本上相同高程。最左侧开口21及最右侧开口21被分离达大约0.48mm的距离D5。开口21经布置使得三角形形状在定向上交替，其中每一三角形形状与其相邻三角形形状相反。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.36GHz(图6D)。
图6E说明圆形开口21。每一开口21具有大约0.9mm的直径L9。开口21经安置处于基本上相同高程。两个邻近开口21经分离达大约0.3mm的距离D6。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.52GHz(图6E)。
图6F说明具有大约2.1mm的最长直径或长轴L10的椭圆开口21。开口21经安置处于基本上相同高程。两个邻近开口21经分离达大约0.3mm的距离D7。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.02GHz(图6F)。
图6G说明具有大约0.95mm的长度L11及大约0.8mm的高度H4的大约方形开口21。两个邻近开口21经分离达大约0.1mm的距离D8。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.40GHz(图6G)。
图6H说明具有大约1.45mm的长度L12及大约1.2mm的长度L13的平行四边形开口21。开口21经安置处于基本上相同高程。两个邻近开口21经分离达大约0.25mm的距离D9。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.97GHz(图6H)。
图6I说明具有大约3mm的长度L14、大约0.8mm的长度L15及大约0.1mm的宽度L31的L形开口21。开口21经安置处于基本上相同高程。两个邻近开口21经分离达大约1mm的距离D10。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.98GHz(图6I)。
图6J说明具有大约3mm的长度Li6及大约0.35mm的高度H5的成对开口21。开口21经侧向分离达大约1mm的距离D11及经垂直地分离达大约0.1mm的距离D12。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.62GHz(图6J)。
图6K说明成对的矩形开口21，每一开口21具有大约1.45mm的长度L17及大约0.8mm的高度H6。每一对开口21与相邻对开口21经分离达大约1mm的距离D13。每一开口21与相同对中的另一开口21分离达大约0.1mm的距离D14。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.2GHz(图6K)。
图6L说明成对的三角形开口21，每一开口21具有大约3mm的长度L18及大约0.8mm的高度H7。每一对开口21与相邻对开口21经分离达大约1mm的距离D15。每一开口21与相同对中的另一开口21分离达大约0.065mm的距离D16。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.77GHz(图6L)。
图6M说明具有大约3mm的长度L19及大约0.25mm的高度H8的窄矩形开口21。两个邻近开口21经分离达大约1mm的距离D17。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.96GHz(图6M)。
图6N说明具有大约3mm的长度L20、大约0.1mm的宽度L21及大约0.8mm的高度H9的U形开口21。两个邻近开口21经分离达大约1mm的距离D18。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.74GHz(图6N)。
图6O说明具有大约3mm的长度L22、大约0.1mm的宽度L23及大约0.8mm的高度H10的C形开口23。两个邻近开口21经分离达大约1mm的距离D19。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.86GHz(图6O)。
图6P说明具有大约3mm的长度L24、大约0.1mm的宽度L25、大约0.8mm的高度H11及大约0.04mm的宽度L26的Z形开口21。两个邻近开口21经分离达大约1mm的距离D20。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约9.82GHz(图6P)。
图6Q说明具有大约3mm的长度L27、大约0.8mm的高度H12及大约0.075mm的宽度L28的对角开口21。两个邻近开口21经分离达大约1mm的距离D21。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.38GHz(图6O)。
图6R说明具有大约3mm的长度L29、大约0.8mm的高度H13及大约0.1mm的宽度L30的旋转V形开口21。两个邻近开口21经分离达大约1mm的距离D22。在此设计的情况下，共振频率从大约10.58GHz(图1A)移位到大约10.04GHz(图6R)。
图7说明根据本发明的实施例的EMI屏蔽19g。EMI屏蔽19g类似于如参考图6所说明及所描述的EMI屏蔽19f，除开口20及20'被消除以外。
图7A标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线71表示图1A中所展示的半导体装置封装1'的频率响应，且线72表示如图2中所展示的半导体装置封装2的频率响应，其中EMI屏蔽19被替换为图7的EMI屏蔽19g。图7A中的标绘图的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，如图2中所展示的功率放大器131的输入及输出的耦合功率。
参考虚线71，峰值73展示虚线71在大约10.58GHz的频率下具有大约-32dB的相对最大耦合功率。
参考线72，峰值74展示线72在大约9.95GHz的频率下具有大约-35dB的相对最大耦合功率。线72的点75在大约10.58GHz的频率下具有大约-57dB的耦合功率。
将点74与点73进行比较，共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19g(图7)的结构改变而从大约10.58GHz移位到大约9.95GHz。当半导体装置封装1’(图1A)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约10.58GHz(其在为5GHz频带的双倍的频带(大约10.36GHz到大约11.65GHz)中)下共振。当具有EMI屏蔽19g(图7)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约9.95GHz(其在为5GHz频带双倍的频带的外部)下共振。
将点75与点73进行比较，耦合功率在大约10.58GHz下从大约-32dB减少到大约-57dB。当半导体装置封装1'(图1A)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-32dB。当具有EMI屏蔽19g(图7)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-57dB。
图8说明根据本发明的一或多个实施例的EMI屏蔽19h。EMI屏蔽19h包含在侧部191、192、193及194上的开口23。
图8A说明图8中以虚线展示的EMI屏蔽19h的放大图。两个邻近开口23由侧部191的第一壁部分191b分离。开口23在三侧上围绕侧部191的第二壁部分191c。开口23具有长度A且第一壁部分191b具有长度B'。长度A'大于长度B'。长度A对长度B'的比率的范围可介于从大约二到十；举例来说，长度A可为大约2mm且长度B'可为大约0.2mm。
第二壁部分191c及开口23的右边缘233r经分离达距离D23。第二壁部分191c及开口23的左边缘233f经分离达距离D24。第二壁部分191c及开口23的上部边缘232经分离达距离E。
在一或多个实施例中，第二壁部分191c的长度C为大约1.6mm；在其它实施例中，长度C可具有不同值。在一或多个实施例中，距离D23为大约0.2mm；在其它实施例中，距离D23可具有不同值。在一或多个实施例中，距离D24为大约0.2mm；在其它实施例中，距离D24可具有不同值。在一或多个实施例中，距离E为大约0.2mm；在其它实施例中，距离E可具有不同值。
预期开口23可旋转，使得第二壁部分191c可从边缘232、233r或233f延伸。
分离开口23的相对薄的第一壁部分191b可充当感应器结构。
图8B标绘根据本发明的实施例的不同半导体装置封装的频率响应。虚线81表示图1A中所展示的半导体装置封装1'的频率响应，且线82表示如图2中所展示的半导体装置封装2的频率响应，其中EMI屏蔽19被替换为如图8中的EMI屏蔽19h。图8B中的标绘图的垂直轴表示半导体装置封装中的任何两个导线/端口的耦合功率，举例来说，如图2的功率放大器131的输入及输出的耦合功率。
参考虚线81，峰值83展示虚线81在大约10.58GHz的频率下具有大约-32dB的相对最大耦合功率。
参考线82，峰值84展示线82在大约9.5GHz的频率下具有大约-36dB的相对最大耦合功率。线82的点85在大约10.58GHz的频率下具有大约-57dB的耦合功率。
将点84与点83进行比较，共振频率由于从EMI屏蔽19'(图1A)到EMI屏蔽19h(图8)的结构改变而从大约10.58GHz移位到大约9.5GHz。当半导体装置封装1’(图1A)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约10.58GHz(其在为5GHz频带的双倍的频带(大约10.36GHz到大约11.65GHz)中)下共振。当具有EMI屏蔽19h(图8)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，可使信号中所包含的噪音在大约9.5GHz(其在为5GHz频带双倍的频带的外部)下共振。
将点85与点83进行比较，耦合功率在大约10.58GHz的频率下从大约-32dB减少到大约-57dB。当半导体装置封装1'(图1A)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-32dB。当具有EMI屏蔽19h(图8)的半导体装置封装2(图2)具有在5GHz频带中的操作频率时，大约10.58GHz下的耦合功率为大约-57dB。
图9A为根据本发明的实施例的半导体装置封装的模拟结果。图形90展示针对图1A中的半导体装置封装1'的电场强度分布。图形90的区域91及93中的每一者指示超过4.0×10＝40dB伏特/米(dBV/m)的电场强度。图形90的区域92及94中的每一者指示超过4.5×10＝45dBV/m的电场强度。图形90展示图1A的半导体装置封装1'中的相对高共振的区，例如区域91、92、93及94。
返回参考图1A，在EMI屏蔽19'的侧部191及192的接头处或接近于其的电场强度可具有相同或类似于图9A中所展示的区域91及92的分布的分布，而EMI屏蔽19'的侧部193及194的接头处或接近于其的电场强度可具有相同或类似于如图9A中所展示的区域93及94的分布的分布。
图9B说明根据本发明的实施例的半导体装置封装的模拟结果。图形90'展示针对具有如图5中所展示的开口20、21、22、20'、21'及22'的如图2中所展示的半导体装置封装2的电场强度分布。图形90'的每一区域指示小于4.5×10＝45dBV/m的电场强度。
返回参考图5，接近于EMI屏蔽19e的侧部191及192的接头的开口20、21及22以及EMI屏蔽19e的侧部193及194的接头的开口20'、21'及22'可促进类似于图9A及图9B之间所说明的差异的电场强度分布的差异。
预期，类似于如图9A中所展示的图1A的半导体封装1'的模拟结果的半导体装置封装的模拟结果可用于决定具有相对高共振的区域。当决定相对高共振的区域时，例如图9A中的区域91、92、93及94，这些区域的位置可用于决定开口的位置(例如，图5中的开口20、21、22、20'、21'及22')。
如本文中所使用，术语“基本上”、“基本”、“大约”及"约"被用于描述及考虑小变化。在结合事件或情形使用时，所述术语可是指其中确切地发生事件或情形的例项以及其中近似地发生事件或情形的例项。举例来说，当结合数值使用时，所述术语可是指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。
提及两个组件的术语“基本上正交”可是指两个组件之间小于或等于90°的±10°的变化范围，例如小于或等于±5°、小于或等于±3°、小于或等于±2°，或小于或等于±1°。
提及两个或多于两个组件的术语“处于基本上相同高程”可是指组件中的每一者距特征或表面的距离，其中相对于两个或多于两个组件的距离的差小于或等于任一组件的距离的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。
如果表面上的最高点的高度与表面上的最低点的高度之间的差小于0.5μm、大于1μm、大于2μm或大于5μm，那么表面可被认为基本上平面。
如本文中所使用，术语“导电”、“导电”及“导电性”是指传输电流的能力。导电材料通常指示几乎不展现对电流的流动的阻碍的那些材料。导电性的一个度量为西门子/米(S/m)。通常，导电材料为具有大于大约104S/m的导电性的材料，例如至少105S/m或至少106S/m。材料的导电性可有时随温度变化。除非另一规定，否则材料的导电性是在室温下进行测量。
如本文中所使用，术语“连接”、“经连接”及“连接”是指操作耦合或链接。经连接组件可为直接或间接(例如，通过另一组件组)彼此耦合。
另外，数量、比率及其它数值有时在本文中以范围格式呈现。应理解，此范围格式是出于便利及简洁起见而使用且应灵活地理解为包含明确规定为范围的限制的数值，而且还包含所述范围内囊括的所有个别数值或子范围，犹如每一数值及子范围是明确规定的。
虽然已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不背离如随附权利要求书所界定的本发明的真实精神及范围的情况下，可做出各种改变且可替代等效物。说明可不必按比例绘制。由于制造过程及容限，因此本发明中的精巧呈现与实际设备之间可存在差异。可存在本发明的未具体说明的其它实施例。说明书及图式应视为说明性而非限制性。可进行修改以使特定情况、材料、物质组合物、方法或过程适应本发明的目的、精神及范围。所有此些修改意欲属于随附的权利要求书的范围内。虽然已参考以特定次序执行的特定操作来描述本文中所揭示的方法，但应理解，可在不背离本发明的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非本文中特别指明，否则操作的次序及分组并非本发明的限制。
附图翻译
图3B
Freq 频率
图3C
Freq 频率
图5B
Freq 频率
图6A
Freq 频率
图7A
Freq 频率
图8B
Freq 频率
图9A、图9B
_______
E Field 电场。

Claims (20)

1.一种半导体装置封装，其包括：
衬底；
至少一个组件，其位于所述衬底的表面上；
封装本体，其包封所述至少一个组件；及
电磁干扰EMI屏蔽，其适形地形成在所述封装本体上，所述EMI屏蔽具有界定第一开口的第一侧部。
2.根据权利要求1所述的半导体装置封装，其中所述第一开口具有长度及高度，其中所述长度大于所述高度。
3.根据权利要求1所述的半导体装置封装，其中所述第一开口具有由0.026λ≦L1≦0.155λ决定的第一长度L1，且λ为与所述半导体装置封装的操作频率相关的波长，且所述操作频率在从大约5.180GHz到大约5.825GHz的范围中。
4.根据权利要求1所述的半导体装置封装，其中所述第一开口具有由0.029λ≦L1≦0.139λ决定的第一长度L1，且λ为与所述半导体装置封装的操作频率相关的波长，且所述操作频率在从大约5.180GHz到大约5.825GHz的范围中。
5.根据权利要求1所述的半导体装置封装，其中所述EMI屏蔽在所述第一侧部上进一步界定第二开口，其中所述第一开口具有第一长度L1且所述第二开口具有第二长度L2，所述第一长度L1及所述第二长度L2的和Ls是由0.026λ≦Ls≦0.155λ决定，且λ为与所述半导体装置封装的操作频率相关的波长，且所述操作频率在从大约5.180GHz到大约5.825GHz的范围中。
6.根据权利要求1所述的半导体装置封装，其中所述EMI屏蔽在所述第一侧部上进一步界定多个第二开口，其中所述第一开口具有第一长度L1，且所述多个第二开口中的每一者具有第二长度L2，所述第一长度L1及所述第二长度L2的和Ls是由0.026λ≦Ls≦0.155λ决定，且λ为与所述半导体装置封装的操作频率相关的波长，且所述操作频率在从大约5.180GHz到大约5.825GHz的范围中。
7.根据权利要求1所述的半导体装置封装，其中所述EMI屏蔽进一步包括连接到所述第一侧部的第二侧部，且所述EMI屏蔽在所述第二侧部上进一步界定第二开口。
8.根据权利要求1所述的半导体装置封装，其中所述EMI屏蔽进一步包括与所述第一侧部相对的第二侧部，且所述EMI屏蔽在所述第二侧部上进一步界定第二开口。
9.根据权利要求1所述的半导体装置封装，其中所述EMI屏蔽进一步包括连接到所述第一侧部的第二侧部，且所述EMI屏蔽在所述第二侧部上进一步界定第二开口，其中所述第一开口及所述第二开口经形成邻近于由所述第一侧部及所述第二侧部结合的拐角。
10.一种半导体装置封装，其包括：
衬底；
电路，其位于所述衬底的表面上，所述电路经配置以用于在第一频率下操作；
封装本体，其包封所述电路；及
适形屏蔽，其位于所述封装本体上，所述适形屏蔽界定第一开口，所述第一开口致使所述半导体装置封装不同于所述第一频率的共振频率。
11.根据权利要求10所述的半导体装置封装，所述适形屏蔽包括界定所述第一开口的第一侧部。
12.根据权利要求11所述的半导体装置封装，所述适形屏蔽包括界定第二开口的第二侧。
13.根据权利要求10所述的半导体装置封装，其中所述第一开口的位置经配置以减少所述半导体装置封装中的电场强度。
14.根据权利要求13所述的半导体装置封装，其中所述位置经配置以使所述半导体装置封装的共振频率移位。
15.根据权利要求10所述的半导体装置封装，其中所述第一开口具有长度及高度，且所述长度大于所述高度。
16.一种半导体装置封装，其包括：
衬底；
至少一个组件，其位于所述衬底的表面上；
封装本体，其包封所述至少一个组件；及
电磁干扰EMI屏蔽，其适形地形成在所述封装本体上且包括感应器结构。
17.根据权利要求16所述的半导体装置封装，其中所述感应器结构界定第一开口及邻近于所述第一开口的第二开口。
18.根据权利要求17所述的半导体装置封装，其中所述第一开口具有第一长度，且所述第一开口及所述第二开口由具有第二长度的壁部分分离，其中所述第一长度大于所述第二长度。
19.根据权利要求18所述的半导体装置封装，其中所述第一长度对所述第二长度的比率为大约一到大约十。
20.根据权利要求17所述的半导体装置封装，所述EMI屏蔽在所述半导体装置封装的一侧处界定开口。
CN201610964631.4A 2016-07-28 2016-10-28 半导体装置封装 Active CN107665885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/222,820 US10373916B2 (en) 2016-07-28 2016-07-28 Semiconductor device packages
US15/222,820 2016-07-28

Publications (2)

Publication Number Publication Date
CN107665885A true CN107665885A (zh) 2018-02-06
CN107665885B CN107665885B (zh) 2020-01-10

Family

ID=61010553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610964631.4A Active CN107665885B (zh) 2016-07-28 2016-10-28 半导体装置封装

Country Status (2)

Country Link
US (1) US10373916B2 (zh)
CN (1) CN107665885B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180419A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380623B2 (en) * 2018-03-28 2022-07-05 Intel Corporation Shield to protect vias from electromagnetic interference
CN108770227B (zh) * 2018-06-14 2021-07-13 环旭电子股份有限公司 一种基于二次塑封的SiP模组的制造方法及SiP模组

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838475A (en) * 1987-08-28 1989-06-13 Motorola, Inc. Method and apparatus for EMI/RFI shielding an infrared energy reflow soldered device
US4967315A (en) * 1990-01-02 1990-10-30 General Electric Company Metallized ceramic circuit package
CN1138287A (zh) * 1995-01-09 1996-12-18 美国电报电话公司 自动真空放置的金属射频或热屏蔽件
US5614694A (en) * 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
US5698818A (en) * 1996-04-08 1997-12-16 Digital Equipment Corporation Two part closely coupled cross polarized EMI shield
US20020154493A1 (en) * 2001-04-20 2002-10-24 Kopf Dale R. Electromagnetic interference shield
TW200933765A (en) * 2007-12-13 2009-08-01 Stats Chippac Ltd Integrated circuit package system for shielding electromagnetic interference
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
CN101395980B (zh) * 2006-03-09 2011-09-07 莱尔德技术股份有限公司 包括框架和具有多闩锁位置的罩盖的emi屏蔽和热管理组件
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US8597979B1 (en) * 2013-01-23 2013-12-03 Lajos Burgyan Panel-level package fabrication of 3D active semiconductor and passive circuit components
JP6238525B2 (ja) * 2013-01-31 2017-11-29 キヤノン株式会社 半導体パッケージおよび電子機器
KR102262955B1 (ko) * 2013-08-13 2021-06-09 키사, 아이엔씨. 비접촉 통신 유닛 커넥터 조립체
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9635789B2 (en) * 2015-01-30 2017-04-25 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with increased under-shield space

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838475A (en) * 1987-08-28 1989-06-13 Motorola, Inc. Method and apparatus for EMI/RFI shielding an infrared energy reflow soldered device
US4967315A (en) * 1990-01-02 1990-10-30 General Electric Company Metallized ceramic circuit package
CN1138287A (zh) * 1995-01-09 1996-12-18 美国电报电话公司 自动真空放置的金属射频或热屏蔽件
US5614694A (en) * 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
US5698818A (en) * 1996-04-08 1997-12-16 Digital Equipment Corporation Two part closely coupled cross polarized EMI shield
US20020154493A1 (en) * 2001-04-20 2002-10-24 Kopf Dale R. Electromagnetic interference shield
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
CN101395980B (zh) * 2006-03-09 2011-09-07 莱尔德技术股份有限公司 包括框架和具有多闩锁位置的罩盖的emi屏蔽和热管理组件
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
TW200933765A (en) * 2007-12-13 2009-08-01 Stats Chippac Ltd Integrated circuit package system for shielding electromagnetic interference
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180419A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111180419B (zh) * 2018-11-09 2023-08-15 三星电子株式会社 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构

Also Published As

Publication number Publication date
US10373916B2 (en) 2019-08-06
US20180033736A1 (en) 2018-02-01
CN107665885B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US9691710B1 (en) Semiconductor package with antenna
US7791189B2 (en) Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
US7480153B2 (en) EMI shielding package and method for making the same
US7432586B2 (en) Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
JP6669248B2 (ja) 回路モジュール
CN105895626A (zh) 半导体装置封装及其制作方法
CN107534023A (zh) 半导体元件封装件、半导体装置以及安装构造体
CN108122859B (zh) 半导体封装结构
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
CN107665885A (zh) 半导体装置封装
TW201731063A (zh) 封裝結構及其製法
EP1263043A1 (en) Electronic element with a shielding
CN206834164U (zh) 集成电路封装体
JP5915265B2 (ja) 電子部品及び電子部品の製造方法
CN106783805A (zh) 射频多芯片封装及屏蔽电路
KR20190074724A (ko) 반도체 패키지 및 그 제조방법
CN208690237U (zh) 一种混合集成电路封装外壳结构
CN109037167B (zh) 半导体装置封装及其制造方法
JP2005019900A (ja) 電子装置
TWI636540B (zh) 半導體封裝件及半導體封裝件的製法
JP6971594B2 (ja) 高周波モジュール
JP6793061B2 (ja) 高周波モジュール
JP3910423B2 (ja) Ｓａｗデバイスのパッケージ構造
CN115483193A (zh) 陶瓷半导体封装密封环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant