CN106711102B - 半导体器件、对应的生产和使用的方法以及对应的装置 - Google Patents

半导体器件、对应的生产和使用的方法以及对应的装置 Download PDF

Info

Publication number
CN106711102B
CN106711102B CN201610877351.XA CN201610877351A CN106711102B CN 106711102 B CN106711102 B CN 106711102B CN 201610877351 A CN201610877351 A CN 201610877351A CN 106711102 B CN106711102 B CN 106711102B
Authority
CN
China
Prior art keywords
lead
electrical contact
quadrangle
semiconductor devices
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610877351.XA
Other languages
English (en)
Other versions
CN106711102A (zh
Inventor
A·阿里戈尼
A·达达尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN106711102A publication Critical patent/CN106711102A/zh
Application granted granted Critical
Publication of CN106711102B publication Critical patent/CN106711102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体器件包括具有第一对相对侧和第二对相对侧的四边形封装。第一对相对侧中的两侧设置有电接触引线。第二对相对侧中的仅一侧设置有电接触引线。第二对相对侧中的没有电接触引线的一侧是无引线侧。该侧不是封装的模制侧，而是由切割表面限定。

Description

半导体器件、对应的生产和使用的方法以及对应的装置
相关申请的交叉引用
本申请要求来自于2015年11月18日提交的意大利专利申请No.102015000073934的优先权，将其公开内容通过引用并入。
技术领域
本说明书涉及半导体器件。
一个或多个实施例可以例如应用于集成电路(IC)。
背景技术
诸如集成电路(IC)的半导体器件的各种应用可以包括使用四方扁平封装(QFP)。
这种封装可以包括在四边形封装的四侧中的每一侧处的电接触引线。
现今，例如在汽车领域中的各种电子系统可能可用于不同版本中，例如涵盖从低电子内容车辆到高级车辆的范围，而没有相关差别，除了例如接口的数量或计算能力水平。
例如，用于相同应用(例如客运车辆安全气囊系统)的不同平台可以利用不同的封装大小和不同的封装布局来管理。
此外，这些平台可以由于例如解决低电子内容或高电子内容的它们的不同的目标而包括例如专用外部连接实体(ECU)，伴随因此的封装和ECU成本增加。
某些解决方案可以包括使用适合于不同的封装体大小的同心覆盖区(footprint)。
这可以促进ECU标准化和成本节省，损害在将信号路由到安装衬底(例如，印刷电路板-PCB)的灵活性和电磁兼容性-EMC性能。
甚至这些解决方案不能使最终消费者免除采用针对每个平台的专用ECU用于相同应用，其中每个ECU利用专用封装组合和不同的覆盖区来设计。
另一方面，最终消费者可能面临减少不同ECU的数量以涵盖各种类型的车辆和由每个IC覆盖区使用的PCB空间的需要。
发明内容
根据一个或多个实施例，提供了一种半导体器件。
一个或多个实施例还可以涉及生产和使用这样的器件的方法以及用于例如在汽车领域中使用的对应的装置(仅举非限制性示例：在客运车辆安全气囊系统中)。
一个或多个实施例可以提供具有没有引线(无引线)的一侧的封装。
在一个或多个实施例中，这样的封装可以通过对可能在其它方面被认为是标准封装的封装进行中途切割，例如激光切割来获得，使得两个“半封装”(可能彼此等同)可以从可能在其它方面被认为是单个标准QFP的封装获得。
一个或多个实施例可以免除对专用线路的需要，因此使得能够在减少与切割(例如激光装备)相关的投资的情况下使用现有装配线路。
由一个或多个实施例提供的额外优点可以包括：改进装配线路的利用/饱和，减少封装装配中的成本，减少涉及的各种材料，以及减少机器设置时间。
在实施例中，一种半导体器件包括：四边形封装，其包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧。
在实施例中，一种半导体器件包括：引线框架，其包括第一裸片焊盘和第二裸片焊盘，所述第一裸片焊盘和所述第二裸片焊盘由在纵向地延伸的中间间隙的相对端处的桥连接器部分连接；第一集成电路芯片，其被安装到所述第一裸片焊盘；第二集成电路芯片，其被安装到所述第二裸片焊盘；四边形封装，其对所述引线框架、所述第一集成电路芯片和所述第二集成电路芯片进行包封并且包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧，所述第一侧包括耦合到所述第一集成电路芯片的第一电接触引线和耦合到所述第二集成电路芯片的第二电接触引线，所述第二侧包括耦合到所述第一集成电路芯片的第三电接触引线和耦合到所述第二集成电路芯片的第四电接触引线，其中所述第三侧和所述第四侧是相对侧，所述第三侧包括耦合到所述第一集成电路芯片的第五电接触引线，所述第四侧包括耦合到所述第二集成电路芯片的第六电接触引线；其中所述纵向延伸的中间间隙被配置为支持将所述四边形封装切割成第一半封装和第二半封装，其中所述第一半封装包括所述第一裸片焊盘、第一集成电路芯片和所述第一电接触引线、所述第三电接触引线和所述第五电接触引线，并且所述第二半封装包括所述第二裸片焊盘、第二集成电路芯片和所述第二电接触引线、所述第四电接触引线和所述第六电接触引线。
在实施例中，一种生产半导体器件的方法包括：提供四边形引线框架，所述四边形引线框架包括在其之间具有中间平面的第一引线框架部分和第二引线框架部分，其中所述第一引线框架部分和所述第二引线框架部分包括相应的裸片焊盘焊区，其中电接触引线的集合设置在所述四边形引线框架的所有侧上，将第一半导体裸片和第二半导体裸片布置在所述第一引线框架部分和所述第二引线框架部分的所述相应的裸片焊盘焊区上，将封装模制到具有布置在其上的所述第一半导体裸片和所述第二半导体裸片的所述四边形引线框架上，以及沿所述中间平面切割具有布置在其上的所述第一半导体裸片和所述第二半导体裸片以及模制在其上的所述封装的所述四边形引线框架，由此产生在所述中间平面处分开的成对半导体器件。
在实施例中，一种方法包括：将半导体器件安装到安装衬底，所述安装衬底设置有至少一个四边形外部连接实体，在所述四边形外部连接实体的所有侧上具有电接触结构，其中所述半导体器件包括四边形封装，所述四边形封装包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧，将所述半导体器件连接到所述至少一个四边形外部连接实体，其中所述第三侧的所述电接触引线与在所述至少一个外部连接实体的一侧上的所述电接触结构电接触，并且所述第一侧和所述第二侧的所述电接触引线与设置在所述至少一个外部连接实体的两个其他侧上的电接触结构电接触。
在在实施例中，一种电子装置包括：安装衬底，其包括至少一个四边形外部连接实体，在所述外部连接实体的所有侧上具有电接触结构，半导体器件，其被安装到所述安装衬底，所述半导体器件包括四边形封装，所述四边形封装包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧，其中，所述半导体器件被连接到所述至少一个四边形外部连接实体，其中所述第三侧的所述电接触引线与在所述至少一个外部连接实体的一侧上的所述电接触结构电接触，并且所述第一侧和所述第二侧的所述电接触引线与设置在所述至少一个外部连接实体的两个其他侧上的电接触结构电接触。
附图说明
现在将参考附图仅仅借由示例来描述一个或多个实施例，其中：
图1是针对半导体器件的封装的总体构思的示例；
图2到图4是用于制造的方法的步骤的示例；以及
图5和图6(均包括被指定为a)和b)的两个部分)是可能的使用的示例。
将认识到，为了便于表示，各个附图可以不是按相同的比例被绘制的。
具体实施方式
在以下描述中，图示了一个或多个具体细节，旨在提供对实施例的示例的深入理解。实施例可以在没有具体细节中的一个或多个具体细节的情况下来获得，或者利用其它方法、部件、材料、等等来获得。在其他情况下，未详细图示或描述已知的结构、材料或操作，以使得不会将使实施例的某些方面模糊不清。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示包含在至少一个实施例中的与该实施例相关地描述的特定配置、结构、或特性。因此，可以存在于本说明书中的一个点或多个点中的诸如“在实施例中”或“在一个实施例中”的词语未必指代同一个实施例。此外，在一个或多个实施例中可以以任何适当的方式来组合特定构象、结构或特性。
本文中使用的附图标记仅为了方便而提供并且因此不限定保护的范围或实施例的范围。
诸如集成电路的半导体器件是广泛的技术领域，包括各种类型的衬底、器件和装置。
诸如美国专利No.5,237,485A、No.7,256,479B2和No.7,996,987B2(全部通过应用并入)的文档是相关技术的示例。例如，美国专利No.7,996,987B2公开了用于生产具有使得消费者能够灵活地选择功率模块大小而不招致系统设计的重新布局的成本的公共覆盖区的一族功率模块的系统和方法。
现在对图1进行参考。一个或多个实施例包括具有没有引线(无引线)的一侧10a的半导体器件(例如，集成电路)的封装，封装10在其它方面具有常规结构。
诸如“半扁平封装”HFP的一个或多个实施例可以通过对可能在其它方面被认为是标准四边形(例如，方形或矩形)封装100(例如，参见例如图1的QFP)的封装进行例如中途切割来产生，因此产生免除电接触引线的“无引线”侧，这样的无引线侧包括对封装进行切割而得到的切割表面。
激光切割LC是适合于根据一个或多个实施例的这种切割的技术。
以这种方式，可以由单个标准封装(例如QFP 100)获得两个不同的“半”封装10(可能彼此等同)。
图2是引线框架(LF)20的设计的示例。标准引线框架制造工艺(蚀刻或冲压)和导电材料(例如铜)能够在没有任何修改的情况下被用于生产这样的引线框架20。
在一个或多个实施例中，这样的引线框架可以包括两个部分20a、20b，两个部分20a、20b相对于中心平面A-A’(或轴，假定引线框架20和由此产生的最终半导体器件封装的总体平面性的情况下)被(例如，镜像对称)布置在相对侧上。
在一个或多个实施例中，两个部分20a、20b可以包括相应的裸片焊盘焊区或区22a、22b。
在一个或多个实施例中，两个部分20a、20b可以(例如，在裸片焊盘焊区22a、22b处)借助于例如跨在关于轴A-A’共同扩展的裸片焊盘焊区22a、22b之间的中间间隙26延伸的桥式连接结构24被机械链接到彼此。
在一个或多个实施例中，连接结构24(例如，接合裸片焊盘22a、22b的相对端的两个结构)可以提供引线框架结构的稳定性和刚性。
图2到4另外示出在一个或多个实施例中，“中心”引线，即在引线框架20的靠近封装中心线(轴A-A’)的区域处的引线可以被省略例如以便不干扰如下文描述的切割。
图3是(具有为了该目的的任何已知的类型的)裸片附接工艺步骤的示意性示例，借助于该裸片附接工艺步骤：
-第一裸片30a被放置在左侧裸片焊盘焊区22a上。
-第二裸片30b被放置在右侧裸片焊盘焊区22b上。
在一个或多个实施例中，第二裸片30b可以具有与第一裸片30a相同的类型，在被旋转180°之后被放置到右侧裸片焊盘焊区22b上。
当然，对“第一”和“第二”裸片以及“左侧”和“右侧”焊区的引用仅为了便于解释：在一个或多个实施例中，放置的顺序/位置可以相对于示例的那些被反转。
标准装配流程(没有装备类型的改变/修改)可以用于形成引线，其在一个或欧多个实施例中可以包括针对引线框架20的每个部分20a、20b形成：
-沿部分20a、20b的彼此相对的(这里较长的)侧的第一组引线201a、201b；
-沿每个部分20a、20b的两个其他(这里较短的)侧的两组相对的引线202a、202b和203a、203b。
在一个或多个实施例中，无引线可以沿部分20a、20b的彼此面对的侧而被形成，即限定在其之间的间隙26的侧。
一个或多个实施例可以包括将(任何适当类型的环氧树脂模制化合物EMC，例如)封装模制化合物28模制到引线框架20和附接到其上的裸片30a、30b上(参见图4)。
在一个或多个实施例中，装配流程可以包括例如在引线形成与封装单片化之间的封装切割步骤。
在一个或多个实施例中，这样的切割(例如，如图1中示意性地例示的激光切割LC)可以沿封装的中心线(轴A-A’)进行。
在一个或多个实施例中，这样的切割可以在模制单元上(例如，在模制化合固化之后)进行，使得沿激光路径的模制化合树脂被完全移除，而仅在裸片焊盘之间(例如，在24处)的金属连接被维持。
这些连接24可以之后例如通过在封装单片化步骤期间例如借助于专用冲切机的诸如冲切的机械动作来切断。
一个或多个实施例可以因此导致生产半导体器件10(例如，集成电路或IC)，其包括四边形封装，四边形封装包括第二对相对侧和均设置有电接触结构(例如，引线202a、202b、203a、203b)的第一对相对侧，其中第二对中的仅一侧设置有电接触结构(例如，引线201a、201b)，而剩下的侧(例如，图1、5和6中的10a)没有，即不设置有任何电接触结构，因此是无引线的。在一个或多个实施例中，这种无引线侧可以包括切割表面，例如不是从封装的模制过程得到的模制表面而是通过对模制封装进行(例如激光)切割(例如通过对模制化合物进行切割)产生的表面(其例如可以通过检查表面而检测到)的表面。
考虑直径为“d”的激光束和具有长度为X的侧的HFP方形封装，两个矩形“半”封装(HPG)之后通过切割而得到，其具有等于(X/2–d/2)和X的尺寸。
另外将认识到，一个或多个实施例不以任何方式限于通过对“完整”方形封装进行切割来产生矩形“半”封装。一个或多个实施例可以实际上导致例如通过对细长“完整”矩形封装进行切割来产生方形“半”封装。一个或多个实施例可以因此包括通过对“完整”的类似四边形(即，四条边的，方形或矩形)封装进行切割来产生四边形“半”封装。
在一个或多个实施例中，这样的半导体器件可以通过以下操作来生产：
-提供四边形引线框架(例如，20)，其包括在其之间具有中间平面(例如A-A’)的第一引线框架部分(例如，20a、20b)，其中所述第一引线框架部分和所述第二引线框架部分包括通过将电接触引线的集合(201a、202a、202b、201b、203a、203b)提供在所述四边形引线框架的所有侧上的相应的裸片焊盘焊区(例如，22a、22b)，
-将第一半导体裸片和第二半导体裸片(例如，30a、30b)布置在所述第一引线框架部分和所述第二引线框架部分的所述相应的裸片焊盘焊区上，
-将封装(例如，28)模制到具有布置在其上的所述第一半导体裸片和所述第二半导体裸片的所述四边形引线框架上，以及
-沿所述中间平面切割具有布置在其上的所述第一半导体裸片和所述第二半导体裸片的所述四边形引线框架，由此产生如在上文中例示的在所述中间平面处分开的(成对)半导体器件10。
在一个或多个实施例中，所述切割可以包括激光切割。
一个或多个实施例可以包括：
-向所述四边形引线框架提供跨所述中间平面在所述第一引线框架部分与所述第二引线框架部分之间桥式延伸的耦合结构(例如，24)；并且
-(例如，通过冲切)切断所述耦合结构以在所述中间平面处使所述成对半导体器件分开。
在一个或多个实施例中，所述中间平面可以是所述四边形引线框架的正中面(例如，中心线)，可选地其中所述第一引线框架部分和所述第二引线框架部分相对于所述中间平面镜像对称。
在一个或多个实施例中，所述第一半导体裸片和所述第二半导体裸片可以是相同的裸片，在所述第一引线框架部分和所述第二引线框架部分的所述相应的裸片焊盘焊区上被布置为彼此旋转180°。
图5和图6通过比较的方式示出了例如在外部连接实体(ECU)标准方面的一个或多个实施例的灵活性。
图5和图6中指定为a)的左侧部分例示常规布置，其中例如某个半导体器件的两个不同版本(例如，可能在电动车辆中提供相同功能的两个集成电路，其不同在于例如尺寸和/或接口的数量和/或计算能力水平方面)已经通过使用关于“完整”封装100(例如，QFP)的不同类型的(专用)外部连接实体(简称为ECU)(例如，“较大”的一种ECU1和“较小”的一种ECU2)被容纳在衬底(例如，印刷电路板)PCB上，较大的和较小的被安装在两种不同类型的专用外部连接实体上。
图5和图6中指定为b)的右侧部分例示由一个或多个实施例提供的增加的灵活性。
例如，图5的部分b)示出了示出在部分a)中并且具有例如两种不同类型的外部连接实体ECU1和ECU2的相同的PCB可以用于将较大的“完整”的封装100安装在较大的外部连接实体ECU1中，而较小的外部连接实体ECU2可以用于如上文例示的安装“半”扁平封装10，每个“半”扁平封装10为在常规布置中安装在ECU2处的完整封装100的进一步缩小的版本。
例如，图6的部分b)示出了包括单种类型的外部连接实体(例如ECU1)的PCB可以用于例如在这些实体中的一个处安装较大类型的“完整”封装100，而仍然为ECU1类型的其外部连接实体可以用于安装“半”扁平封装10，每个是完整封装100的“半”大小版本。
一个或多个实施例因此使得能够将单个ECU板设计用于不同的应用族，伴随在供应商端的因此的ECU成本降低，可能提供不同产品/封装在相同ECU板上的容易的可互换性。
图5和图6的右侧部分是如在包括以下步骤的方法中例示的使用半导体器件的方法的例示或一个或多个实施例：
-提供安装衬底(例如PCB)，其设置有至少一个四边形外部连接实体，在所述四边形外部连接实体的所有侧上具有电接触结构：参见例如ECU1、ECU2，其全部是具有四组电接触结构的四边形的(例如方形)，针对四边形形状的每一侧一组，
-将“半扁平”半导体器件10安装到所述至少一个四边形外部连接实体上，其中半导体器件10的与无引线侧相对的一侧具有与所述外部连接实体的一侧上的电接触结构电接触的它的电接触引线(例如，参见图4中的201a、201b)，并且所述第一对相对侧具有与设置在所述外部连接实体的两个其他侧上的电接触结构电接触的它们的电接触引线(例如，参见图4中的202a、202b、203a、203b)。
图5和图6的右侧部分还是电子装置的示例(例如，用于例如在电动车辆中使用的处理器或控制器)：
-安装衬底，其设置有至少一个四边形外部连接实体(例如，ECU1、ECU2)，在所述外部连接实体的所有侧上具有电接触结构，
-半导体器件10，如在前文中例示的，其被安装在所述至少一个四边形外部连接实体(例如，ECU1、ECU2)上，其中半导体器件的与无引线侧相对的一侧具有与所述外部连接实体的一侧上的电接触结构电接触的它的电接触引线(例如，参见图4中的201a、201b)，并且所述第一对相对侧具有与设置在所述外部连接实体的两个其他侧上的电接触结构电接触的它们的电接触引线(例如，参见图4中的202a、202b、203a、203b)。
图5和图6的右侧部分还是(例如，如在前文中考虑的)电子装置的类似的示例，其中安装衬底(例如PCB)设置有至少一个另外的四边形外部连接实体，在所述外部连接实体(ECU1)的所有侧上具有电接触结构，其中另外的“完整”半导体器件100(在所有它的侧上具有电接触引线)与在所述外部连接实体的所有侧上的电接触结构电接触：参见例如在图5的部分b)的左侧上的两个半导体器件100或者在图6的部分b)的左上角的半导体器件100。
在不影响潜在的原理的情况下，细节和实施例可以在不脱离保护的范围的情况下相对于已经仅仅借由示例描述的细节和实施例甚至显著地变化。
保护的范围由随附权利要求限定。

Claims (23)

1.一种半导体器件，包括：
四边形封装，包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧。
2.根据权利要求1所述的半导体器件，还包括被包封在所述四边形封装内的引线框架，所述引线框架包括在所述第四侧处的在所述引线框架中的平行于所述第四侧纵向地延伸的间隙。
3.根据权利要求2所述的半导体器件，其中所述引线框架还包括在所述间隙的相对端处的由所述切割表面切断的桥连接器部分。
4.一种半导体器件，包括：
引线框架，包括第一裸片焊盘和第二裸片焊盘，所述第一裸片焊盘和所述第二裸片焊盘由在纵向地延伸的中间间隙的相对端处的桥连接器部分连接；
第一集成电路芯片，被安装到所述第一裸片焊盘；
第二集成电路芯片，被安装到所述第二裸片焊盘；
四边形封装，对所述引线框架、所述第一集成电路芯片和所述第二集成电路芯片进行包封并且包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧，所述第一侧包括耦合到所述第一集成电路芯片的第一电接触引线和耦合到所述第二集成电路芯片的第二电接触引线，所述第二侧包括耦合到所述第一集成电路芯片的第三电接触引线和耦合到所述第二集成电路芯片的第四电接触引线，其中所述第三侧和所述第四侧是相对侧，所述第三侧包括耦合到所述第一集成电路芯片的第五电接触引线，所述第四侧包括耦合到所述第二集成电路芯片的第六电接触引线；
其中所述纵向延伸的中间间隙被配置为支持将所述四边形封装切割成第一半封装和第二半封装，其中所述第一半封装包括所述第一裸片焊盘、第一集成电路芯片和所述第一电接触引线、所述第三电接触引线和所述第五电接触引线，并且所述第二半封装包括所述第二裸片焊盘、第二集成电路芯片和所述第二电接触引线、所述第四电接触引线和所述第六电接触引线。
5.一种生产半导体器件的方法，包括：
提供四边形引线框架，所述四边形引线框架包括在其之间具有中间平面的第一引线框架部分和第二引线框架部分，其中所述第一引线框架部分和所述第二引线框架部分包括相应的裸片焊盘焊区，其中电接触引线的集合设置在所述四边形引线框架的所有侧上，
将第一半导体裸片和第二半导体裸片布置在所述第一引线框架部分和所述第二引线框架部分的所述相应的裸片焊盘焊区上，
将封装模制到具有布置在其上的所述第一半导体裸片和所述第二半导体裸片的所述四边形引线框架上，以及
沿所述中间平面切割具有布置在其上的所述第一半导体裸片和所述第二半导体裸片以及模制在其上的所述封装的所述四边形引线框架，由此产生在所述中间平面处分开的成对半导体器件。
6.根据权利要求5所述的方法，其中所述切割包括激光切割。
7.根据权利要求5所述的方法，包括：
向所述四边形引线框架提供延伸到跨所述中间平面的在所述第一引线框架部分与所述第二引线框架部分之间的桥的耦合结构；并且
其中切割包括切断所述耦合结构以在所述中间平面处分成所述成对半导体器件。
8.根据权利要求5所述的方法，其中所述中间平面是所述四边形引线框架的中间平面，其中所述第一引线框架部分和所述第二引线框架部分相对于所述中间平面镜像对称。
9.根据权利要求5所述的方法，其中所述第一半导体裸片和所述第二半导体裸片是相同的裸片，在所述第一引线框架部分和所述第二引线框架部分的所述相应的裸片焊盘焊区上被布置为彼此旋转180°。
10.根据权利要求5所述的方法，包括：
向所述四边形引线框架提供与所述中间平面对齐的纵向延伸的中间间隙；并且
其中切割包括切断所述纵向延伸的中间间隙。
11.一种使用半导体器件的方法，包括：
将所述半导体器件安装到安装衬底，所述安装衬底设置有至少一个四边形外部连接实体，在所述四边形外部连接实体的所有侧上具有电接触结构，
其中所述半导体器件包括四边形封装，所述四边形封装包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧，
将所述半导体器件连接到所述至少一个四边形外部连接实体，其中所述第三侧的所述电接触引线与在所述至少一个外部连接实体的一侧上的所述电接触结构电接触，并且所述第一侧和所述第二侧的所述电接触引线与设置在所述至少一个外部连接实体的两个其他侧上的电接触结构电接触。
12.一种电子装置，包括：
安装衬底，包括至少一个四边形外部连接实体，在所述外部连接实体的所有侧上具有电接触结构，
半导体器件，被安装到所述安装衬底，所述半导体器件包括四边形封装，所述四边形封装包括第一侧和第二侧并且还包括第三侧和第四侧，其中所述第一侧和所述第二侧是相对侧并且均设置有电接触引线，其中所述第三侧和所述第四侧是相对侧，并且其中所述第三侧设置有电接触引线，并且其中所述第四侧是无引线侧，并且其中所述第一侧到所述第三侧是所述四边形封装的模制侧，并且所述第四侧是所述四边形封装的由切割表面限定的非模制侧，
其中，所述半导体器件被连接到所述至少一个四边形外部连接实体，其中所述第三侧的所述电接触引线与在所述至少一个外部连接实体的一侧上的所述电接触结构电接触，并且所述第一侧和所述第二侧的所述电接触引线与设置在所述至少一个外部连接实体的两个其他侧上的电接触结构电接触。
13.根据权利要求12所述的电子装置，其中所述安装衬底还包括至少一个另外的四边形外部连接实体，在所述至少一个另外的外部连接实体的所有侧上具有电接触结构，并且还包括：
另外的半导体器件，其在所有侧上具有与所述至少一个另外的外部连接实体的所有侧上的所述电接触结构电接触的电接触引线。
14.一种半导体器件，包括：
安装衬底，包括引线，
半导体器件，安装至所述安装衬底，所述半导体器件包括第一侧、第二侧、第三侧和第四侧，其中所述半导体器件的所述第一侧、所述第二侧和所述第三侧包括电连接至所述安装衬底的所述引线的电接触，并且其中所述第四侧不包括电接触，
封装，包封所述安装衬底和所述半导体器件，其中所述封装具有由第一封装侧、第二封装侧、第三封装侧和第四封装侧形成的四边形形状，
其中所述引线从所述第一封装侧、所述第二封装侧和所述第三封装侧延伸，以及
其中所述第一封装侧、所述第二封装侧和所述第三封装侧是所述封装的模制侧，并且所述第四封装侧是所述封装的由切割表面限定的非模制侧。
15.根据权利要求14所述的半导体器件，其中所述安装衬底包括引线框架。
16.根据权利要求15所述的半导体器件，其中所述引线框架包括在所述第四封装侧处的在所述引线框架中的平行于所述第四封装侧纵向地延伸的间隙。
17.根据权利要求16所述的半导体器件，其中所述切割表面暴露所述引线框架的桥连接器部分。
18.根据权利要求14所述的半导体器件，其中所述切割表面是激光切割表面。
19.一种半导体器件，包括：
安装衬底，包括引线，
半导体器件，安装至所述安装衬底，所述半导体器件包括电连接至所述安装衬底的所述引线的电接触，
封装，包封所述安装衬底和所述半导体器件，其中所述封装具有由第一封装侧、第二封装侧、第三封装侧和第四封装侧形成的四边形形状，
其中所述引线从所述第一封装侧、所述第二封装侧和所述第三封装侧延伸，但不从所述第四封装侧延伸，以及
其中所述第一封装侧、所述第二封装侧和所述第三封装侧是所述封装的模制侧，并且所述第四封装侧是所述封装的由切割表面限定的非模制侧。
20.根据权利要求19所述的半导体器件，其中所述安装衬底包括引线框架。
21.根据权利要求20所述的半导体器件，其中所述引线框架包括在所述第四封装侧处的在所述引线框架中的平行于所述第四封装侧纵向地延伸的间隙。
22.根据权利要求21所述的半导体器件，其中所述切割表面暴露所述引线框架的桥连接器部分。
23.根据权利要求19所述的半导体器件，其中所述切割表面是激光切割表面。
CN201610877351.XA 2015-11-18 2016-09-30 半导体器件、对应的生产和使用的方法以及对应的装置 Active CN106711102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUB2015A005696A ITUB20155696A1 (it) 2015-11-18 2015-11-18 Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura
IT102015000073934 2015-11-18

Publications (2)

Publication Number Publication Date
CN106711102A CN106711102A (zh) 2017-05-24
CN106711102B true CN106711102B (zh) 2019-09-06

Family

ID=55410122

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201621102365.6U Withdrawn - After Issue CN206059373U (zh) 2015-11-18 2016-09-30 半导体器件和电子装置
CN201610877351.XA Active CN106711102B (zh) 2015-11-18 2016-09-30 半导体器件、对应的生产和使用的方法以及对应的装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201621102365.6U Withdrawn - After Issue CN206059373U (zh) 2015-11-18 2016-09-30 半导体器件和电子装置

Country Status (3)

Country Link
US (2) US9698087B2 (zh)
CN (2) CN206059373U (zh)
IT (1) ITUB20155696A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155696A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura
US10896869B2 (en) 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587883A (en) * 1992-12-03 1996-12-24 Motorola, Inc. Lead frame assembly for surface mount integrated circuit power package
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
CN206059373U (zh) * 2015-11-18 2017-03-29 意法半导体股份有限公司 半导体器件和电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237485A (en) 1985-04-26 1993-08-17 Sgs Microelettronica S.P.A. Apparatus and method for improved thermal coupling of a semiconductor package to a cooling plate and increased electrical coupling of package leads on more than one side of the package to a circuit board
JP2005529493A (ja) * 2002-06-06 2005-09-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイスを有するノンリードクワッドフラットパッケージ
US7053469B2 (en) * 2004-03-30 2006-05-30 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package and manufacturing method thereof
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7996987B2 (en) 2006-10-17 2011-08-16 Broadcom Corporation Single footprint family of integrated power modules
US9806006B2 (en) * 2007-09-20 2017-10-31 Utac Headquarters Ptd. Ltd. Etch isolation LPCC/QFN strip
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
US8163601B2 (en) 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6143468B2 (ja) * 2013-01-11 2017-06-07 株式会社三井ハイテック リードフレーム
JP6129671B2 (ja) * 2013-07-19 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015060876A (ja) * 2013-09-17 2015-03-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587883A (en) * 1992-12-03 1996-12-24 Motorola, Inc. Lead frame assembly for surface mount integrated circuit power package
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
CN206059373U (zh) * 2015-11-18 2017-03-29 意法半导体股份有限公司 半导体器件和电子装置

Also Published As

Publication number Publication date
US9893001B2 (en) 2018-02-13
CN206059373U (zh) 2017-03-29
US20170141019A1 (en) 2017-05-18
US20170140944A1 (en) 2017-05-18
CN106711102A (zh) 2017-05-24
US9698087B2 (en) 2017-07-04
ITUB20155696A1 (it) 2017-05-18

Similar Documents

Publication Publication Date Title
CN104701193B (zh) 具有片状重分布结构的电子组件
CN106711102B (zh) 半导体器件、对应的生产和使用的方法以及对应的装置
CN203674192U (zh) 相机模组及其封装结构
CN106971985A (zh) 半导体封装及其制造方法
US10096567B2 (en) Package substrate and package
US20130213704A1 (en) Package structure and the method to fabricate thereof
US20080029856A1 (en) Leadframe and non-lead package therewith
US20160093546A1 (en) Package stucture and method of fabricating the same
CN110223924A (zh) 一种晶圆级封装方法和晶圆
US20140117525A1 (en) Power module package and method of manufacturing the same
US20170338186A1 (en) Semiconductor package and fabrication method thereof
US20110198741A1 (en) Integrated Circuit Package with Enlarged Die Paddle
CN104798197B (zh) 双排四方扁平无引线半导体封装
CN107342276B (zh) 半导体器件及相应方法
CN105702651A (zh) 具有暴露的接触焊垫和支撑集成电路裸片的引线的集成电路器件以及形成器件的方法
CN102834916B (zh) 具有隔开的散热器的封装
KR101685545B1 (ko) 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
CN103354226B (zh) 堆叠封装器件
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
CN204361080U (zh) 电路系统及其芯片封装
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
CN102931150A (zh) 无外引脚封装结构
EP4135028A1 (en) Electronic component with moulded package
JP2015082528A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant