CN101540307B - 引脚在芯片上的半导体封装构造 - Google Patents

引脚在芯片上的半导体封装构造 Download PDF

Info

Publication number
CN101540307B
CN101540307B CN 200810085781 CN200810085781A CN101540307B CN 101540307 B CN101540307 B CN 101540307B CN 200810085781 CN200810085781 CN 200810085781 CN 200810085781 A CN200810085781 A CN 200810085781A CN 101540307 B CN101540307 B CN 101540307B
Authority
CN
China
Prior art keywords
connect
chip
void
finger
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810085781
Other languages
English (en)
Other versions
CN101540307A (zh
Inventor
范文正
徐玉梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200810085781 priority Critical patent/CN101540307B/zh
Publication of CN101540307A publication Critical patent/CN101540307A/zh
Application granted granted Critical
Publication of CN101540307B publication Critical patent/CN101540307B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示一种引脚在芯片上的半导体封装构造。该半导体封装构造主要包含该导线架的两个或两个以上引脚与至少一条连接条、粘着层、芯片、两根或两根以上焊线以及密封这些前述组件的封胶体。该连接条具有虚置接指，其排列在这些引脚的两个或两个以上接指的侧边，并且该虚置接指与这些接指为线性排列。该粘着层贴设于接指与该虚置接指的下表面。该芯片具有主动面，这些接指与该虚置接指粘附于该主动面上，以使该虚置接指邻近于该主动面的第一边缘。这些接指与该芯片的焊垫电性连接。本发明还揭示一种适用引脚在芯片上的半导体封装构造的导线架。利用该虚置接指承受应力集中作用，避免芯片主动面上的接指受到应力而分层。

Description

引脚在芯片上的半导体封装构造
技术领域
本发明有关于一种半导体装置，特别有关于一种引脚在芯片上(LOC，Lead-On-Chip)的半导体封装构造。
背景技术
半导体封装(也可称半导体构装)是以封胶体密封半导体芯片，以增加防尘及防湿性。并可使用导线架引脚将芯片的电气信号导引接出，以供对外接合至外部电气元件。所谓“引脚在芯片上”是指引脚延伸到芯片的主动面上并粘贴固定芯片而不需使用芯片承座。然而整个半导体封装工艺的粘晶与模封过程中需经过温度循环变化，由于作为芯片载体的金属引脚在热膨胀系数上仍与半导体材质的芯片有所不同，故会产生热应力，导致引脚在应力可能集中处(如邻近芯片边缘的引脚接指(finger)容易分层(delamination)或甚至断裂。
请参阅图1所示，一种公知半导体封装构造100包含两个或两个以上导线架引脚110、粘着层130、芯片140、两根或两根以上焊线150以及封胶体160。请参阅图2所示，每一个引脚110具有接指111。这些引脚110排列在导线架的两个相对较长侧，并分别往封装区域的中心收敛，以使这些接指111为微间距线性排列。请参阅图1所示，该芯片140具有主动面141，该主动面141上形成两个或两个以上焊垫142。借由该粘着层130的粘贴，该芯片140的主动面141贴设于这些引脚110上，而这些引脚110位于该主动面141之上。这些焊线150电性连接这些焊垫142至这些接指111。该封胶体160密封这些引脚110包含这些接指111的一部分、该粘着层130、该芯片140以及这些焊线150。然而，如图2及图3所示，在这些引脚110中位于最外两侧的引脚110的接指111A会遭受较大应力，为应力集中区域，导致最外两侧接指111A容易发生与该芯片140分层的情况(如图3所示)，故在模封时分层接指111A会碰触邻近接指111因而造成电气短路。
发明内容
有鉴于此，本发明的主要目的在于提供一种引脚在芯片上的半导体封装构造及其适用的导线架，能减轻导线架引脚在芯片主动面上的接指两侧的应力集中作用，避免与芯片正常电性连接的接指产生分层。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明所揭示的一种引脚在芯片上的半导体封装构造，主要包含两个或两个以上导线架引脚、至少一条连接条、粘着层、芯片、两根或两根以上焊线以及封胶体。每一引脚具有接指。该连接条具有虚置接指，其中该虚置接指系排列在这些接指的侧边，并且该虚置接指与这些接指为线性排列。该粘着层贴设于这些接指与该虚置接指的下表面，该粘着层为条状胶带。该芯片具有主动面以及两个或两个以上设于该主动面的焊垫，其中该粘着层贴附至该主动面，以使这些接指与该虚置接指位于该主动面上，且该虚置接指邻近于该主动面的第一边缘，该虚置接指与所述接指的线性排列方向平行于所述焊垫的排列方向。这些焊线连接这些焊垫至这些接指的上表面。该封胶体密封这些引脚包含这些接指的部位、该连接条、该粘着层、该芯片以及这些焊线；其中所述主动面还具有第二边缘，其与该第一边缘大概呈垂直，其中该连接条通过该第一边缘而延伸连接至该虚置接指的内端，所述引脚通过该第一边缘与该第二边缘而延伸连接至所述接指的外端。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的半导体封装构造中，该连接条可不延伸到该封胶体之外，而每一引脚具有延伸到该封胶体之外的外脚部。
在前述的半导体封装构造中，该连接条可具有弹性曲折部，位于该主动面之外。
在前述的半导体封装构造中，还可包含模流控制板，其与该连接条一体连接。
在前述的半导体封装构造中，该模流控制板与该连接条之间可形成为下沉弯折。
在前述的半导体封装构造中，该连接条与该虚置接指的连接形状可为L形。
在前述的半导体封装构造中，该连接条与该虚置接指的连接形状可为T形。
在前述的半导体封装构造中，这些引脚中邻近该虚置接指的引脚还可具有分支接指，排列在其一体连接的接指与该虚置接指与之间。
在前述的半导体封装构造中，该分支接指与一体连接的该接指可为U形连接。
在前述的半导体封装构造中，该虚置接指与这些接指的线性排列方向可与该主动面邻近有该虚置接指的第一边缘大概呈垂直。
本发明还揭示适用于前述的引脚在芯片上的半导体封装构造的导线架，其包含：两个或两个以上导线架引脚，每一个引脚具有接指；
至少一条连接条，具有虚置接指，其中该虚置接指排列在接指的侧边，并且该虚置接指与接指为线性排列；以及
粘着层，贴设于接指与该虚置接指的下表面；
其中，接指与该虚置接指位于用以贴设芯片的粘晶区内，且该虚置接指邻近于该粘晶区的第一边缘。
由以上技术方案可以看出，本发明的引脚在芯片上的半导体封装构造，有以下优点：
第一，在接指两侧提供虚置接指以承受应力，虚置接指无连接外引脚，即使虚置接指分层仍不会影响电性功能。
第二，能有助于虚置接指在抗应力功效的增进。
第三，能有助于邻接侧边接指在抗应力功效的增进。
第四，能避免模流控制板受到模流压力而自由晃动，可减少模流控制板的自由端并且不需要连接到引脚，可使模流控制板发挥较佳的不易偏移倾斜的上下模流平衡。
第五，能使连接条不会影响引脚的延伸配置。
第六，能加强连接条在封胶体内的锁结能力。
附图说明
图1为公知引脚在芯片上的半导体封装构造沿引脚中心线的截面示意图；
图2为公知适用于引脚在芯片上的半导体封装构造的导线架的平面示意图；
图3为公知引脚在芯片上的半导体封装构造沿引脚接指横切的局部截面示意图；
图4为依据本发明第一具体实施例的一种引脚在芯片上的半导体封装构造沿引脚中心线的截面示意图；
图5为依据本发明第一具体实施例的适用于该半导体封装构造的导线架的平面示意图；
图6为依据本发明第一具体实施例的该导线架在粘晶与打线之后的平面示意图；
图7为依据本发明第一具体实施例的图6的导线架中在打线前的特征局部放大图；
图8为依据本发明第一具体实施例的该半导体封装构造沿引脚接指横切的局部截面示意图；
图9为依据本发明第二具体实施例的另一种引脚在芯片上的半导体封装构造在其导线架的特征局部放大图。
附图标记说明
100半导体封装构造
110引脚        111接指        111A接指
130粘着层
140芯片        141主动面      142焊垫
150焊线        160封胶体
200半导体封装构造                201粘晶区
210引脚          211接指         212外脚部
210A引脚         211A分支接指
220连接条        221虚置接指     222弹性曲折部
220’连接条      221’虚置接指
230粘着层
240芯片          241主动         242焊垫
243第一边缘      244第二边缘
250焊线          260封胶体
270模流控制板    271第一下沉弯折 272第二下沉弯折
具体实施方式
依据本发明的第一具体实施例，揭示一种引脚在芯片上(LOC，Lead-On-Chip)的半导体封装构造。其中，在此所指“引脚在芯片上”是指导线架的引脚贴附于芯片的主动面，以达到在封装过程中承载芯片的功效。图4为该半导体封装构造沿引脚中心线的截面示意图。图5为适用于该半导体封装构造的导线架的平面示意图。图6为该导线架在粘晶与打线之后的平面示意图。图7为图6的导线架中在打线前的特征局部放大图。图8为该半导体封装构造沿引脚接指横切的局部截面示意图。其中，图5可与图2的公知导线架作特征差异比对，图8可与图3的公知LOC半导体封装构造作功效差异比对。
请参阅图4及图5所示，一种引脚在芯片上的半导体封装构造200主要包含两个或两个以上导线架引脚(以下简称引脚)210、至少一条连接条220、粘着层230、芯片240、两根或两根以上焊线250以及封胶体260。这些引脚210与该连接条220选自于同一导线架而为金属材质，并具有适当的厚度(约0.2mm，并可依承载芯片重量的减轻而减少厚度)以达到足够结构强度。每一个引脚210在其内端具有接指211。请参阅图5所示，非限定地，这些引脚210可分别排列在该导线架内封装单元(即该封胶体260的形成区域)的两个相对较长侧，这些引脚210的内端往中心线延伸收敛并形成这些接指211。具体而言，该导线架的封装单元内可包含粘晶区201，该粘晶区201的尺寸可大概等于该芯片240的尺寸，且该粘晶区201为该导线架用以贴设该芯片240的区域。这些引脚210可为共平面而无下沉弯折，以提供更佳的芯片支撑强度。
请参阅图5、图6及图7所示，该连接条220具有虚置接指221，其中该虚置接指221排列在这些接指211的侧边，并且该虚置接指221与这些接指211为线性排列，其线性排列方式可平行于该芯片240的两个或两个以上焊垫242的排列方向(如图6及图7所示)。如图5所示，这些接指211与该虚置接指221位于该粘晶区201内，换言之，如图6、图7及图8所示，这些接指211与该虚置接指221位于该芯片240的主动面241上。故该虚置接指221排列于应力集中处，更接近该粘晶区201的边缘，以承受作用于这些接指211的应力。该虚置接指221在形状上模拟这些接指211的形状，其宽度可不小于这些接指211的宽度。由于该虚置接指221连接在该连接条220，这些接指211连接在这些引脚210，故该虚置接指221为额外附设且无电性功能的假接指。在本实施例中，该连接条220可不延伸到该封胶体260之外，而每一个引脚210具有延伸到该封胶体260之外的外脚部212。请再参阅图7所示，较佳地，这些引脚210中邻近该虚置接指221的引脚210A还可具有分支接指211A，其排列在其一体连接的接指211与该虚置接指221之间，增进这些引脚210在这些接指211的侧边处的抵抗分层能力。该分支接指211A与其一体连接的接指211可为U形连接。此外，这些外脚部212可分别由该封胶体260两个相应的侧边延伸而出，并可弯折成适当形状，如图4所示的海鸥脚或其它如I形或J形脚等等，以供对外表面接合。
较佳地，请参阅图7所示，该连接条220与该虚置接指221的连接形状可为L形，加强该虚置接指221在该封胶体260(如图8所示)内的锁结能力且不影响这些引脚210的配置空间。在另一实施例中，请参阅图9所示，另一种连接条220’与虚置接指221’的连接形状可为T形，加强该虚置接指221’在该封胶体260内的锁结能力。
请参阅图7及图8所示，该粘着层230贴设于这些接指211与该虚置接指221的下表面。该粘着层230用以粘着该芯片240的主动面241。该粘着层230为一种双面粘性的聚酰亚胺(PI)胶带，可为条状；或者是一种B阶(B-stage)粘着材料，可预先以印刷方式形成于该芯片240的该主动面241上，再贴附这些接指211与该虚置接指221。
请参阅图4及图7所示，该芯片240的这些焊垫242设于该主动面241，又该粘着层230贴附至该主动面241，以使这些接指211与该虚置接指221位于该主动面241上。如图7所示，该虚置接指221邻近于该主动面241的第一边缘243，即相当于该粘晶区201的第一边缘。具体而言，这些焊垫242可为中央焊垫。其中，这些焊垫242可为该芯片240的电极，以供这些焊线250的打线连接。该虚置接指221与这些接指211的线性排列方向可与该主动面241邻近有该虚置接指221的第一边缘243大概呈垂直。请参阅图6及图7所示，较佳地，该主动面241还可具有第二边缘244，即相当于该粘晶区201的第二边缘，该第二边缘244与该第一边缘243大概呈垂直，其中该连接条220通过该第一边缘243而延伸连接至该虚置接指221的内端，这些引脚210通过该第一边缘243与该第二边缘244而延伸连接至这些接指211的外端，使得该连接条220不会影响这些引脚210的延伸配置。在此“内端”是指接指211或虚置接指221朝向该芯片240的这些焊垫242的一端；而“外端”是指接指211或虚置接指221远离该芯片240的这些焊垫242的另一端。请参阅图6所示，该连接条220可具有弹性曲折部222，其位于该主动面241之外，即位于该粘晶区201之外，该弹性曲折部222减少该虚置接指221因受到应力而发生分层的可能。请参阅图6及图8所示，这些焊线250连接这些焊垫242至这些接指211的上表面，以使该芯片240与这些引脚210之间电性互连。
请参阅图4及图8所示，该封胶体260密封这些引脚210包含这些接指211的部位、该连接条220、该粘着层230、该芯片240以及这些焊线250，以避免受外界污染物侵入污染。在本实施例中，该封胶体260可以压模方式形成。
因此，利用该虚置接指221的配置与连接关系，能承受应力集中的作用，减轻导线架引脚在芯片240主动面241上的接指211两侧的应力集中，避免该芯片240的该主动面241上的这些接指211受到应力而分层，提升该半导体封装构造200的产品可靠性。并且，该连接条220还可借由该弹性曲折部222可弹性吸收应力，使受到应力时不会造成该虚置接指221的位移或歪斜，以降低该虚置接指221受应力而发生分层的可能性。此外，由于该连接条220不延伸到该封胶体260之外，故即使该虚置接指221受到应力而分层或甚至断裂仍不会影响该半导体封装构造200的电性功能。
在本实施例中，请参阅图5及图6所示，该半导体封装构造200还可包含模流控制板(或称扰流板)270，其与该连接条220一体连接，避免该模流控制板270受到模流压力而自由晃动。这是因为该连接条220又经由该粘着层230而与该芯片240固定，能在该导线架中该模流控制板270不需要一体连接到这些引脚210的情况下，可以减少该模流控制板270的自由端形成，故该模流控制板270不会轻易偏移倾斜并可避免这些引脚210的歪斜或位移。该模流控制板270与该连接条220之间可形成为第一下沉弯折271，使该模流控制板270发挥较佳的上下模流平衡。在此所指“下沉弯折”是指形成与导线架不同平面的弯曲。具体而论，该模流控制板270可连接至该导线架，在该模流控制板270与该导线架的框坝之间可形成有第二下沉弯折272，以使该模流控制板270为水平下沉，以使该模流控制板270相对于这些引脚210更靠近于该封胶体260的上下表面的中央水平面，以发挥较佳的上下模流平衡。此外，由于该模流控制板270的两端分别与该连接条220至该芯片240以及该导线架连接，故可避免在模封注胶中受模流冲击而变形。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本发明技术方案范围应当依所附权利要求书为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种引脚在芯片上的半导体封装构造，其特征在于，其包含：
两个或两个以上导线架引脚，每一个引脚具有接指；
至少一条连接条，其具有虚置接指，其中该虚置接指排列在接指的侧边，并且该虚置接指与接指为线性排列；
粘着层，贴设于接指与该虚置接指的下表面，该粘着层为条状胶带；
芯片，具有主动面以及两个或两个以上设于该主动面的焊垫，其中该粘着层贴附至该主动面，接指与该虚置接指位于该主动面上，且该虚置接指邻近于该主动面的第一边缘，该虚置接指与所述接指的线性排列方向平行于所述焊垫的排列方向；
两根或两根以上焊线，连接焊垫至接指的上表面；以及
封胶体，密封这些接指、该连接条、该粘着层、该芯片以及焊线；
其中所述主动面还具有第二边缘，其与该第一边缘大概呈垂直，其中该连接条通过该第一边缘而延伸连接至该虚置接指的内端，所述引脚通过该第一边缘与该第二边缘而延伸连接至所述接指的外端。
2.如权利要求1所述的引脚在芯片上的半导体封装构造，其特征在于，所述连接条不延伸到该封胶体之外，每一个引脚具有延伸到该封胶体之外的外脚部。
3.如权利要求1所述的引脚在芯片上的半导体封装构造，其特征在于，所述连接条具有弹性曲折部，其位于该主动面之外，该半导体封装构造还包含模流控制板，其与该连接条一体连接。
4.如权利要求3所述的引脚在芯片上的半导体封装构造，其特征在于，所述模流控制板与该连接条之间形成下沉弯折。
5.如权利要求1所述的引脚在芯片上的半导体封装构造，其特征在于，所述连接条与该虚置接指的连接形状为L形或T形。
6.如权利要求1所述的引脚在芯片上的半导体封装构造，其特征在于，所述引脚中邻近该虚置接指的引脚还具有分支接指，该分支接指排列在与其一体连接的接指与该虚置接指之间，并且该分支接指与一体连接的该接指为U形连接。
7.如权利要求1所述的引脚在芯片上的半导体封装构造，其特征在于，所述虚置接指与所述接指的线性排列方向与该主动面邻近有该虚置接指的第一边缘大概呈垂直。
CN 200810085781 2008-03-20 2008-03-20 引脚在芯片上的半导体封装构造 Expired - Fee Related CN101540307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810085781 CN101540307B (zh) 2008-03-20 2008-03-20 引脚在芯片上的半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810085781 CN101540307B (zh) 2008-03-20 2008-03-20 引脚在芯片上的半导体封装构造

Publications (2)

Publication Number Publication Date
CN101540307A CN101540307A (zh) 2009-09-23
CN101540307B true CN101540307B (zh) 2010-10-20

Family

ID=41123413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810085781 Expired - Fee Related CN101540307B (zh) 2008-03-20 2008-03-20 引脚在芯片上的半导体封装构造

Country Status (1)

Country Link
CN (1) CN101540307B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430291B (zh) * 2011-08-15 2014-03-11 Lextar Electronics Corp 導電線及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708293A (en) * 1996-01-05 1998-01-13 Matsushita Electronics Corporation Lead frame and method of mounting semiconductor chip
DE19715739A1 (de) * 1997-04-16 1998-10-22 Mci Computer Gmbh Halbleiter-Bauelement
US6063650A (en) * 1996-01-11 2000-05-16 Micron Technology, Inc. Reduced stress LOC assembly
US6278176B1 (en) * 1997-01-31 2001-08-21 Hitachi, Ltd. Semiconductor device and process for producing the same
CN1334603A (zh) * 2000-06-28 2002-02-06 国际商业机器公司 集成电路的平面化塑料封装模块
CN1355562A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 具有下弯部的扰流板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708293A (en) * 1996-01-05 1998-01-13 Matsushita Electronics Corporation Lead frame and method of mounting semiconductor chip
US6063650A (en) * 1996-01-11 2000-05-16 Micron Technology, Inc. Reduced stress LOC assembly
US6278176B1 (en) * 1997-01-31 2001-08-21 Hitachi, Ltd. Semiconductor device and process for producing the same
DE19715739A1 (de) * 1997-04-16 1998-10-22 Mci Computer Gmbh Halbleiter-Bauelement
CN1334603A (zh) * 2000-06-28 2002-02-06 国际商业机器公司 集成电路的平面化塑料封装模块
CN1355562A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 具有下弯部的扰流板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
CN101540307A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
TWI406376B (zh) 晶片封裝構造
JPH09129811A (ja) 樹脂封止型半導体装置
CN101540307B (zh) 引脚在芯片上的半导体封装构造
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
JP5275019B2 (ja) 半導体装置
CN101562163B (zh) 以导线架为基底的半导体封装构造及其适用的导线架
CN212587519U (zh) 一种led晶元封装结构
CN211295075U (zh) 一种芯片封装结构
CN101499444B (zh) 散热型多穿孔半导体封装构造
CN111710769A (zh) 一种led晶元封装结构及其制作工艺
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
JP5360221B2 (ja) 電子部品内蔵モジュール
TWI345823B (en) Semiconductor package with wire-bonding connections
JP5822468B2 (ja) 半導体装置
CN101533817B (zh) 引脚在承座上的半导体封装构造
JP3082507U (ja) ダブルサイドチップパッケージ
CN207338356U (zh) 一种新型晶体管
JP2000049272A5 (zh)
TWI355058B (en) Lead-on-chip semiconductor package and leadframe f
CN101499449A (zh) 晶片在引脚上的半导体封装构造
JP2801890B2 (ja) 延長されたタイバーを有するリードフレーム及びこれを用いた半導体チップパッケージ
CN100580913C (zh) 卷带式半导体封装构造及其基板
JP2005340588A (ja) 半導体装置およびその製造方法
TWI354360B (en) Leadframe-based semiconductor package and leadfram

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101020

Termination date: 20130320