JP2023501301A - プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 - Google Patents

プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 Download PDF

Info

Publication number
JP2023501301A
JP2023501301A JP2022525784A JP2022525784A JP2023501301A JP 2023501301 A JP2023501301 A JP 2023501301A JP 2022525784 A JP2022525784 A JP 2022525784A JP 2022525784 A JP2022525784 A JP 2022525784A JP 2023501301 A JP2023501301 A JP 2023501301A
Authority
JP
Japan
Prior art keywords
copper
plating
holes
acid
microvias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022525784A
Other languages
English (en)
Other versions
JP7344383B2 (ja
Inventor
デサルボ、ドナルド
ブレイク、ロン
グリオッティ、カーマイケル
ジェイ. ディセザーレ、ウィリアム
ベルマーレ、リチャード
Original Assignee
マクダーミッド エンソン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マクダーミッド エンソン インコーポレイテッド filed Critical マクダーミッド エンソン インコーポレイテッド
Publication of JP2023501301A publication Critical patent/JP2023501301A/ja
Application granted granted Critical
Publication of JP7344383B2 publication Critical patent/JP7344383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • H05K7/20136Forced ventilation, e.g. by fans
    • H05K7/20154Heat dissipaters coupled to components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

プリント回路基板の製造における銅電気めっきの方法。本方法は、貫通孔及びマイクロビアを銅で充填するために使用される。本方法は、(1)銅電気めっきを受容するための電子基板を作製する工程と、(2)電子基板内に1つ以上の貫通孔及び/又は1つ以上のマイクロビアのうちの少なくとも1つを形成する工程と、(3)電子基板を酸銅電気めっき溶液と接触させることによって、1つ以上の貫通孔及び/又は1つ以上のマイクロビアに銅を電気めっきする工程と、を含む。酸銅めっき溶液は、銅イオン源と、硫酸と、塩化物イオン源と、光沢剤と、湿潤剤と、レベラーと、を含む。酸銅電気めっき溶液は、金属化が完了するまで、1つ以上の貫通孔及び/又は1つ以上のマイクロビアをめっきする。【選択図】図1

Description

本発明は、概して、特にプリント回路基板及び他の基板内の貫通孔及びマイクロビアを充填するための、銅のための単一工程電解堆積方法に関する。
電気めっき銅溶液は、防食及び装飾コーティングを含む多くの工業用途、及び電子デバイスの製造用の電子産業で使用される。水性硫酸銅浴は、プリント回路基板(PCB)及び半導体の製造に使用される。銅は、ほとんどの他の金属よりも優れた導電率を有し、比較的小さな特徴部の用途を可能にする。
相互接続特徴部は、二電子基板に形成されるブラインドマイクロビア(BMV)、トレンチ、及び貫通孔などの特徴である。これらの特徴部は、相互接続部を導電性にするために、好ましくは銅で金属化される。回路製造中、銅は、プリント回路基板の表面の選択部分にわたって、ブラインドビア若しくはトレンチ内、及び回路基板ベース材料の表面間を貫通する貫通孔の壁上に電気めっきされる。貫通孔の壁は、プリント回路基板の回路層間に導電性を提供するように金属化される。
更に、電子デバイスは収縮し、回路基板上で共に密着して圧縮されるため、電子機器の熱管理が問題になる。電子デバイスは熱に敏感であり、熱により効率が低下して、寿命が短くなる可能性がある。したがって、熱放散を管理し、発熱構成要素から熱を引き出し、その熱を放散させるためにパネルの他の領域又は他の基板に方向付ける方法を提供することが必要である。
回路基板モジュール及び電子デバイスにおいて、回路基板に実装される電子構成要素は、表面実装型電子構成要素及び挿入実装型電子構成要素を含む。表面装着型電子構成要素は、典型的には、端子を回路基板の前面に設けられた銅箔にはんだ付けすることによって、基板に実装される。挿入実装型電子構成要素は、典型的には、リード端子を回路基板に設けられた貫通孔に挿入し、リード端子をはんだ付けすることによって、基板に実装される。
回路基板に実装された電子構成要素は、電流がそれらを通って流れるときに熱を発する。加えて、大量の熱が、大きな電流が流れる電子構成要素において生成され得る。電子構成要素の熱によって電子構成要素又は回路基板の温度が上昇すると、電子構成要素又は回路基板上に形成された電気回路が機能不全になるおそれがある。
例えば、導電性金属充填エポキシプラグ材料による貫通孔の充填、デバイスの下への銅コインの挿入、回路基板への熱ポンプの挿入、導電性接着剤の使用、発熱デバイスへのヒートシンクの取り付け、及び銅の電気めっきなど、電子デバイスの放熱を管理するための様々な方法が開発されてきた。
全体が参照により本明細書に組み込まれるKasashimaらの米国特許第9,924,589号は、回路基板の前面に実装される表面装着型電子構成要素を記載しており、回路基板の基板厚さ方向に電子構成要素と重なるように金属伝熱体が埋め込まれている。電子構成要素で発生した熱は、伝熱体によって回路基板の裏側に伝達され、熱は外部に放散される。放熱体が回路基板の裏面側に設けられ、電子構成要素で発生する熱は、伝熱体によって放熱体に伝達されて、外部に熱を放散させる。
JP2010-141279は、回路基板に貫通孔を形成し、回路基板の前面に表面実装型電子構成要素を実装して、貫通孔を覆うことを記載している。回路基板の裏面側に設けられた放熱体の上面には突出部が形成されており、突出部には伝熱体が設けられている。放熱体の突出部及び伝熱体は、伝熱体が電子構成要素に熱的に接続されるように、回路基板の裏面側から貫通孔に挿入される。次いで、電子構成要素で発生した熱を伝熱体によって放熱体に伝達して、熱を外部に放散させることができる。
JP2010-141279の図4では、複数の貫通孔が回路基板に形成され、複数の貫通孔にはんだを埋め込むことによって回路基板に複数の貫通導体が設けられている。表面実装型電子構成要素は、複数の貫通導体に熱的に接続するために回路基板の表面に実装される。電子構成要素で発生した熱は、貫通伝熱体によって回路基板の下方に設けられた放熱体に伝達され、放熱体から外部に放散される。
JP2015-104182では、回路基板の裏面に実装された表面装着型電子構成要素の本体部は、凹部の底面に熱的に接続されるように、回路基板の裏面側に設けられたヒートシンクの凹部に嵌合されている。電子構成要素で発生した熱は、ヒートシンクから外部に放射される。
主題が参照により全文本明細書に組み込まれる、Sanaeらの米国特許第9,345,176号は、少数の部品で熱を放散する電源デバイスを記載している。変圧器、チョークコイル、又はインダクタなどの電子構成要素は、回路基板に形成された矩形孔を貫通するように実装され、電子構成要素の上面又は下面は、電子構成要素に発生する熱が金属フレーム又は放熱プレートから外部に放散されるように、金属フレーム又は放熱板に熱接触させられる。
JP2007-312502は、回路基板の上面に変圧器又は反応器などの電子構成要素を実装することと、回路基板に熱接続されるように回路基板の上面側に設けられたヒートシンクに電子構成要素のコアを実装することとを記載している。次いで、電子構成要素で発生した熱をヒートシンクから外部に放散させることができる。
JP2015-106956は、放熱を改善するための放熱フィンの使用を記載している。この場合、電子構成要素はケーシングの内側底面に設置され、放熱フィンはケーシングの下部に一体的に設けられ、電子構成要素で発生した熱は放熱フィンから外部に放散される。吹込ファンをケーシングの側部に設置して、放熱フィンで空気を吹き込んで放熱性能を改善することができる。
JP2014-045529は、回路基板を収容するケースの側面に、自然空冷のための開口を記載している。冷却フィン及び強制空冷用の冷却ファンは、ケースの下部に設けられているため、回路基板に実装された電子構成要素で発生した熱を放散させることができる。
主題が参照により全文本明細書に組み込まれる、Reentsらの米国特許第9,445,510号は、銅でプリント回路基板の貫通孔を充填するためのガルバニックプロセスを記載している。Reentsのプロセスは、貫通孔を含むワークピースが(i)金属堆積電解質と接触させられ、電圧がワークピースと少なくとも1つのアノードとの間に印加されて、それにより、堆積が優先的に貫通孔の中心で行われ、貫通孔が完全に又はほぼ完全に共に成長し、その後、(ii)ワークピースが金属堆積電解質と接触させられ、電圧がワークピースと少なくとも1つのアノードとの間に印加されて、それにより、電流がワークピースに供給され、工程(i)で取得され完全に又はほぼ完全に半分に分割された貫通孔が、所望の程度まで金属で充填される2工程プロセスである。これらの工程は、Reentsらの図1及び図2に示されている。
Reentsらに記載されているように、貫通孔に銅を充填する方法は、貫通孔に実装されたデバイスから熱を引き出し、その熱をパネルの他のレベルに移送する実行可能な方法である。しかしながら、熱放散などの目的で貫通孔及び/又はマイクロビアを充填するためのプロセスを開発することが望ましく、このプロセスは、より効率的にプリント回路基板製造プロセスに統合され得る。
本発明の目的は、電子デバイスから熱を放散させる改善された方法を提供することである。
本発明の別の目的は、プリント回路基板(PCB)製造プロセスに組み込むことができる電子デバイス内で熱を放散させる方法であって、貫通孔を充填することができ、プラグ研磨、銅コイニング、及び他の類似のプロセスなどの他のプロセスの必要性を排除する方法を提供することである。
本発明の別の目的は、導電性プラグ及び接着剤よりも高い熱伝導率を提供するプロセスを提供することである。
本発明の更に別の目的は、導電率の恩恵を得るプロセスを提供することである。
本発明の更に別の目的は、空隙や欠陥を含まずに、高アスペクト比を有する貫通孔を金属化する信頼性の高い方法を提供することである。
本発明の更に別の目的は、銅で貫通孔を金属化することによって回路基板内で熱を放散させる改善された方法を提供し、結果として生じる個体銅構造が、発熱デバイスの下に配置するときに、これらのデバイスから回路基板、パネル、又は他の電子基板の領域に熱又は熱エネルギーを輸送して、無害に放散させることができる効果的な手段を提供することである。
本発明の更に別の目的は、銅めっき浴中の貫通孔に銅を充填するための単一工程プロセスを提供し、ライン内の槽の数を短縮し、装置コストを削減し、分析して保持する槽の数を減少させ、めっきに必要な整流器の数を低減することである。
本発明の更に別の目的は、他のプロセスによって実現されるビア充填めっきとブリッジめっきとの間の潜在的な分離の問題を排除することである。
本発明は、単一工程単一溶液めっきプロセスにおいて、プリント回路基板又はプリント配線板などの電子基板の貫通孔を銅で電解充填する方法を提供する。本明細書に記載の方法は、より高いパワーの発熱デバイスのより高度な梱包が必要とされる電子システムの熱管理の方法を、回路設計者に提供することである。結果として生じる固体銅構造は、熱発生デバイスの下に配置されると、これらのデバイスからの熱エネルギーをパネルの他の領域に輸送して、無害に放散させることができる効果的な手段を提供する。その結果、より効率的に動作し、より長い寿命を有するデバイスが得られる。
そのために、一実施形態では、本発明は、概して、プリント回路基板の製造の際の銅電気めっきの方法に関し、本方法は、
a)銅電気めっきを受容するための電子基板を作製する工程と、
b)電子基板内に1つ以上の貫通孔及び/又は1つ以上のマイクロビアのうちの少なくとも一方を形成する工程と、
c)電子基板を酸銅電気めっき溶液と接触させることによって、1つ以上の貫通孔及び/又は1つ以上のマイクロビアに銅を電気めっきする工程であって、酸銅電気めっき溶液が、
a.銅イオン源と、
b.硫酸と、
c.塩化物イオン源と、
d.光沢剤と、
e.湿潤剤と、
f.レベラーと、
を含有する工程と、を含み、
酸銅電気めっき溶液が、単一工程プロセス用に構成され、同じ酸銅電気めっき溶液が、金属化が完了するまで、1つ以上の貫通孔及び/又は1つ以上のマイクロビアをめっきする。
本発明による、銅の単一化学的貫通孔めっきの工程を示す図である。
比較例1による、めっきされた試験パネルの貫通孔の断面図である。
実施例1による、めっきされた試験パネルの貫通孔の断面図である。
比較例2による、めっきされた試験パネルの貫通孔の断面図である。
実施例2による、めっきされた試験パネルの貫通孔の断面図である。
実施例3による、めっきされた試験パネルの貫通孔の断面図である。
比較例3による、めっきされた試験パネルの貫通孔の断面図である。
実施例4による、めっきされた試験パネルの貫通孔の断面図である。
実施例5による、めっきされた試験パネルの第1の側面及び第2の側面のめっき外観を示す写真である。
実施例5による、貫通孔充填めっきの断面図である。
実施例6による、めっきされた試験パネルの第1の側面及び第2の側面のめっき外観を示す写真である。
実施例6による貫通孔充填めっきの断面図である。
実施例7による貫通孔開口の断面図である。
実施例7による貫通孔開口の断面図である。
本明細書で使用するとき、「a」、「an」、及び「the」は、文脈がそうでない旨を明確に指示しない限り、単数及び複数の両方を指す。
本明細書で使用するとき、「約」という用語は、パラメータ、量、持続時間などの測定可能な値を指し、具体的に列挙された値の、及びその値からの、+/-15%以下の変動、好ましくは+/-10%以下の変動、より好ましくは+/-5%以下の変動、更により好ましくは+/-1%以下の変動、及びまた更により好ましくは+/-0.1%以下の変動を、そのような変動が本明細書に説明される本発明で実施するために適切である限り、含むことを意味する。更に、修飾語「約」が指す値は、それ自体が本明細書に具体的に開示されていることも理解されたい。
本明細書で使用するとき、「下(beneath)」、「下方(below)」、「下側(lower)」、「上方(above)」、「上側(upper)」などのような空間的に相対的な用語は、図で示されるように、別の要素(複数可)又は特徴(複数可)に対する1つの要素又は特徴の関係を説明するための説明を容易にするために使用される。「前部(front)」及び「後部(back)」という用語は、限定することを意図するものではなく、適切な場合に交換可能であることが意図されていることが更に理解される。
本明細書で使用するとき、「含む(comprises)」及び/又は「含む(comprising)」という用語は、記載された特徴、整数、工程、動作、要素、及び/又は構成要素の存在を指定するが、1つ以上の他の特徴、整数、工程、動作、要素、構成要素、及び/又はそれらの群の存在又は追加を除外しない。
本明細書で使用するとき、特定の要素又は化合物に関し、「実質的に含まない」又は「本質的に含まない」とは、上記で定義されていない場合、所与の元素又は化合物が、浴分析のための金属めっきの当業者に周知である通常の分析手段によって検出されないことを意味する。このような方法としては、典型的には、原子吸光分光法、滴定法、UV-Vis分析法、二次イオン質量分析法、及び他の一般的に利用可能な分析方法が挙げられる。
本明細書で使用するとき、「ディンプル」という用語は、充填された貫通孔及び/又はマイクロビア上のブリッジ又はコンフォーマル銅めっき層の窪みを指す。
本明細書に記載の本発明の利点の1つは、めっき、特に銅めっきが既にPCB製造プロセスの一部であるため、銅めっきを使用して貫通孔を充填することができ、プラグ研磨や銅コイニングなどの他のプロセスの必要性が排除される。
更に、純粋な銅の使用は、導電性プラグ及び接着剤よりもはるかに高い熱伝導率を提供する。したがって、必要とされる場合、導電性の追加の利点がある。
最後に、本発明のプロセスは、単一銅めっき浴での単一工程で貫通孔を完全に充填し、ライン中の槽の数、したがって機器コストを低減し、維持する槽の数、及びめっきに必要な整流器の数を削減することを可能にする。更に、本発明のプロセスはまた、他のプロセスで提供されるビア充填めっき及びブリッジめっき間で起こり得る分離の問題を排除する。
熱放散が改善されたプリント回路基板を製造するための本発明のプロセスの一般的な工程は、以下を含む。
最初の工程は、熱管理のための様々な穿孔された貫通孔アレイを有するPCBを提供することである。よって、プリント回路基板は、穿孔された貫通孔のアレイ又は配置を有する金属化パネルを備える。貫通孔やマイクロビアなどは、例えば、機械的穿孔、レーザ穿孔、プラズマエッチング、シングル又はダブルショット放電加工などの様々な方法によって形成することができる。
次に、貫通孔は、当技術分野で一般に知られているように、金属化技術を使用して導電性となる。例えば、スパッタコーティング、無電解銅、炭素ベースの直接金属化、グラファイトベースの直接金属化、導電性ポリマー、パラジウムベースの直接金属化を含む様々な金属化技術が使用され得る。他の金属化技術は、当業者に知られており、本発明のプロセスにおいて使用可能であろう。一次金属化層は、無電解銅、電解銅フラッシング、又は炭素、グラファイト、又は導電性ポリマーベースの直接金属化によって形成された直接金属化層であり得る。
パネルプレート表面は、好ましくは銅又は銅コーティングされた基板である。
次に、金属化されたパネルは、酸又はアルカリ洗浄、及び酸浸漬又は工程間ですすぎを伴うマイクロエッチングなどの従来の前処理技術を使用して洗浄及び活性化される。
一実施形態では、例えば、銅の無電解堆積によって導電性シード層が非導電性表面上に形成され、銅の電気めっきを開始するために必要とされる。シード金属層は導電性であり、接着性を提供し、その上面の露出部を電気めっきすることを可能にする。
その後、パネルを、銅イオン源、硫酸、ハロゲン化物、並びに湿潤剤、光沢剤、及びレベラーを含む特殊な有機添加剤を含有する本発明の酸銅めっき浴と接触させる。本発明の酸銅めっき浴は、特殊な整流手順と組み合わせて、非常に効果的な1溶液1工程プロセスでパネル内の貫通孔を充填することができる。対照的に、貫通孔をめっきするための先行技術の銅電気めっきプロセスは、孔を閉鎖するための第1の銅めっき溶液及びめっき条件と、このように形成された2つのビアを充填するための第2の銅めっき溶液及びめっき条件と、を含む2段階プロセスを必要とする可能性がある。
一実施形態では、めっきサイクルは、(a)パルスめっきが電子基板の両側に2つのパルス形態を使用し、パルス形態が位相シフトを呈する、第1の期間にわたるパルスめっき、次いで、(b)順方向電流を使用する、第2の期間にわたる直流めっきを含む。
酸銅めっき浴中の銅イオン源は、好ましくは硫酸銅である。濃度が高まると、銅めっき溶液の抵抗率が大きくなる。硫酸濃度が高まると、硫酸銅の溶解度が低下する。酸銅めっき浴中の硫酸銅の濃度は、典型的には約100~約300g/L、より好ましくは約180~約280g/L、最も好ましくは約200~約250g/Lの範囲内に維持される。
硫酸の主な機能は、最大溶液導電率を提供することである。溶液の高導電率のため、アノード及びカソードの分極は、銅を堆積させるのに必要な電圧と同様に小さい。更に、非常に高いカソード電流密度が使用される場合、推奨限界内で、より高い濃度の硫酸銅が必要である。硫酸濃度の変化は、硫酸銅濃度の変化よりも、アノード及びカソードの分極並びに溶液導電率に対して大きな影響を及ぼす。酸銅めっき浴中の硫酸の濃度は、典型的には、約10~約150g/L、より好ましくは約70~約100g/Lの範囲内に維持される。
酸銅めっき浴はまた、ハロゲン化物イオン、最も好ましくは塩化物イオンを含有する。塩化物イオンは、湿潤剤の吸着及び阻害を増強する。少量の塩化物イオンは、ポリグリコールの電極表面に対する結合部位として作用する。塩化物は、塩化ナトリウムの形態で、又は希釈された塩酸として添加され得る。酸銅めっき浴中の塩化物イオンは、高い電流密度領域における筋状の堆積物を排除するように作用する。塩化物イオンはまた、堆積物の表面外観、構造、微小硬度、結晶配向、及び内部応力に影響を及ぼす。塩化物イオンは、電解中の電気化学的/化学的変化、堆積物への部分的な包含、すくい出し損失、浴希釈、及びアノード維持によって消費される。酸銅電気めっき浴中の塩化物イオンの濃度は、典型的には、約20~約200ppm、より好ましくは約60~約150ppm、最も好ましくは約70~約100ppmの範囲内に維持される。
銅堆積物の特性は、硫酸銅、遊離酸、添加剤、温度、カソード電流密度、及び撹拌の性質及び程度の濃度によって影響される。
貫通孔内の充填挙動は、貫通孔内並びに水平部及び縁部上の堆積速度を制御することによって少なくとも部分的に影響を受ける。これは、特定の有機添加剤を酸銅電気めっき浴に導入して、それぞれの場所に堆積する銅イオンの速度に影響を与えることによって達成され得る。上述のように、有機添加剤は、光沢剤、湿潤剤、及びレベラーのうちの1つ以上を含む。
光沢剤は、硫黄及び他の官能基を含有する有機化合物を組み込み、小粒子微細堆積物の形成に関与する。光沢剤は、レベリング剤としても作用する。光沢剤は、カソードでの電解堆積物への組み込み、又は特に不溶性アノードが使用される場合、アノードの表面上の酸化によって消費される。光沢剤はまた、金属銅の存在下でのデカップリング、副生成物の生成、又は空気酸化、アノード維持、又はすくい出し損失/浴希釈によって消費され得る。
好適な光沢剤の例としては、3-(ベンゾチアゾリル-2-チオ)-プロピルスルホン酸、ナトリウム塩と、3-メルカプトプロパン-1-スルホン酸、ナトリウム塩と、エチレンジチオジプロピルスルホン酸、ナトリウム塩と、ビス-(p-スルホフェニル)-ニ硫化物、二ナトリウム塩と、ビス-(ω-スルホブチル)-ニ硫化物、二ナトリウム塩と、ビス-(ω-スルホヒドロキシプロピル)-ニ硫化物、二ナトリウム塩と、ビス-(ω-スルホプロピル)-ニ硫化物、二ナトリウム塩と、ビス-(ω-スルホプロピル)-硫化物、二ナトリウム塩と、メチル-(ω-スルホプロピル)-ニ硫化物、二ナトリウム塩と、メチル-(ω-スルホプロピル)-三硫化物、二ナトリウム塩と、O-エチルジチオ-炭酸-S-(ω-スルホプロピル)-エステル、カリウム塩と、チオグリコール酸と、チオリン酸-O-エチル-ビス-(ω-スルホプロピル)-エステル、二ナトリウム塩;及びチオリン酸-(ω-スルホプロピル)-エステル、三ナトリウム塩と、のうちの1つ以上を含む。他の好適な硫黄含有化合物及びその塩もまた、当業者に既知であり、本明細書に記載の酸銅電気めっき浴において使用可能であろう。好ましい実施形態では、光沢剤は、ビス-(ω-スルホプロピル)-硫化物又は3-メルカプトプロパン-1-スルホン酸又はその塩を含む。
酸銅めっき浴中の光沢剤の濃度は、典型的には、約0.1~約30ppm、より好ましくは約0.5~約20ppm、最も好ましくは約4~10ppmの範囲内の範囲に維持される。
湿潤剤は、溶液中の低溶解度及び低拡散係数を有するポリグリコールなどの高分子量有機化合物を含む。抑制剤は、カソード表面上に吸着され、光沢剤及びレベラーの移動を制限する拡散層を均一に形成する。塩化物イオンの存在下では、吸着の程度及び阻害が更に増強される。一実施形態では、湿潤剤の分子量は、少なくとも約300である。より好ましくは、湿潤剤の分子量は、約500~約5,000である。
湿潤剤は、分子量の低減が生じる電解中に消費され得るか、又は堆積物に部分的に含まれることによって消費され得る。更に、アノード上に黒色フィルムを形成することができ、これは湿潤剤を含有する溶液を含む。光沢剤と同様に、湿潤剤は、アノード維持又はすくい出し損失/浴希釈によって消費され得る。
好適な湿潤剤の例としては、カルボキシメチルセルロース、ノニルフェノールポリグリコールエーテル、オクタノール-ビス-(ポリアルキレングリコールエーテル)、オクタノールポリアルキレングリコールエーテル、オレイン酸ポリグリコールエステル、ポリエチレングリコールポリプロピレングリコールコポリマー、ポリエチレングリコール、ポリエチレングリコールジメチルエーテル、ポリプロピレングリコール、ポリビニルアルコール、β-ナフチルポリグリコールエーテル、ステアリン酸ポリグリコールエステル、ステアリン酸アルコールポリグリコールエーテル、及びプロピレングリコールとエチレングリコールのコポリマーのうちの1つ以上が挙げられる。他の好適なポリグリコール及び類似の化合物も当業者に既知であり、本発明の酸銅電気めっき浴において湿潤剤として使用可能であろう。好ましい一実施形態では、湿潤剤は、プロピレングリコールとエチレングリコールとのコポリマーを含む。
酸銅めっき浴中の湿潤剤の濃度は、典型的には、約0.1~約50g/L、より好ましくは約1~約10g/Lの範囲に維持される。
レベラーは、典型的には、主要な官能基を含有する中分子量有機化合物である。一実施形態では、レベラーは、約300~約10,000、より好ましくは約500~約5,000の分子量を有する。レベラーは、溶液中での低溶解度及び低拡散係数を有し、容易にアクセス可能な表面(すなわち、平坦面及び突出する高位箇所)上の選択的吸着を通じて作用する。真のレベリングは、レベリング種の拡散制御の結果である。レベラーは、電解中の電気化学的/化学的変化、堆積物への部分的な包含、アノード維持、すくい出し損失/浴希釈によって消費される。
好適なレベラーの例としては、ポリアミン、エトキシル化ポリアミン、ポリピリジン、ポリイミダゾール、ポリビニルピリジン、ポリビニルイミダゾール、エトキシル化ポリビニルピリジン、及びエトキシル化ポリビニルイミダゾールが挙げられる。好ましい一実施形態では、レベラーは、エトキシル化ポリアミン及び/又はポリビニルピリジンを含む。
酸銅めっき浴中のレベラーの濃度は、典型的には、約0.001~約200ppm、より好ましくは約0.001~約100ppm、最も好ましくは約0.001~約50ppmの範囲内に維持される。
表1は、本発明による銅めっき浴の成分の要約である。
Figure 2023501301000002
例えば、浴への基板の浸漬又は他のめっき装置の使用を含む、当技術分野において既知な様々な手段によって、基板を水性酸銅めっき浴溶液と接触させる。特殊なパルス整流を使用することにより、パルス波形が最初に使用されて、銅めっきされる表面の量を最小限に抑えながら、貫通孔の中央の充填を加速させる。貫通孔の中心が閉鎖すると、波形は同じ酸銅めっき溶液中で直線的なDC電流に移行する。その結果、完全に充填されるまで貫通孔が連続めっきされる。
水性酸性銅めっき浴は、従来の垂直又は水平めっき装置で使用することができる。めっきシステムは、不活性又は可溶性アノードを有する垂直ホイスト、VCP、又は水平システムとして設計することができる。
好適なアノード材料の例としては、チタンメッシュ又は混合金属酸化物でコーティングされたアノード上の酸化イリジウムコーティングが挙げられる。他の好適なアノード材料も、当業者に既知である。アノードはまた、任意選択的に、好ましくは、マクロ分布を最適化するために遮蔽されている。
一実施形態では、アノード材料は、酸化イリジウム/酸化タンタルでコーティングされたチタンである。好適なアノードの1つは、De Nora DTの商品名でDeNoraS.p.Aから入手可能である。他の好適なアノード材料も当業者に既知であり、本発明の実施において使用可能である。
基板又はその表面の少なくとも一部は、噴霧、拭い、液浸、浸漬、又は他の好適な手段を含む様々な方法によって水性酸銅めっき溶液と接触させ得る。
好ましくは、水性銅めっき溶液は、めっきプロセス中に撹拌される。撹拌は、例えば、めっき浴溶液の振とう、撹拌、若しくは連続的なポンピングなどの浴の機械的運動、又は超音波処理、高温、又は空気若しくは不活性ガス(すなわち、アルゴン又は窒素)でのパージなどのガス供給によって達成され得る。
本明細書に記載のプロセスはまた、好ましくは、当技術分野で一般に知られているような洗浄、エッチング、還元、すすぎ、及び/又は乾燥工程を含む。
本明細書に記載の酸銅電気めっき浴は、パネルに対する溶液の直接衝突を提供するためのノズルアレイを備える溶液マニホールドシステムを備える。パネルの両側のノズルは、互いに、及びポンプと直接位置合わせされ、0~3.0L/分/ノズルの溶液流が可能である。
めっきは、当業者に一般に知られているように、パネル、パターン、又はボタンめっきモードで行うことができる。
めっき後、パネルをそのまま使用することができる、又はパネルに平坦化又は銅還元などの典型的なプロセスを課すことができる、又は追加のマイクロビアが銅充填貫通孔上に積み重ねられ得る追加の層を構築することができる。
図1は、本発明による銅の単一化学的貫通孔めっきの工程を示す。
図1に記載されるように、貫通孔は、回路基板内に穿孔されるか、又は他の方法で形成される。無電解銅又は直接金属化などの一次金属化工程は、貫通孔及び/又はマイクロビア内のラミネート表面を導電性にするために穿孔後に実施される。任意選択的に、一次金属化層は、導電率を上昇させ、堅牢性を高めるために、銅の薄層でフラッシュめっきされ得る。次に、表面銅めっきの量を最小限に抑えながら、貫通孔の中央の充填を加速するため、パルスめっきが開始される。次に、パルスめっきが完了すると、貫通孔の中心が閉鎖される。最後に、波形は、同じ酸銅めっき溶液中のDC電流に移行して、完全に金属化されるまで貫通孔をめっきする。
本明細書に記載のプロセスは、0.005~約3mm、より好ましくは約0.01~約1.0mm、最も好ましくは約0.05~約0.5mmの厚さを有する基板を金属化するために使用される。貫通孔径は、一般に、約0.005~約1mm、好ましくは約0.01~約0.8mm、最も好ましくは約0.075~約0.25mmの範囲である。したがって、本明細書に記載のプロセスは、約0.5:1~約6:1、より好ましくは約0.5:1~約4:1、最も好ましくは約0.5:1~約3:1のアスペクト比を有する貫通孔を金属化するのに好適である。
本明細書に記載の貫通孔の電解めっきは、パルスめっきと直流めっきを所定の方法で組み合わせて、単一工程単一浴めっきプロセスにおける貫通孔の完全な充填を達成する。
表2は、本発明による直流及びパルスめっき電流のプロセスパラメータを示す。
Figure 2023501301000003
表3は、良好な結果を生成するために決定された電流密度及びサイクル時間を含む、本発明のプロセスにおける工程の例を記載している。工程1は、プロセスにおける任意の工程であり、本発明は、工程2及び3のみを用いて実施することができることに留意されたい。
Figure 2023501301000004
以下の表4は、本発明によるパルスめっきサイクルの例を示す。表4に記載されるように、めっきサイクルは、処理されるPCBの両側で異なり得る。
Figure 2023501301000005
本明細書に記載されるように、本発明のプロセスは、パルス逆電流による特別なタイプの金属化を使用する。この特別な技術は、2つの別個のパルス整流器によって生成される2つのパルス形態間の10~280度の位相シフトを特徴とする。2つの整流器によって、プリント回路基板の2つの側面が個別に金属化され得る。更なる特徴は、療法の整流器に周期的に繰り返されるパルス休止を使用することである。
少なくとも1つの順方向電流パルスの持続時間と少なくとも1つの逆電流パルスの持続時間との比は、少なくとも4:1、より好ましくは4:1~10:1、より好ましくは5:1~9:1に調整される。
少なくとも1つの順方向電流パルスの持続時間は、好ましくは少なくとも5ms~250ms、より好ましくは100~150msに調整することができる。
少なくとも1つの逆電流パルスの持続時間は、好ましくは、5~250ms、より好ましくは100~150msに調整される。
一実施形態では、順方向電流パルスの持続時間及び逆電流パルスの持続時間は、同じ又は実質的に同じである。
ワークピースにおける少なくとも1つの順方向電流パルスのピーク電流密度は、好ましくは、15A/dm以下に調整される。ワークピースにおける少なくとも1つの順方向電流パルスのピーク電流密度は、特に好ましくは、約5A/dmである。
ワークピースにおける少なくとも1つの逆電流パルスのピーク電流密度は、好ましくは、60A/dm以下の値に調整される。ワークピースにおける少なくとも1つの逆電流パルスのピーク電流密度は、特に好ましくは、約20A/dmである。
金属化プロセスの更なる進歩において、パルス逆電流の少なくとも1つのパラメータは変更することができ、このパラメータは、順方向電流パルスの持続時間と逆電流パルスの持続時間との比、及び順方向電流パルスのピーク電流密度と逆電流パルスのピーク電流密度との比を含む群から選択される。ワークピースを金属化する際に、順方向電流パルスのピーク電流密度と逆電流パルスのピーク電流密度との比を増加させる、及び/又は順方向電流パルスの持続時間と逆電流パルスの持続時間との比を減少させることが特に有利であることが証明されている。
一実施形態では、本発明の実施に使用される装置は、
A)酸銅電気めっき浴が維持されるめっき槽と、
B)デュアルボックスマニホールド又は垂直パイプマニホールドを含む溶液送達システムと、
C)めっき槽に浸漬された回路基板の両側に同時に衝突するように配置されたエダクタノズル又はコーンノズルのアレイと、
D)PCBを固定するめっきラックと、
E)直流及びパルス逆めっきが可能な電気めっき電源整流器と、
を含む。
一実施形態では、装置は、標準的な垂直ホイスト又は自動めっき装置を含み得る。別の実施形態では、装置は、水平めっき装置を備え得る。しかしながら、垂直めっき装置が好ましい。
めっき槽は、好ましくは、加熱及び冷却を調節するための温度制御装置を備え、この制御装置は、酸銅電気めっき浴を所望の浴温度±1.5℃に維持することができる加熱及び冷却システムに接続される。好ましい実施形態では、めっき浴は、約10~約50℃、より好ましくは約20~約30℃の温度で、最も好ましくは約22~約25℃の温度で維持される。
酸銅電気めっき浴は、任意選択的に、好ましくは撹拌される。一実施形態では、撹拌は、最大12~15cm横方向に延在する調整可能な速度カソードレール撹拌を使用することによって行われる。清浄空気撹拌散布デュアルパイプがカソードの下に整列され得る。他の拡散手段も当業者に既知であり、本発明において使用可能である。
アノード対カソード比は、好ましくは、1:0.75~1:1を標的とする。重要なことは、PCB全体にわたる電流分布でさえも十分な表面積を有することである。
めっき槽はまた、硫酸銅の濃度を所望のレベル内に維持するための自動酸化銅補充システムを備えることが好ましい。加えて、装置はまた、好ましくは、酸化銅混合槽と、酸化銅を補充システムに導入するための酸化銅供給装置と、を含む。めっき槽はまた、酸銅めっき浴の他の成分を補充し、成分の濃度を監視するための手段も含む。
電気めっきラックは、コーティングされたステンレス鋼であってもよく、又は部分的にコーティングされた又はコーティングされていないめっきラックであってもよい。任意選択的に、電気めっきラックは、コーティングされた銅コアを含み得る。
銅電気めっき槽はまた、好ましくは、約1マイクロメートル以上の粒子を濾過することができ、1時間当たり少なくとも3回の溶液入替、好ましくは1時間当たり少なくとも4回の溶液入替、より好ましくは1時間当たり少なくとも5回の溶液入替を取り扱うように設計された連続溶液濾過システムを備える。
装置はまた、好ましくは加熱、冷却、及び、めっき槽での化学剤追加を管理することができるコントローラを含む。
最後に、当業者には一般に既知であるように、銅電気めっき装置に換気システムを装備することも非常に望ましい。
電気めっき電源整流器は、直流電流及びパルス逆電流の両方を扱うように構成されている。整流器は水冷式であってもよく、又は空冷式であってもよい。整流器は、多工程機能でプログラム可能である。一実施形態では、整流器は、少なくとも4工程又は少なくとも6工程を含む複数の工程でプログラム可能である。好ましい一実施形態では、整流器は、8工程でプログラム可能である。
整流器はまた、デュアル電流出力の横方向整流が可能である。加えて、整流器は、0~180度の位相シフトを伴う非同期パルスサイクルのために構成され得る。好ましくは、直流モードでは、リップルは、100%の出力で5%未満である。
ボックスマニホールド/垂直パイプは、エダクタノズル又はコーンノズルのアレイを含むように設計されている。対向ノズルは、前側から裏側まで設計されている。ノズルは、好ましくは、互い違いのパターンで配置され、水平方向及び垂直方向の両方で、約2~約8cm離れて、より好ましくは約3~約6cm離れて、最も好ましくは約4~約5cm離れて配置され得る。
本発明を以下の実施例によって更に説明する。
実施例:
酸銅めっき浴を以下のパラメータに従って構成した。
Figure 2023501301000006
硫酸銅の濃度は、動作のアンペア時及び/又は化学滴定分析に基づいて、手動又は自動のいずれかで酸化銅を添加して維持した。
硫酸及び塩化物イオンの濃度は、化学滴定分析に基づいて補充した。
光沢剤、湿潤剤、及びレベラーの補充は、動作のアンペア時及び/又はサイクリックボルタンメトリーストリッピング(CVS)分析に基づき、自動投与システムで達成した。
比較例1:
上記の酸銅めっき浴を使用して、標準的なDC充填プロセスを用いて試験パネルをめっきした。
85分のサイクル時間で、0.075mmの厚さ及び0.12mmのレーザ穿孔された貫通孔を有する試験パネルをめっきした。
電流密度は3A/dmであり、めっきは85分間行った。
図2は、めっきされた回路基板の断面であり、28~40マイクロメートルのめっき堆積物と、6~12マイクロメートルのディンプルと、を呈する。
実施例1:
上記の酸銅めっき浴を使用して、本発明によるめっきサイクル及び表4に概説されるめっきパラメータを用いて試験パネルをめっきした。
80分のサイクル時間で、0.075mmの厚さ及び0.12mmのレーザ穿孔された貫通孔を有する試験パネルをめっきした。
電流密度は2.2A/dmであり、めっきは80分間行った。
図3は、めっきされた回路基板の断面であり、23~25マイクロメートルのめっき堆積物を示し、ディンプルは示されない。
比較例2:
上記の酸銅めっき浴を使用して、標準的なDC充填プロセスを用いて試験パネルをめっきした。
70分のサイクル時間で、0.07mm及び0.1mmの貫通孔の厚さを有する試験パネルをめっきし、貫通孔は機械的手段を使用して形成した。
電流密度は3A/dmであり、めっきは70分間行った。
図4は、めっきされた回路基板の断面であり、40マイクロメートルのめっき堆積物と、20マイクロメートルのディンプルとを呈する。
実施例2:
上記の酸銅めっき浴を使用して、本発明によるめっきサイクル及び表4に概説されるめっきパラメータを用いて試験パネルをめっきした。
60分のサイクル時間で、0.07mm及び0.1mmの貫通孔の厚さを有する試験パネルをめっきし、貫通孔は機械的手段を使用して形成した。
電流密度は2.2A/dmであり、めっきは60分間行った。
図5は、めっきされた回路基板の断面であり、18~20マイクロメートルのめっき堆積物を示し、ディンプルは示されない。
実施例3:
上記の酸銅めっき浴を使用して、本発明によるめっきサイクル及び表4に概説されるめっきパラメータを用いて試験パネルをめっきした。
85分のサイクル時間で、0.24mm及び0.1mmの貫通孔の厚さを有する試験パネルをめっきし、貫通孔は機械的手段を使用して穿孔した。
電流密度は2.8A/dmであり、めっきは85分間行った。
図6は、めっきされた回路基板の断面であり、23~25マイクロメートルのめっき堆積物を示し、ディンプルは示されない。
比較例3:
上記の酸銅めっき浴を使用して、標準的なDC充填プロセスを用いて試験パネルをめっきした。
50分のサイクル時間で、0.075mm及び0.1mmの貫通孔の厚さを有する試験パネルをめっきし、貫通孔はレーザ穿孔を使用して形成した。
電流密度は2.8A/dmであり、めっきは50分間行った。
図7は、めっきされた回路基板の断面であり、25~27マイクロメートルのめっき堆積物と、6~8マイクロメートルのディンプルとを呈する。
実施例4:
上記の酸銅めっき浴を使用して、本発明によるめっきサイクル及び表4に概説されるめっきパラメータを用いて試験パネルをめっきした。
38分のサイクル時間で、0.075mm及び0.1mmの貫通孔の厚さを有する試験パネルをめっきし、貫通孔はレーザ穿孔を使用して形成した。
電流密度は2.5A/dmであり、めっきは38分間行った。
図8は、めっきされた回路基板のSEMであり、10~12マイクロメートルのめっき堆積物を示し、ディンプルは示されない。
実施例5:
貫通孔充填めっきを評価するために試験パネルを作製した。
試験パネルは、74μmの厚さ、並びに50、75、及び100μmの直径を有する貫通孔開口を有した。
酸銅めっき浴を以下のパラメータに従って構成した。
Figure 2023501301000007
試験パネルを最初に洗浄した。洗浄/調整溶液は、AKTIPUR AS(MacDermid Enthoneから入手可能)の5%v/v溶液を含み、試験パネルを室温(すなわち、25℃)で約3分間、洗浄/調整溶液と接触させた。試験パネルは、溶液に浸漬することによって洗浄/調整溶液と接触させた。
その後、試験パネルを、室温で1分間、3%v/v硫酸を含む酸処理溶液と接触させた。試験パネルを溶液に浸漬することにより、試験パネルを酸処理溶液と接触させた。
試験パネルを、洗浄/調整溶液及び酸処理溶液の両方と接触させた後、水ですすいだ。
次に、試験パネルを酸銅めっき溶液に浸漬することにより、試験パネルを酸銅めっき溶液と接触させた。電解めっきを22ASFの電流密度で60分間行った。めっき条件は、表4に概説されている通りとした。
図9は、貫通孔充填めっき後のめっき外観を示す。図9に示すように、試験パネルは、試験パネルの両側に均一かつ明るい銅めっきを呈した。
図10は、試験パネル上の様々な箇所で採取された100μm開口における貫通孔充填めっきの断面を示す。
図10に示されるように、試験パネルの両面は、17~18μmの厚さで均一なめっきを呈し、貫通孔の充填ビアのディンプルは観察されず、めっきは空洞を含んでいない。
実施例6:
貫通孔充填めっきを評価するために試験パネルを作製した。
試験パネルは、無電解銅層及びフラッシュ銅層を用いて作製した。試験パネルは460×610mmであり、250μmの厚さを有した。貫通孔は100μm径であった。
酸銅めっき浴を以下のパラメータに従って構成した。
Figure 2023501301000008
試験パネルを最初に洗浄した。洗浄/調整溶液は、AKTIPUR AS(MacDermid Enthoneから入手可能)の5%v/v溶液を含み、試験パネルを室温(すなわち、25℃)で約3分間、洗浄/調整溶液と接触させた。試験パネルは、溶液に浸漬することによって洗浄/調整溶液と接触させた。
その後、試験パネルを、最初にマイクロエッチング溶液に、次いで酸処理溶液に接触させた。マイクロエッチング溶液は、60g/LのSPS及び4%v/v硫酸を含み、接触時間は、室温で約1分間であった。酸処理溶液は、3%v/v硫酸を室温で1分間含有した。試験パネルを溶液に浸漬することにより、試験パネルを酸処理溶液と接触させた。
試験パネルを、洗浄/調整溶液及びマイクロエッチング溶液の両方と接触させた後、水ですすいだ。
次に、試験パネルを酸銅めっき溶液に浸漬することにより、試験パネルを酸銅めっき溶液と接触させた。電解めっきを22ASFの電流密度で85分間行った。めっき条件は、表4に概説されている通りとした。
図11は、貫通孔充填めっき後のめっき外観を示す。図11に示すように、試験パネルは、試験パネルの両側に均一かつ明るい銅めっきを呈した。
図12は、試験パネル上の様々な箇所で採取された100μm開口における貫通孔充填めっきの断面を示す。
図12に示されるように、試験パネルの両面は22~24μmの厚さで均一なめっきを呈し、いずれのディンプルも5μm未満の厚さを有した。めっきは空洞を含んでいない。
実施例7:
貫通孔充填めっきによるXビア充填めっきを評価するために試験パネルを作製した。
試験パネルは、無電解銅層及び0.02~0.3ミルの厚さを有するフラッシュ銅層を用いて作製した。試験パネルは、510×610mmの寸法及び2.4~3ミルの厚さを有した。孔開口は2.5及び2.8ミルであった。
酸銅めっき浴を以下のパラメータに従って構成した。
Figure 2023501301000009
試験パネルを最初に洗浄した。洗浄/調整溶液は、AKTIPUR AS(MacDermid Enthoneから入手可能)の5%v/v溶液を含み、試験パネルを室温(すなわち、25℃)で約3分間、洗浄/調整溶液と接触させた。試験パネルは、溶液に浸漬することによって洗浄/調整溶液と接触させた。
その後、試験パネルを、最初にマイクロエッチング溶液に、次いで酸処理溶液に接触させた。マイクロエッチング溶液は、60g/LのSPS及び4%v/v硫酸を含み、接触時間は、室温で約1分間であった。酸処理溶液は、3%v/v硫酸を室温で1分間含有した。試験パネルを溶液に浸漬することにより、試験パネルを酸処理溶液と接触させた。
試験パネルを、洗浄/調整溶液及びマイクロエッチング溶液の両方と接触させた後、水ですすいだ。
次に、試験パネルを酸銅めっき溶液に浸漬することにより、試験パネルを酸銅めっき溶液と接触させた。電解めっきを21ASFの電流密度で37分間行った。めっき条件は、表4に概説されている通りとした。
図13は、2.4~2.5ミルの開口及び2.0~2.2ミルの首部を有する孔開口の断面を示す。図示されるように、試験パネルは、試験パネルの両側に9.3~10.7μmの均一かつ明るい銅めっきを呈し、貫通孔充填めっきにディンプルと空隙は観察されなかった。
図14は、2.8ミルの開口及び2.5~2.8ミルの首部を有する孔開口の断面を示す。図示されるように、試験パネルは、試験パネルの両側に10.8~11.8μmの均一かつ明るい銅めっきを呈し、貫通孔充填めっきにディンプルと空隙は観察されなかった。
したがって、本明細書に記載の発明は、単一の銅めっき浴中の単一工程で貫通孔を完全に充填し、一ライン中の槽の数、したがって機器コストを低減し、維持する槽の数、及びめっきに必要な整流器の数を削減することを可能にすることが分かる。更に、本発明のプロセスはまた、他のプロセスで提供されるビア充填めっき及びブリッジめっき間で起こり得る分離の問題を排除する。最後に、本発明のプロセスは、許容できない空隙、空洞、又は過剰なディンプルなどのいかなる欠陥も呈さない貫通孔及び/又はマイクロビアの金属化を可能にする。
最後に、以下の「特許請求の範囲」は、本明細書に記載の本発明の一般的な特徴及び具体的な特徴の全て、並びに言語の問題としてその間にあり得る本発明の範囲の全ての記述を網羅することを意図していることも理解されたい。

Claims (20)

  1. プリント回路基板の製造における銅電気めっきの方法であって、
    a)銅電気めっきを受容するための電子基板を作製する工程と、
    b)前記電子基板内に1つ以上の貫通孔及び/又は1つ以上のマイクロビアのうちの少なくとも一方を形成する工程と、
    c)前記電子基板を酸銅電気めっき溶液と接触させることによって、前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアに銅を電気めっきする工程であって、前記酸銅電気めっき溶液が、
    a.銅イオン源と、
    b.硫酸と、
    c.塩化物イオン源と、
    d.光沢剤と、
    e.湿潤剤と、
    f.レベラーと、
    を含有する、工程と、を含み、
    前記酸銅電気めっき溶液が、単一工程プロセス用に構成され、前記同じ酸銅電気めっき溶液が、金属化が完了するまで、前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアをめっきする、方法。
  2. 電気めっきを受容するための前記プリント回路基板を作製する工程が、前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアを金属化する前に前記プリント回路基板を洗浄する工程を含む、請求項1に記載の方法。
  3. 洗浄された前記プリント回路基板をマイクロエッチングする工程を更に含む、請求項2に記載の方法。
  4. 前記1つ以上の金属化貫通孔及び/又は前記1つ以上のマイクロビアが、いかなる欠陥も呈さない、請求項1に記載の方法。
  5. 金属化された前記電気めっき銅堆積物が、前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアを完全に充填し、前記電子基板上にコンフォーマル銅堆積物を堆積させる、請求項4に記載の方法。
  6. 前記電子基板が、約0.005~約3mmの厚さを有する、請求項1に記載の方法。
  7. 前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアが、約0.005~約1mmの直径を有する、請求項6に記載の方法。
  8. 前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアが、約0.075~約0.25mmの直径を有する、請求項7に記載の方法。
  9. 前記1つ以上の貫通孔及び/又は前記1つ以上のマイクロビアが、約0.5:1~約6:1のアスペクト比を有する、請求項6に記載の方法。
  10. 前記コンフォーマル堆積物が、約5~約100μmの厚さを有する、請求項5に記載の方法。
  11. 前記酸銅電気めっき浴を、約10~約50℃の温度で乾燥させる、請求項1に記載の方法。
  12. 前記酸銅電気めっき浴が、
    a)100~300g/Lの硫酸銅と、
    b)10~150g/Lの硫酸と、
    c)20~200ppmの塩化物イオンと、
    d)0.1~30ppmの光沢剤と、
    e)0.1~50g/Lの湿潤剤と、
    f)0.001~200ppmと、
    を含む、請求項1に記載の方法。
  13. 前記単一工程酸銅電気めっきプロセスが、めっきサイクルを含み、前記めっきサイクルは、順に、
    a)ある期間のパルスめっきであって、前記パルスめっきが、前記電子基板の両側に2つのパルス形態を使用し、前記パルス形態が位相シフトを呈する、パルスめっきと、
    b)ある期間にわたって順方向電流を使用する直流めっきと、
    を含む、請求項1に記載の方法。
  14. 工程a)及びb)が繰り返されて、前記1つ以上の貫通孔を完全に充填する、請求項13に記載の方法。
  15. 工程a)の前に、ある期間にわたって順方向電流を使用する直流めっきの工程を更に含む、請求項13に記載の方法。
  16. 前記第1の期間の直流めっきが、前記1つ以上の貫通孔及び/又は1つ以上のマイクロビアの表面上にフラッシュ銅層を堆積させる、請求項15に記載の方法。
  17. 前記第1の期間のパルスめっきが、銅めっきされる表面の量を最小化しつつ、前記1つ以上の貫通孔の中央の充填を加速する、請求項13に記載の方法。
  18. 前記1つ以上の貫通孔の中心が閉鎖されると、前記波形が、同じ酸銅めっき溶液中で直流に移行して、前記1つ以上の貫通孔を完全に充填する、請求項17に記載の方法。
  19. 前記電子基板が、噴霧、拭い、液浸、及び浸漬からなる群から選択される方法によって、前記酸銅電気めっき溶液と接触させられる、請求項1に記載の方法。
  20. 前記電子基板を前記酸銅めっき浴に浸漬することによって、前記電子基板を前記酸銅電気めっき溶液と接触させる、請求項19に記載の方法。

JP2022525784A 2019-11-05 2020-10-28 プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 Active JP7344383B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/674,052 US11746433B2 (en) 2019-11-05 2019-11-05 Single step electrolytic method of filling through holes in printed circuit boards and other substrates
US16/674,052 2019-11-05
PCT/US2020/057733 WO2021091743A1 (en) 2019-11-05 2020-10-28 Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Publications (2)

Publication Number Publication Date
JP2023501301A true JP2023501301A (ja) 2023-01-18
JP7344383B2 JP7344383B2 (ja) 2023-09-13

Family

ID=75687025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022525784A Active JP7344383B2 (ja) 2019-11-05 2020-10-28 プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法

Country Status (7)

Country Link
US (1) US11746433B2 (ja)
EP (1) EP4056001A4 (ja)
JP (1) JP7344383B2 (ja)
KR (1) KR20220093172A (ja)
CN (1) CN114642084A (ja)
TW (2) TWI834143B (ja)
WO (1) WO2021091743A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816388B (zh) * 2021-05-17 2023-09-21 美商麥克達米德恩索龍股份有限公司 在印刷電路板或其它基板上填充穿孔的單步電解法
EP4359588A1 (en) * 2021-06-25 2024-05-01 MacDermid Enthone Inc. Complex waveform for electrolytic plating
CN113463143A (zh) * 2021-06-25 2021-10-01 广东骏亚电子科技股份有限公司 基于全加成法的电化镀铜方法
CN114457396A (zh) * 2022-02-15 2022-05-10 江西博泉化学有限公司 一种适用于载板电镀的酸性镀铜工艺
US20230279577A1 (en) * 2022-03-04 2023-09-07 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids
CN114836797B (zh) * 2022-05-12 2023-08-29 广州市慧科高新材料科技有限公司 一种基于脉冲搭桥的通孔填孔电镀工艺
CN117512719A (zh) * 2023-10-13 2024-02-06 中山博美新材料科技有限公司 一种填孔镀铜工艺和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183885A (ja) * 2001-12-20 2003-07-03 Learonal Japan Inc ビアフィリング方法
JP2008031516A (ja) * 2006-07-28 2008-02-14 Nippon Macdermid Kk 電解めっき方法
JP2015029027A (ja) * 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
JP2018505960A (ja) * 2014-12-05 2018-03-01 アトテック・ドイチュラント・ゲーエムベーハーAtotech Deutschland Gmbh 基板上に金属を電気メッキする方法および装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
CN1180133C (zh) 1998-10-14 2004-12-15 法拉第技术公司 应用调制电场在小深孔中的金属电淀积法
JP2001073182A (ja) 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
DE10223957B4 (de) * 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
JP4775108B2 (ja) 2006-05-18 2011-09-21 富士電機株式会社 パワー電子機器
US7887693B2 (en) 2007-06-22 2011-02-15 Maria Nikolova Acid copper electroplating bath composition
ATE506468T1 (de) 2008-04-28 2011-05-15 Atotech Deutschland Gmbh Wässriges saures bad und verfahren zum elektrolytischen abschneiden von kupfer
JP5388598B2 (ja) 2008-11-14 2014-01-15 カルソニックカンセイ株式会社 素子の放熱構造
US8388824B2 (en) 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US8679591B2 (en) 2009-11-17 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing voids in a copper-tin interface and structure formed thereby
EP2518187A1 (en) 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
JP6035952B2 (ja) 2012-07-27 2016-11-30 Tdk株式会社 電源装置
JP5965779B2 (ja) 2012-08-24 2016-08-10 株式会社日立産機システム 電力変換装置
JP2015104182A (ja) 2013-11-22 2015-06-04 株式会社オートネットワーク技術研究所 Dc−dcコンバータ装置
JP2015106956A (ja) 2013-11-29 2015-06-08 富士電機株式会社 電力変換装置
US9783903B2 (en) 2013-12-06 2017-10-10 Rohm And Haas Electronic Materials Llc Additives for electroplating baths
US10154598B2 (en) * 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
DE102015226712B4 (de) 2014-12-26 2024-10-24 Omron Corporation Leiterplatte und elektronisches bauelement
US9611560B2 (en) 2014-12-30 2017-04-04 Rohm And Haas Electronic Materials Llc Sulfonamide based polymers for copper electroplating
JP6790075B2 (ja) 2015-08-31 2020-11-25 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 水性銅めっき浴および基板上での銅または銅合金の析出方法
US20170067173A1 (en) * 2015-09-09 2017-03-09 Rohm And Haas Electronic Materials Llc Acid copper electroplating bath and method for electroplating low internal stress and good ductility copper deposits
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP2018186143A (ja) 2017-04-25 2018-11-22 オムロンオートモーティブエレクトロニクス株式会社 回路基板モジュール、電子装置
CN111051576B (zh) 2017-09-04 2022-08-16 巴斯夫欧洲公司 用于金属电镀的包含流平剂的组合物
TWI762731B (zh) 2017-11-08 2022-05-01 美商羅門哈斯電子材料有限公司 銅電鍍組合物及在基板上電鍍銅之方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183885A (ja) * 2001-12-20 2003-07-03 Learonal Japan Inc ビアフィリング方法
JP2008031516A (ja) * 2006-07-28 2008-02-14 Nippon Macdermid Kk 電解めっき方法
JP2015029027A (ja) * 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
JP2018505960A (ja) * 2014-12-05 2018-03-01 アトテック・ドイチュラント・ゲーエムベーハーAtotech Deutschland Gmbh 基板上に金属を電気メッキする方法および装置

Also Published As

Publication number Publication date
US20210130970A1 (en) 2021-05-06
TW202229650A (zh) 2022-08-01
CN114642084A (zh) 2022-06-17
TWI834143B (zh) 2024-03-01
WO2021091743A1 (en) 2021-05-14
EP4056001A4 (en) 2024-01-17
US11746433B2 (en) 2023-09-05
EP4056001A1 (en) 2022-09-14
JP7344383B2 (ja) 2023-09-13
TWI757927B (zh) 2022-03-11
KR20220093172A (ko) 2022-07-05
TW202118906A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
JP7344383B2 (ja) プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法
US6210555B1 (en) Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
US6783654B2 (en) Electrolytic plating method and device for a wiring board
US6652727B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
MXPA00005871A (es) ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS.
US6827833B2 (en) Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
US20240271307A1 (en) Complex waveform for electrolytic plating
US20240224432A1 (en) Single Step Electrolytic Method of Filling Through-Holes in Printed Circuit Boards and Other Substrates
Sun et al. APPLICATION OF AN ELECTROCHEMICAL COPPER METALLIZATION-PLANARIZATION PROCESS TO SUB-0.25 µ FEATURES
Waterbury Effect of Chemical and Processing Parameters on Hole Filling Characteristics of Copper Electroplating

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230901

R150 Certificate of patent or registration of utility model

Ref document number: 7344383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150