JP2020161731A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2020161731A
JP2020161731A JP2019061837A JP2019061837A JP2020161731A JP 2020161731 A JP2020161731 A JP 2020161731A JP 2019061837 A JP2019061837 A JP 2019061837A JP 2019061837 A JP2019061837 A JP 2019061837A JP 2020161731 A JP2020161731 A JP 2020161731A
Authority
JP
Japan
Prior art keywords
layer
conductor
conductor layer
layers
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019061837A
Other languages
English (en)
Inventor
武信 中村
Takenobu Nakamura
武信 中村
貴博 山崎
Takahiro Yamazaki
貴博 山崎
崇嗣 山内
Takatsugu Yamauchi
崇嗣 山内
年秀 牧野
Toshihide Makino
年秀 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019061837A priority Critical patent/JP2020161731A/ja
Priority to US16/830,507 priority patent/US11116080B2/en
Publication of JP2020161731A publication Critical patent/JP2020161731A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板の品質の向上。【解決手段】実施形態の配線基板は、コア層の各面にそれぞれ形成されている第1及び第2の内側導体層と、最表層にそれぞれ形成されている第1及び第2の外側導体層と、第1内側導体層と第1外側導体層との間、及び第2内側導体層と第2外側導体層との間にそれぞれ形成されている第2導体層からなる第1及び第2の内層導体層と、を備えている。第1及び第2の内側導体層、及び第1及び第2の外側導体層の少なくとも一方は、それぞれ、所定の厚さを有する金属箔層と、めっき膜層とを少なくとも含む第1導体層11からなる。第1導体層11と一体に形成される第1の一群のビア導体は、第1の一群のビア導体と一体に形成される導体層11と第1の一群のビア導体が接続されるコア層側の導体層との間にくびれ部74を有するくびれ付きビア導体7aを含んでいる。【選択図】図3A

Description

本発明は配線基板に関する。
特許文献1には、層間絶縁樹脂層と配線パターンの層とが複数組積層され、隣接する配線パターンの層のパターン同士がビアホールで接続された多層配線板が開示されている。配線パターンの層は、ビアホールと共に無電解めっき及び電解めっきによって形成されている。
特開2014−154631号公報
特許文献1の多層配線板では、ビアの接続信頼性に問題がある。すなわち、ビアは層間絶縁膜に形成した孔内に導体を埋め込むことによって形成される。この孔の形成はレーザー光の照射によって行われる。しかし、このレーザー光の照射は層間絶縁層内に進むと共に、レーザー光の強度が弱くなり、先細りのテーパ状になる。そのため、孔の底面の面積は小さくなる。また、レーザー光の照射が十分に行われていないと、孔の底面に樹脂層の一部が残存する可能性がある。樹脂層の一部が残存していると、導通性能が落ちる。その結果、ビア全体としては電気抵抗が増大し得ると共にビア底での剥離が生じやすいという問題がある。
本発明の一実施形態の配線基板は、第1面及び前記第1面と反対側の第2面を有するコア層と、前記第1面上に形成されている第1内側導体層と、前記第2面上に形成されている第2内側導体層と、前記第1面側の最表層に形成されている第1外側導体層と、前記第2面側の最表層に形成されている第2外側導体層と、前記第1内側導体層及び前記第1外側導体層の間に形成されている第1中間導体層と、前記第2内側導体層及び前記第2外側導体層の間に形成されている第2中間導体層と、前記第1内側導体層と前記第1中間導体層との間、前記第1中間導体層と前記第1外側導体層との間、前記第2内側導体層と前記第2中間導体層との間、及び前記第2中間導体層と前記第2外側導体層との間のそれぞれに介在する層間絶縁層と、前記層間絶縁層の両面に配置される導体層を接続すべく前記コア層と反対側の導体層と一体に、前記層間絶縁層に形成されたビア導体と、を備えている。そして、前記第1及び第2の内側導体層、及び前記第1及び第2の外側導体層の少なくとも一方は、それぞれ、所定の厚さを有する金属箔層と、めっき膜層とを少なくとも含む第1導体層からなり、前記第1及び第2の中間導体層は、前記所定の厚さよりも薄い厚さを有する金属箔層と、めっき膜層とを少なくとも含む第2導体層からなり、前記第1導体層と一体に形成される第1の一群のビア導体は、前記第1の一群のビア導体と一体に形成される導体層と前記第1の一群のビア導体が接続される前記コア層側の導体層との間にくびれ部を有するくびれ付きビア導体を含んでいる。
本発明の実施形態によれば、くびれ部を有するビア導体はビア底での接続面積が大きくなる。その結果、ビア底での剥れが起きにくくなると共に、ビア導体の電気抵抗を小さくし得る。一方、くびれ部を有さないビア導体はビアの途中に破断しやすいネック部が無いのでビアの内部破断が置き難くなる。それらを適材適所に設けることで総合的にビアの接続信頼性が向上すると考えられる。
本発明の一実施形態の配線基板の一例を示す断面図。 図1に示される導体層の第1積層構造を有する第1導体層の拡大図。 図1に示される導体層の第2積層構造有する第2導体層の拡大図。 図1のIIIA部の拡大図で、第1導体層に形成される第1リセスの説明をする断面図。 図1のIIIB部の拡大図で、第2導体層に形成される第2リセスの説明をする断面図。 図3Aのビア導体を形成する前の層間絶縁層に孔を形成する説明図。 図3Bのビア導体を形成する前の層間絶縁層に孔を形成する説明図。 本発明の一実施形態の配線基板の他の例で、層間絶縁膜の全体が第1導体層からなる例を示す断面図。 本発明の一実施形態の配線基板の他の例で、層間絶縁膜の全体が第2導体層からなる例を示す断面図。 本発明の一実施形態の配線基板の他の例を示す断面図。 一実施形態の配線基板の製造工程の一例を示す断面図。 一実施形態の配線基板の製造工程の一例を示す断面図。 一実施形態の配線基板の製造工程の一例を示す断面図。 図3A及び図3Bに示されるくびれ付きビア導体とくびれの無いビア導体の断面の写真を示し、上段がくびれ付き、下段がくびれの無いビア導体。
つぎに、本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板1の断面図が示されている。図1に示されるように、配線基板1は、第1面10F及び第1面10Fと反対側の第2面10Sを有するコア層10と、コア層10の第1面10F上に形成されている第1内側導体層21と、コア層10の第2面10S上に形成されている第2内側導体層22と、を備えている。コア層10は、絶縁性の材料を用いて形成されており、コア層10と、第1及び第2の内側導体層21、22とによってコア基板10Pが構成されている。コア基板10Pにおける第1面10Fが面する側及び第2面10Sが面する側のそれぞれには、第1内層導体層50a、50b、50cと第1中間導体層31及び第2内層導体層50d、50e、50fと第2中間導体層32、及び層間絶縁層6が形成されている。配線基板1は、さらに、コア層10の第1面10F側の最表層に形成されている第1外側導体層41と、コア層10の第2面10S側の最表層に形成されている第2外側導体層42と、を備えている。層間絶縁層6は、各導体層の間に設けられ、導体層間の絶縁が図られている。また、層間絶縁層6の両面に配置される導体層を接続すべくコア層10と反対側の導体層と一体に形成されたビア導体7が、層間絶縁層6に形成されている。
本実施形態において、図1に示される例では、第1内側導体層21及び第2内側導体層22と、第1外側導体層41及び第2外側導体層42とが、それぞれ、図2Aに示されるように、所定の厚さT1を有する金属箔層11aとめっき膜層11cとを少なくとも含む第1積層構造を有する第1導体層11からなっている。しかし、内側導体層21、22及び外側導体層41、42の両方が第1導体層11からなっている必要はなく、いずれか一方が第1導体層11からなっていればよい。第1中間導体層31及び第2中間導体層32は、図2Bに示されるように、所定の厚さT1よりも薄い厚さT2を有する金属箔層12aとめっき膜層12cとを少なくとも含む第2積層構造を有する第2導体層12からなっている。そして、第1導体層11(図3A参照)と一体に形成される第1の一群のビア導体7(例えば第1外側導体層41と一体に形成されるビア導体7)は、その一群のビア導体7が接続されるコア層10側の導体層(例えば内層導体層50c)との間にくびれ部74(図1、3A参照)を有するくびれ付きビア導体7aを含んでいる。ここに「一群のビア導体」とは、特定の導体層と一体に形成されるビア導体7の全体を意味している。
ビア導体7及びビア導体7と一体に形成される導体層は、各層間絶縁層6を貫く貫通孔を導電体で埋めることによって形成されている所謂フィルドビアである。ビア導体7は、それぞれの上側の導体層と一体的に形成されている。例えば第1外側導体層41の直ぐ下側に形成されているくびれ付きビア導体7aは、第1外側導体層41と共に、且つ、一体的に形成される。一般的にビア導体7は、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成される。この導体は、電解めっき、スパッタリング、真空蒸着など種々の方法で形成され得る。しかし、電解めっきが設備の簡易さから多用されている。
図3A〜3Bに拡大図が示されるように、ビア導体7(くびれ付きビア導体7aとくびれの無いビア導体7bの両方を含む)の形状が異なると、その上の導体層11、12の上面(コア層10と反対側の表面)に形成されるリセス(第1リセス416、又は第2リセス316)の形状が異なる。そして、第1及び第2の外側導体層41、42と一体に形成されるビア導体7には、くびれ部74を有する構造のくびれ付きビア導体7aが含まれている。このようなくびれ部74を有するくびれ付きビア導体7aの場合には、このくびれ付きビア導体7aと一体に形成される導体層のコア層10と反対面に急峻な第1リセス416(図3A参照)が形成されやすい。
このビア導体7の形状の相違は、層間絶縁層6に形成された孔71(図4A参照)の形状、体積の相違に基づく場合があると考えられる。その詳細は後述される。この孔71の形状の相違は、種々の要因が考えられるが、一つの要因として、導体層の積層構造、すなわち図2A及び図2Bに示される導体層の積層構造の相違に起因していることを本発明者らは見出した。すなわち、図9にくびれ付きビア導体7aとくびれの無いビア導体7bの断面写真が示されている。図9から明らかなように、ビア導体と一体に形成される導体層が厚い場合にくびれが形成されやすく、導体層が薄い場合には、くびれが形成され難い。この点についても、その詳細は後述される。そこで、まず導体層の積層構造について、説明がされる。
なお、配線基板1の説明では、配線基板1の厚さ方向においてコア層10から遠い側は「上側」若しくは「上方」、又は単に「上」とも称され、コア層10に近い側は「下側」若しくは「下方」、又は単に「下」とも称される。さらに、各導体層、各導体層に含まれる導体パターン、及び各層間絶縁層6において、コア層10と反対側を向く表面は「上面」とも称され、コア層10側を向く表面は「下面」とも称される。また、配線基板1の厚さ方向は、単に「Z方向」とも称される。
本実施形態において、第1導体層11と第2導体層12の相違は、第1導体層11の金属箔層11aの厚さT1が第2導体層12の金属箔層12aの厚さT2よりも厚いことにある。図1の例では、第1中間導体層31及び第1内層導体層50a、50b、及び、第2中間導体層32及び第2内層導体層50d、50eは図2Bに示されるような第2積層構造を有する第2導体層12からなっている。なお、内層導体層50a〜50fは、本明細書において内層導体層50a〜50fそれぞれの区別が不要の場合は、「内層導体層50」とも表記される。
図1に示される例では、第1内側導体層21、第2内側導体層22、及び内層導体層50c、50fは、第1外側導体層41及び第2外側導体層42と同様に、第1導体層11からなっている。しかし、第1内側導体層21、第2内側導体層22及び内層導体層50c、50fは、必ずしも第1導体層11からなる必要はない。また、逆に、第1外側導体層41及び第2外側導体層42も第1導体層11からなる必要はなく、第2導体層12からなっていてもよい。第1及び第2の外側導体層41、42が第1導体層11からなっていれば、その表面に、後述される急峻な第1リセス416(図3A参照)が形成されやすい。そのため、その表面に部分的に形成される保護層の剥離の抑制、又は配線基板1の反りの抑制に寄与すると考えられる。要は、第1及び第2の内側導体層21、22と第1及び第2の外側導体層41、42の少なくともいずれか一方が第1導体層11からなり、第1及び第2の中間導体層31、32が第2導体層12からなっていれば、他の導体層はいずれの導体層でも構わない。このような構造の異なる導体層が含まれることによって、それぞれの特徴を併せもつ配線基板が得られる。
図2Aに示されるように、第1積層構造を有する第1導体層11は、所定の厚さT1、例えば5μm以上、15μm以下程度の厚さを有する金属箔層11aと、めっき膜層11cとを少なくとも含んでいる。図2Aの第1導体層11は、さらに、中間金属層11bを、金属箔層11aとめっき膜層11cとの間に含んでいる。第1導体層11は、例えば、サブトラクティブ法によってパターニングされる。
金属箔層11aは、例えば、銅又はニッケルなどを主材とする金属箔によって構成される。めっき膜層11cは、例えば電解めっきによって形成されるめっき膜であり、その材料としては、銅又はニッケルなどが例示される。中間金属層11bは、めっき膜層11cが電解めっきによって形成される際に、電極として機能し得るシード層として用いられる。ビア導体7が形成される層間絶縁膜6の孔の内面にも電極が必要となるので、中間金属層11bが形成される。中間金属層11bの材料としては、銅又はニッケルなどが例示される。中間金属層11bは、例えば無電解めっき又はスパッタリング、真空蒸着などによって形成される。なお、第1導体層11では、金属箔層11aが下側(コア層10側)に向けられている。
図2Bには、内層導体層50の少なくとも1層に形成される第2積層構造を有する第2導体層12の一例が示されている。図2Bに示されるように、第2導体層12は、前述した第1導体層11の金属箔層11aが有する所定の厚さT1よりも薄い厚さT2、例えば0.5μm以上、5μm以下程度の厚さを有する金属箔層12aとめっき膜層12cとを少なくとも含んでいる。金属箔層12aは、その厚さが5μmであっても、第1導体層11の金属箔層11aよりも薄ければよい。図2Bの第2導体層12は、さらに、中間金属層12bを、金属箔層12aとめっき膜層12cとの間に含んでいる。図2Aの金属箔層11aよりも薄い金属箔層12aを含む第2導体層12には、第1導体層11よりもファインピッチで導体パターンが形成され得る。第2導体層12の導体パターンは、例えば、金属箔を用いるセミアディティブ法(所謂、MSAP法:Modified Semi Additive Process)によって形成され得る。この方法によれば、パターン形成されためっき膜層12cが直接得られるが、金属箔層12aと中間金属層12bは全面に形成されており、パターンに合せて分離する必要がある。この場合、金属箔層12aも中間金属層12bも薄いので全面をエッチングすることによって分離され得る。その結果、めっき膜層12cの表面もエッチングされるので、めっき膜層12cの表面の凹凸は小さくなる。
金属箔層12aは、第1導体層11の金属箔層11aと同様に、銅又はニッケルなどを主材とする金属箔によって構成される。中間金属層12bは、第1導体層11の中間金属層11bと同様に、例えば銅又はニッケルなどを用いて無電解めっき又はスパッタリング、真空蒸着などによって形成され、めっき膜層12cの形成におけるシード層として機能し得る。そして、めっき膜層12cは、例えば銅又はニッケルなどを用いて、好ましくは電解めっきによって形成される。第2導体層12では、金属箔層12aが下側(コア層10側)に向けられている。
次に、ビア導体7(7a、7b)及びビア導体7と一体に形成される第1及び第2の導体層11、12の形成について説明がされる。ビア導体7は、前述したように、層間絶縁層6に形成される孔に導体を埋め込むことによって形成され、その上に導体層が形成される。例えば、図3Aに示されるようなくびれ部74を有するくびれ付きビア導体7a及びめっき膜層11cの形成は、層間絶縁層6に孔71(図4A、4B参照)を形成し、例えば電解めっきなどによって、孔71内に導体を埋め込むと共に、その表面にめっき膜を形成することによって行われ、その結果、ビア導体7と一体の導体層が形成される。
この孔71は、例えば図4Aに示されるように、層間絶縁層6と金属箔層11aが積層された状態で、炭酸ガスレーザーなどによって層間絶縁層6の一部を除去することによって形成される。その際、金属箔層11aは金属であるため、レーザー光Lの強度を上げて強いレーザー光Lによって金属箔層11aに開口を形成し、そのまま同じ条件のレーザー光Lによって層間絶縁層6にも開口される。層間絶縁層6だけに開口を形成する場合よりも多い適切なショット数でレーザー光Lが照射されてもよい。この際、金属箔層11aの開口部に黒化処理などが施されるが、例えば図2Aに示されるように金属箔層11aが厚い場合には、より強いレーザー光Lによって、又はより多くのショット数のレーザー光Lの照射によって孔71が形成される。一方、図2Bに示されるように金属箔層12aが薄い場合には、金属箔層11aへの開口形成時と比べて、強度の低いレーザー光Lで、又は少ないショット数で孔71が形成される。このように、レーザー光Lの強度やショット数を変えることによって、以下に示すように異なる形状を有する開口を形成することができる。
図4Aに示されるように、レーザー光Lの照射によって、孔71が形成される場合、底面に樹脂が残存すると、ビア導体7の電気的接続が不十分になって電気抵抗が増大する。そのため、完全に層間絶縁層6の残渣が除去されるように、層間樹脂絶縁層6が穿孔された後もレーザー光Lの照射が時間をかけて行われる。この場合、レーザー光Lの強度が強かったり、ショット数が多かったりすると、レーザー光は、殆ど層間絶縁層6の樹脂が除去された底面の金属、すなわち下層の導体層12又は11によって反射する。下層の導体層の表面には、図示しない凹凸があり、乱反射をして孔71の底部側がさらに除去される。その結果、図4Aに示されるように、孔71の側壁の下部において、すなわち、底面側が縮径する第1テーパの孔71の底面側に、第1テーパと逆向きで、底面側に向かって断面積が大きくなる拡径の第2テーパの下部孔72が形成される。この孔71の底部の下部孔72の形成は、厚さが厚い金属箔層11aの場合に形成されやすいが、金属箔層の厚さに因らず、レーザー光の強度を強くしたり、ショット数を増やしたりすることによって、意図的に図4Aに示されるような形状の孔71、72を形成し得る。
なお、便宜上「縮径」、「拡径」と言う用語が用いられているが、ビア導体7及びスルーホール導体10aにおけるZ方向と垂直な断面の面積が小さくなることを縮径、大きくなることを拡径としている。
そして、第1テーパの孔71と第2テーパの下部孔72との境界部に凸部73が形成される。換言すると、断面形状が鼓型の形状になる。前述したように、金属箔層11aが厚いと必ずこのような形状の孔になるとは限らない。ビア導体7の断面形状は、レーザー光Lの強度、ショット数の回数、又は孔71、72の底面の導体層の形状などによって変化し得る。しかし、一般的に、金属箔層11aが厚い場合に、金属箔層12aのように厚さが薄い場合と比べて、このような鼓型の孔71、72の形成が容易である。
この凸部73は、孔71が形成される層間絶縁層6の厚さの半分の位置又はそれよりも孔71の底面側に形成される。レーザー光Lの反射光によって下部孔72が形成されるため、底面から離れるに従ってレーザー光Lが弱くなるからである。また、図4Aでは下部孔72が誇張して上部の孔71と同程度の大きさに描かれているが、第1テーパの孔71よりも径、深さ共に小さくなる。
一方、図4Bに示されるように、層間絶縁層6上の導体層が図2Bに示される第2積層構造の第2導体層12である場合は、金属箔層12aの厚さが薄い。そのため、孔71を形成するのに、レーザー光をそれほど強くしなくても、金属箔層12aを貫通させることができる。そのため、樹脂絶縁層6の除去も、緩やかに除去(エッチング)され、下層のめっき膜層12cの露出を制御しやすい。その結果、下層のめっき膜層12cが露出した後に過度にレーザー光の照射を続ける必要が無く、乱反射光によるエッチングの影響は抑制される。また、反射光が孔71の側壁に当たっても、レーザー光の強度が弱いため、孔71の側壁はそれほど除去されない。その結果、図4Aに示されるような下部孔72は形成されないことが多い。そして、図4Bに示されるように、孔71はコア層10に向かって縮径する第1テーパのテーパ形状、又は殆ど径が変らないずん胴の形状になりやすい。
これらの孔71、72内に導体が埋め込まれることによって、ビア導体7が形成される。従って、ビア導体7の外形は孔71、72の周囲の形状と一致する。導体の埋め込みは、前述のように種々の方法があり得るが、例えば電解めっきで形成される場合、ビア導体7及び導体層11、12は、中間金属層11b、12b(金属箔層11a、12a)を一方の電極としてめっき液中で通電することによって形成される。従って、理論的には中間金属層11b上に金属が析出される。そのため、図4Aに示されるような孔71、72の場合には、図3Aに示されるようなくびれ部74を有するくびれ付きビア導体7aになり、図4Bに示されるような孔71の場合には、コア層10に向かって縮径する、又は同じ径のビア導体7bになる。前述したように、図4Aに示される厚い金属箔層11aの場合に、図4Bに示される薄い金属箔層12aの場合よりも、下部孔72を含むくびれ付きの孔を形成し易い。そのため、厚い金属箔層12aの場合に、ビア導体7は、くびれ部74を有するくびれ付きビア導体7aになる場合が多い。従って、特定の第1導体層11と一体に形成される第1の一群のビア導体が、第1内層導体層及び第2内層導体層50のうち第2導体層12からなる内層導体層50a、50bなど、と一体に形成された第2の一群のビア導体7よりもくびれ付きビア導体7aを含む割合が大きい。
各ビア導体7は、くびれ付きビア導体7aを除き、Z方向においてコア層10に向って縮径する第1テーパ部を有している。くびれ付きビア導体7aは、前述のように、第2テーパ部の下部孔72を有する孔71に埋め込まれ、コア層10に向かって拡径する第2テーパ部を有し、その境界部にくびれ部74を有する。
このビア導体7と一体に形成された導体層のビア導体7上の表面には凹み(リセス)が形成されやすい。これは、例えば電解めっきが行われる場合、孔71の内部から金属の析出が行われ、最終的に表面に導体層11a、12aが形成されるので、孔71の中央部分には凹みが形成されやすいからである。そして、図4Aに示されるように、下部孔72も形成された孔71に形成されるくびれ付きビア導体7aはくびれ部74を有する形状をなす。さらに、下部孔72付きの孔71の体積が大きくなるので、その表面の凹みが大きくなる。その結果、くびれ部74を有するくびれ付きビア導体7aの表面には大きな凹みが形成され、その表面に一体に形成されるめっき膜層11cにも急峻な第1リセス416が形成される。このくびれ付きビア導体7aは電解めっきによらないでスパッタリングなどによって形成されても、底面から金属層が積み上がるので、大きな孔内に埋め込まれるビア導体7の表面には深いリセスが形成される。
要するに、第1導体層11からなる第1及び第2の外側導体層41、42などの第1導体層11と一体に形成されるくびれ付きビア導体7aは、くびれ部74を有する、断面形状が鼓型の形状のものが、第2導体層12からなる第1及び第2の中間導体層31、32よりも多く形成されやすい。また、そのくびれ部74を有するくびれ付きビア導体7a上の第1導体層11には急峻な第1リセス416(図3A参照)が形成されやすい。また、第2導体層12からなる第1及び第2の中間導体層31、32には、コア層10に向かって縮径するテーパ状又は同じ径でずん胴なビア導体7bが形成されることが多く、かつ、その表面に浅い凹みである第2リセス316が形成される場合が多い。なお、レーザー光の強度、ショット数など、他の条件によって孔71の形状が異なり、それに伴ってビア導体7の形状も種々のものが形成され得る。しかし、第2導体層12と一体に形成される第2の一群のビア導体7は、その第2の一群のビア導体7のうちコア層10に向かって縮径するテーパ形状を有するビア導体7bの割合が、その他の形状のビア導体7の割合よりも大きい。
図3Aに示されるような形状のくびれ付きビア導体7aを有し得る第1又は第2の外側導体層41、42は、前述のように急峻な第1リセス416が形成されやすい。そのため、第1又は第2の外側導体層41、42などの最表層の導体層の表面に部分的に形成されるソルダーレジスト層81、82のような保護層において第1リセス416への食い込みが良い。そのため、配線基板1の反り又はソルダーレジスト層81、82のような保護層の剥離などに対する信頼性が向上すると考えられる。
一方、図3Bに示されるようなコア層10に向かって縮径するビア導体7bと一体に形成され得る第1又は第2の中間導体層31、32は、前述のように、緩やかな第2リセス316が形成されやすい。そのため、多重に積層される内層導体層50(50a〜50f)の場合に好ましい。すなわち、ほぼ全面に積層される場合には、積層される層は、より平坦であることが好ましい場合がある。しかし、積層される場合でも、途中に急峻な第1リセス416を有する構造で積層される方が配線基板1の反りや剥離を防止しやすいこともあると考えられる。そのため、内層導体層50には、これらのリセス構造の異なる導体層を組み合せることができる。
図1に戻って、図1に例示される配線基板1は全部で12層の導体層を備えているが、配線基板1の導体層の数は12層に限定されない。配線基板1は、コア層10の第1面10F側及び第2面10S側それぞれに、3層以上の任意の数の導体層を備え得る。例えば、配線基板1は、第1内側導体層21と第1外側導体層41との間に、第1中間導体層31及び任意の数の第1内層導体層50を備えていてもよい。また、第2面10S側の第2内側導体層22と第2外側導体層42との間に、第2中間導体層32及び任意の数の第2内層導体層50を備えていてもよい。
図1の配線基板1は、さらに、コア層10に設けられているスルーホール導体10aを備えている。スルーホール導体10aは、コア層10を貫通し、第1内側導体層21と第2内側導体層22とを接続している。
図1に例示される実施形態の配線基板1は、第1内側導体層21と第1外側導体層41との間に、第1中間導体層31の他に3つの内層導体層50a、50b、50cを備えている。さらに、配線基板1は、第2内側導体層22と第2外側導体層42との間に、第2中間導体層32の他に3つの内層導体層50d、50e、50fを備えている。これらの内層導体層50a〜50fのそれぞれ、又は内層導体層50a〜50fと隣接する第1及び第2の内側導体層21、22、第1及び第2の中間導体層31、32、第1及び第2の外側導体層41、42との間には層間絶縁層6が設けられている。第1内側導体層21、第1内層導体層50a〜50c、第1中間導体層31、第1外側導体層41、及び、コア層10の第1面10F側に形成されている層間絶縁層6によって、第1面10F側のビルドアップ層が形成されている。同様に、第2内側導体層22、第2内層導体層50d〜50f、第2中間導体層32、第2外側導体層42、及び、コア層10の第2面10S側に形成されている層間絶縁層6によって、第2面10S側のビルドアップ層が形成されている。
なお、「内層導体層」には、配線基板1に備えられる導体層のうち、配線基板1の両面それぞれに露出する最表層の導体層、すなわち第1及び第2の外側導体層41、42とコア層10の第1面10F及び第2面10Sに形成された最内層、すなわち第1内側導体層21及び第2内側導体層22、及び各内側導体層と各外側導体層との間に形成される第1中間導体層31及び第2中間導体層32以外の全ての導体層が含まれる。この内層導体層50は、前述の第1導体層11、第2導体層12、及び他の積層構造、例えば金属箔層の無い構造を有する導体層などのいずれからなっていてもよい。
内層導体層50は、配線基板内で、前述の種々の導体層の組合せで形成され得る。この際、第1導体層11と一体に形成される一群のビア導体7に含まれる、くびれ付きビア導体7aの割合が、第2導体層12と一体に形成される一群のビア導体7に含まれる、くびれ付きビア導体7aの割合より大きい。内層導体層50は、種々の構造の内層導体層50が組み合されてもよいし、内層導体層50の全てが第1導体層11からなってもよいし、内層導体層50の全てが第2導体層12からなってもよい。
図5は、内層導体層50の全て、及び第1及び第2の内側導体層21、22、並びに第1及び第2の外側導体層41、42の全てが第1導体層11によって形成された配線基板1aの例である。すなわち、第1及び第2の中間導体層31、32以外の全ての導体層が第1導体層11によって形成されている。この場合は、図5〜6から明らかなように、全体のビア導体7に対して、くびれ付きビア導体の割合が、図5〜6を参照して後述される第2導体層12によって形成されるビア導体7の場合よりも大きい。図1及び図5〜7に示される図では、第2導体層12と一体に形成されるビア導体7は全てくびれの無いビア導体7b(7)になっているが、くびれ付きビア導体7aも形成され得る。なお、図5で、図1と同じ部分には同じ符号を付してその説明は省略される。
図6は、内層導体層50の全てが第2導体層12によって形成された配線基板1bの例が示されている。この例では、第1及び第2の内側導体層21、22及び第1及び第2の外側導体層41、42が第1導体層11によって形成されており、その間の第1及び第2の中間導体層31、32並びに第1及び第2の内層導体層50の全てが第2導体層12によって形成されている。第2導体層12と一体に形成されるビア導体7には、くびれ付きビア導体7aは殆ど形成されていない。なお、第2導体層12によって形成されても、そのレーザー光の照射条件などによって、くびれ付きビア導体7aの割合を増やすことはできる。なお、図6で、図1と同じ部分には同じ符号を付してその説明は省略される。
第1外側導体層41及び第2外側導体層42は、電子部品(図示せず)がその上に実装されるべき接続パッド4aを含んでいる。図1の配線基板1は、さらに、第1外側導体層41上に形成されているソルダーレジスト層81、及び、第2外側導体層42上に形成されているソルダーレジスト層82を含んでいる。ソルダーレジスト層81、82は、それぞれ、接続パッド4aを露出させる開口を有している。ソルダーレジスト層81、82は、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成される。前述したように、第1及び第2の外側導体層41、42のくびれ付きビア導体7a上の表面には深い第1リセス416(図3A参照)が形成されやすいので、ソルダーレジスト層81、82の食い込みが良く、剥がれなどに対する信頼性が向上する。
コア層10及び層間絶縁層6は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。図1の例においてコア層10は、補強材10cを含んでいる。図示されていないが、複数の層間絶縁層6のいずれか又は全部が、補強材を含んでいてもよい。
スルーホール導体10aも、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体10aは、第1及び第2の内側導体層21、22と共に、かつ、一体的に形成されている。また、図1の例では、スルーホール導体10aは、コア層10の第1面10F及び第2面10Sそれぞれから、Z方向におけるスルーホール導体10aの中央部に向って縮径しており、断面積が最小となるネック部をZ方向における中央部に有している。
図1の例では、図1の左端部に示されているように、配線基板1はスタックビア導体75を含んでいる。スタックビア導体75は、各層間絶縁層6において平面視で互いに重なる位置にそれぞれ形成されるビア導体7の積層体によって構成されている。二つのスタックビア導体75とスルーホール導体10aとによって、第1外側導体層41及び第2外側導体層42が、ほぼ最短経路で互いに電気的に接続されると共に、他の導体層と接続されている。このようなビア導体7を連続的に形成する場合は、ビア導体7の上面を前述の第2リセス316のような比較的緩やかなリセス、又はリセスのない構造にすることが、ビア導体7を安定的に積み上げ得る点で好ましい。
第1及び第2の内側導体層21、22、第1及び第2の中間導体層31、32、第1及び第2の内層導体層50a〜50f、第1及び第2の外側導体層41、42は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。しかし、これら各導体層は、互いに異なる構造を有し得る。
さらに、第1導体層11における金属箔層11aの厚さT1は、金属箔層12aの厚さT2よりも厚い。そのため、接続パッド4bに供給されるハンダの接続パッド4b内への拡散が、第1又は第2の外側導体層41、42と層間絶縁層6との界面まで、比較的達し難いと考えられる。従って、この界面の密着強度の低下が生じ難いと推察される。
第1及び第2の内側導体層21、22、第1及び第2の中間導体層31、32、第1及び第2の内層導体層50、並びに第1及び第2の外側導体層41、42それぞれの厚さとしては、10μm以上、40μm以下程度が例示される。第1及び第2の外側導体層41、42などに含まれる金属箔層11aの厚さT1は、内層導体層50に含まれる金属箔層12aの厚さT2よりも厚いので、各導体層に所望される厚さの確保という観点では、第1導体層11に含まれるめっき膜層11cの厚さは、第2導体層12に含まれるめっき膜層12cの厚さよりも薄くてもよい。
図7には、本実施形態の配線基板の他の例である配線基板1cの断面図が示されている。配線基板1cは、図1に示されるスルーホール導体10aの代わりに、一方向だけに向って縮径しながらコア層10を貫通するビア導体10bを備えている。すなわち、ビア導体10bは、図1に例示されるスルーホール導体10aが有するネック部を有さない。図7の例のビア導体10bは、コア層10の第1面10F側から第2面10S側に向って縮径している。また、図7の例のビア導体10bは、第1内側導体層21とだけ一体的に形成されている。すなわち、ビア導体10bは、ビア導体7と同様の有底のビア導体である。実施形態の配線基板は、図7の配線基板1cのように、コア基板10に有底のビア導体10bを含んでいてもよい。なお、図7で、図1と同じ部分には同じ符号を付してその説明は省略される。
図1に示される配線基板1の製造方法の一例が、図8A〜8Cを参照して説明される。
図8Aに示されるように、コア基板10Pが形成される。例えば、エポキシ樹脂などの絶縁性樹脂及び補強材10cによって構成されるコア層10、並びにコア層10の両面に設けられた金属箔を有する積層板(例えば両面銅張積層板)が用意される。そして、例えばサブトラクティブ法によって、第1内側導体層21、第2内側導体層22、及び、スルーホール導体10aが形成されると共に、第1及び第2の内側導体層21、22が、所望の導体パターンを有するようにパターニングされる。なお、第1内側導体層21と第2内側導体層22とを接続するための孔10dがコア層10に設けられる際に、コア層10の両面から例えばレーザー光が照射されると、図1及び図8Aに示される形状のスルーホール導体10aが形成され得る。また、コア層10の一方の面、例えば第1面10F側だけからレーザー光を照射することによって有底の穴が形成されると、図7に例示されるビア導体10bが形成される。
第1及び第2の内側導体層21、22は、第1導体層11を有するように形成される。すなわち、コア層10の両面に設けられている金属箔それぞれが金属箔層11aを構成し、スルーホール導体10aの形成のために無電解めっきなどによって形成されるシード層が中間金属層11bを構成する。そして、シード層上に形成される電解めっき膜がめっき膜層11cを構成する。
図8Bに示されるように、コア層10の両面上に、層間絶縁層6と各導体層とが交互に形成されると共に、各層間絶縁層6にビア導体7が形成される。図8Bは、内層導体層50b及び内層導体層50eの形成までが終了した状態の一例を示している。第1及び第2の中間導体層31、32、及び内層導体層50a、50b、50d、50eの形成方法としては、金属箔を用いるセミアディティブ法が例示される。
層間絶縁層6は、既に形成されている内層導体層50a、50bなどのそれぞれの上に、例えばシート状のプリプレグ、及び第2導体層などの金属箔層となるべき金属箔が順に積層されて熱圧着されることにより形成される。
ビア導体7の形成では、前述したように、層間絶縁層6上の金属箔の表面から炭酸ガスレーザー光の照射などによって、ビア導体7用の孔が、金属箔及び層間絶縁層6を貫通するように形成される。この孔の内壁及び金属箔上に、電解めっき又はスパッタリングなどによって、第2導体層の中間金属層となるシード層が形成される。そしてシード層上に、適切な位置に開口を有するめっきレジスト(図示せず)が設けられ、シード層を電極として用いる電解めっきによってめっきレジストの開口内及び孔内に第1及び第2の内層導体層50の導体パターン及びビア導体7が形成される。電解めっきによって形成されるめっき膜が、第2導体層12(図3B参照)のめっき膜層12cを構成する。図示されないめっきレジストが除去され、さらに、金属箔及びシード層の不要部分がエッチングなどで除去される。
図8Cに示されるように、さらに、コア層10の第1面10F側に、内層導体層50d及び第1外側導体層41並びに層間絶縁層6が形成され、第2面10S側に、内層導体層50f及び第2外側導体層42並びに層間絶縁層6が形成される。層間絶縁層6は、図8Bを参照して前述したように、例えばシート状のプリプレグなどを熱圧着することによって形成される。内層導体層50c、50fの形成方法は特に限定されないが、図8Cの例では、金属箔を用いるサブトラクティブ法で形成されている。
第1及び第2の外側導体層41、42は、第1積層構造を有する第1導体層11からなっている。その形成方法としては、金属箔を用いるサブトラクティブ法が例示される。すなわち、既に形成されている内層導体層50c、50fそれぞれの上に、層間絶縁層6となるプリプレグなどと共に、第1導体層11の金属箔層11aとなるべき金属箔が積層される。この金属箔には、第2導体層12からなる第1及び第2の内層導体層50a、50dなどに用いられる金属箔よりも厚い金属箔が用いられる。
金属箔層11a及び金属箔層11aの下の層間絶縁層6には、ビア導体7を形成するための孔71(図4A参照)が、例えば炭酸ガスレーザー光の照射によって形成される。続いて、孔71内及び金属箔層11aの表面全面に、第1導体層11の中間金属層11bとなるシード層が無電解めっきなどによって形成される。さらに、シード層を電極として用いる電解めっきによって、第1導体層11のめっき膜層11cとなるめっき膜がシード層上の全面に形成される。その結果、第1導体層11からなる第1及び第2の外側導体層41、42が形成されると共に、孔71内にビア導体7が形成される。その後、サブトラクティブ法によって第1及び第2の外側導体層41、42がパターニングされる。
その後、第1外側導体層41上にソルダーレジスト層81が形成され、第2外側導体層42上にソルダーレジスト層82が形成される。ソルダーレジスト層81、82は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切なパターンを有するマスクを用いた露光、及び現像とによって形成される。以上の工程を経ることによって、図1の例の配線基板1が完成する。なお、ソルダーレジスト層81、82の開口に露出する接続パッド4aには、必要に応じて、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、ハンダ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。
前述したように、第1導体層11に含まれる金属箔層11aは比較的厚い。従って、第1導体層11からなる導体層と共に形成されるビア導体の形成時には、その厚い金属箔層11aを貫通し得るようにレーザー光のパワーを調整するだけで、容易に図3Aに例示される形状を有するくびれ付きビア導体7aを形成し得ることがある。
また、ビア導体7を電解めっきによって形成する際に、めっき電流などの条件を適切に選択することによって、孔71の形状に関わらず、先に参照した図3Aに例示される第1リセス416を、第1導体層11からなる導体層の表面に形成し得ることがある。同様に、図3Bに例示される凹み316を、第2導体層12からなる導体層の表面に形成し得ることがある。
なお、第1導体層11の形成方法は、サブトラクティブ法に限定されない。また、第2導体層12は、第1導体層11に含まれる金属箔層よりも薄い金属箔層と、めっき膜層とを含んでさえいればよく、その形成方法は、セミアディティブ法に限定されない。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、スルーホール導体10a及び、スタックビア導体75は必ずしも設けられていなくてもよい。また、ビア導体7は、コア層10側に向って縮径する形状を有していなくてもよい。また、ソルダーレジスト層81、82は必ずしも設けられなくてもよい。
1、1a、1b、1c 配線基板
10 コア層
10F 第1面
10S 第2面
10a スルーホール導体
11 第1導体層
11a 金属箔層
11c めっき膜層
12 第2導体層
12a 金属箔層
12c めっき膜層
21 第1内側導体層
22 第2内側導体層
31 第1中間導体層
32 第2中間導体層
41 第1外側導体層
42 第2外側導体層
50a〜50c 第1内層導体層
50d〜50f 第2内層導体層
6 層間絶縁層
7 ビア導体
7a くびれ付きビア導体
T1 第1導体層の金属箔層の厚さ
T2 第2導体層の金属箔層の厚さ

Claims (11)

  1. 第1面及び前記第1面と反対側の第2面を有するコア層と、
    前記第1面上に形成されている第1内側導体層と、
    前記第2面上に形成されている第2内側導体層と、
    前記第1面側の最表層に形成されている第1外側導体層と、
    前記第2面側の最表層に形成されている第2外側導体層と、
    前記第1内側導体層及び前記第1外側導体層の間に形成されている第1中間導体層と、
    前記第2内側導体層及び前記第2外側導体層の間に形成されている第2中間導体層と、
    前記第1内側導体層と前記第1中間導体層との間、前記第1中間導体層と前記第1外側導体層との間、前記第2内側導体層と前記第2中間導体層との間、及び前記第2中間導体層と前記第2外側導体層との間のそれぞれに介在する層間絶縁層と、
    前記層間絶縁層の両面に配置される導体層を接続すべく前記コア層と反対側の導体層と一体に、前記層間絶縁層に形成されたビア導体と、
    を備える配線基板であって、
    前記第1及び第2の内側導体層、及び前記第1及び第2の外側導体層の少なくとも一方は、それぞれ、所定の厚さを有する金属箔層と、めっき膜層とを少なくとも含む第1導体層からなり、
    前記第1及び第2の中間導体層は、前記所定の厚さよりも薄い厚さを有する金属箔層と、めっき膜層とを少なくとも含む第2導体層からなり、
    前記第1導体層と一体に形成される第1の一群のビア導体は、前記第1の一群のビア導体と一体に形成される導体層と前記第1の一群のビア導体が接続される前記コア層側の導体層との間にくびれ部を有するくびれ付きビア導体を含んでいる。
  2. 請求項1記載の配線基板であって、前記くびれ付きビア導体は前記コア層に向かって縮径する第1テーパ部と前記コア層に向かって拡径する第2テーパ部とを有する。
  3. 請求項2記載の配線基板であって、前記くびれ部が前記くびれ付きビア導体の形成された周囲の前記層間絶縁層の厚さの半分の位置よりも前記コア層側にある。
  4. 請求項1記載の配線基板であって、前記くびれ付きビア導体は断面形状が鼓型である。
  5. 請求項1記載の配線基板であって、前記第1導体層と一体に形成された第1の一群のビア導体が、前記第2導体層と一体に形成された第2の一群のビア導体よりもくびれ付きビア導体を含む割合が大きい。
  6. 請求項1記載の配線基板であって、前記第2導体層と一体に形成された第2の一群のビア導体では、前記第2の一群のビア導体のうち前記コア層に向かって縮径するテーパ形状を有するビア導体の割合が他の形状のビア導体の割合よりも大きい。
  7. 請求項1記載の配線基板であって、前記第1及び第2の内側導体層、及び前記第1及び第2の外側導体層の両方が前記第1導体層からなる。
  8. 請求項1記載の配線基板であって、前記第1内側導体層と前記第1外側導体層との間に複数の内層導体層が形成されており、前記第1内側導体層から前記第1外側導体層までビア導体が重ねられている。
  9. 請求項1記載の配線基板であって、前記第1内側導体層と前記第1中間導体層との間、及び/又は、前記第1中間導体層と前記第1外側導体層との間に、及び、第2内側導体層と前記第2中間導体層との間、及び/又は、前記第2中間導体層と前記第2外側導体層との間に内層導体層をさらに含んでおり、
    前記内層導体層の全てが、前記第1導体層又は前記第2導体層のいずれかである。
  10. 請求項9記載の配線基板であって、前記内層導体層は、全て前記第1導体層である。
  11. 請求項9記載の配線基板であって、前記内層導体層は、全て前記第2導体層である。
JP2019061837A 2019-03-27 2019-03-27 配線基板 Pending JP2020161731A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019061837A JP2020161731A (ja) 2019-03-27 2019-03-27 配線基板
US16/830,507 US11116080B2 (en) 2019-03-27 2020-03-26 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019061837A JP2020161731A (ja) 2019-03-27 2019-03-27 配線基板

Publications (1)

Publication Number Publication Date
JP2020161731A true JP2020161731A (ja) 2020-10-01

Family

ID=72604472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019061837A Pending JP2020161731A (ja) 2019-03-27 2019-03-27 配線基板

Country Status (2)

Country Link
US (1) US11116080B2 (ja)
JP (1) JP2020161731A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095442A (ko) * 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
US20140166355A1 (en) * 2012-12-18 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP2014154631A (ja) 2013-02-06 2014-08-25 Toppan Printing Co Ltd 多層配線板およびその製造方法
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160080526A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016213296A (ja) * 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法

Also Published As

Publication number Publication date
US11116080B2 (en) 2021-09-07
US20200315009A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US8541695B2 (en) Wiring board and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
JP5165265B2 (ja) 多層プリント配線板の製造方法
CN110999552B (zh) 印刷电路板
US20110114372A1 (en) Printed wiring board
US10945334B2 (en) Wiring substrate
US11116080B2 (en) Wiring substrate
JP5693339B2 (ja) 多層プリント配線板およびその製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
US11406016B2 (en) Wiring substrate
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
US11160164B2 (en) Wiring substrate
JP2010123829A (ja) プリント配線板とその製造方法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
US10986729B2 (en) Wiring substrate
US11277910B2 (en) Wiring substrate
JP2020161730A (ja) 配線基板
JP2015012286A (ja) 印刷回路基板及びその製造方法
JP2022148980A (ja) 多層配線基板及び多層配線基板の製造方法
JP2020188072A (ja) 配線基板および配線基板の製造方法
JP3988664B2 (ja) 多層プリント配線板及びその製造方法
JP2021168348A (ja) 配線基板
JP2022045879A (ja) 配線基板及び配線基板の製造方法
JP2022119655A (ja) 配線基板
JP2021129021A (ja) 配線基板