JP2006237526A - 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 - Google Patents

膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 Download PDF

Info

Publication number
JP2006237526A
JP2006237526A JP2005053930A JP2005053930A JP2006237526A JP 2006237526 A JP2006237526 A JP 2006237526A JP 2005053930 A JP2005053930 A JP 2005053930A JP 2005053930 A JP2005053930 A JP 2005053930A JP 2006237526 A JP2006237526 A JP 2006237526A
Authority
JP
Japan
Prior art keywords
metal layer
conductive metal
conductive
forming
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005053930A
Other languages
English (en)
Other versions
JP4541187B2 (ja
Inventor
Satoshi Shibazaki
聡 柴崎
Yuji Yamaguchi
雄二 山口
Kenji Sasaoka
賢司 笹岡
Tomohisa Motomura
知久 本村
Naoki Morioka
直樹 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005053930A priority Critical patent/JP4541187B2/ja
Publication of JP2006237526A publication Critical patent/JP2006237526A/ja
Application granted granted Critical
Publication of JP4541187B2 publication Critical patent/JP4541187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】接続信頼性の向上を図るとともに、製造工程を簡略化できる膜素子内蔵プリント配線板の製造方法を提供する。
【解決手段】銅箔1の主面上に誘電性ペーストを選択的に塗布(印刷)して誘電体領域2を形成し、同一組成の導電性ペーストを用いて同じ版で同時に印刷することにより誘電体2接続用の第1のキャパシタンス電極3と抵抗体5接続用の一対をなす抵抗電極4とを形成し、この抵抗電極4を跨るように抵抗ペーストを印刷して抵抗体5を形成する。
【選択図】図1

Description

本発明は、抵抗体やキャパシタなどの膜素子をプリント配線板中に内蔵する膜素子内蔵プリント配線板の製造方法に関する。
携帯型電子機器の小型化、軽量化、薄型化などに伴い、C(コンデンサ、キャパシタ)、R(抵抗器)等の受動部品の小型化が進められてきている。また、CやRなどの受動部品を一つの配線基板中に埋め込み、複合部品化する技術も開発されてきている。
薄膜キャパシタや薄膜抵抗体などの成膜素子を備えた回路ブロック体の製造方法として、第2の配線層上に抵抗体素子と誘電体素子を形成し、これらの成膜素子とその上に積層された別の層(第3の配線層)とを接続するための端子をそれぞれ別工程にて形成する方法が提案されている(特許文献1)。この製造方法では、抵抗体を接続するための端子と誘電体を接続するための端子を形成するのに別工程を必要とするため、工程が複雑になるという問題がある。
受動素子を備えたプリント配線板の製造方法として、金属箔上に抵抗ペーストおよび/または誘電性ペーストをそれぞれ塗布し、絶縁板、別の金属箔を積層して一体化し、両面の金属箔を配線パターニングする方法も提案されている(特許文献2)。この製造方法による受動素子を備えたプリント配線板では、抵抗体に接して設けられた配線層が抵抗体の電極の役割を兼ねる構成を採るので、抵抗体と配線層との間に接続層(抵抗電極)を設けていない。そのため、抵抗電極を塗布・形成する工程は必要ないが、その分、抵抗値が安定しないなど、接続信頼性の点で不十分であるという問題がある。
特開2002−164467号公報 特開2003−92460号公報
上述したように、従来の製造方法では、誘電体接続用のキャパシタンス電極と抵抗体接続用の抵抗電極を形成するのに別々の工程を要していたため、製造工程が複雑になるという問題があった。また、抵抗電極となる接続層を設けずに、抵抗体と接する配線層に電極の役割を兼ねさせると接続信頼性の点で不十分であるという問題があった。
本発明は、上記の状況を鑑みてなされたもので、接続信頼性の向上を図るとともに、製造工程を簡略化できる膜素子内蔵プリント配線板の製造方法を提供することを目的とする。
本発明の一態様によれば、膜素子内蔵プリント配線板の製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成する配線パターン形成工程とを具備する。
本発明の他の一態様によれば、膜素子内蔵プリント配線板の製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面の前記抵抗電極のそれぞれに近接させて、導電性ペーストにより前記第1のキャパシタンス電極及び前記抵抗体より高さの高い導電性バンプを形成する導電性バンプ形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を形成し、前記導電性バンプの先端を前記絶縁層に貫通させる工程と、前記貫通させた導電性バンプに当接させて第2の導電性金属層を積層し、加熱加圧して前記導電性バンプを塑性変形させて前記第2の導電性金属層に電気的かつ機械的に接続させ一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する。
本発明の他の一態様によれば、膜素子内蔵プリント配線板の製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層上に絶縁層を介して積層される第2の導電性金属層を用意し、前記第2の導電性金属層の一主面に、前記各抵抗電極に対応する位置に近接させて、前記第1のキャパシタンス電極及び前記抵抗体より高さの高い、対をなす導電性バンプを形成する工程と、前記導電性バンプを形成した第2の導電性金属層上に絶縁層を積層し、前記導電性バンプの先端を前記絶縁層に貫通させ、導電性バンプ・絶縁層付き導電性金属層を形成する工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記形成した導電性バンプ・絶縁層付き導電性金属層を、前記導電性バンプの先端を当接させて積層し、加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する。
本発明の他の一態様によれば、膜素子内蔵プリント配線板の製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層するとともに、前記貫通孔に導電体を充填し、さらに第2の導電性金属層を積層して加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する。
前記絶縁層に設けられた前記貫通孔への導電体の充填は、前記絶縁層を積層した後に行ってもよいが、前記絶縁層を積層する前に行ってもよい。
本発明の他の一態様によれば、膜素子内蔵プリント配線板の製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記各抵抗電極に対応する位置に近接させて前記第1又は第2の導電性金属層の外側から前記絶縁層を貫通し対向する金属層の主面を露出させる層間接続穴を設け、該穴の内壁面にめっきをすることにより前記第1及び第2の導電性金属層との間を電気的に接続する工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に所定の配線パターンを形成する配線パターン形成工程とを具備する。
本発明の一態様によれば、絶縁層の一方の面に形成された互いに電気的に独立した複数の配線パターンからなる第1の配線パターン群と、前記絶縁層の他方の面に形成された互いに電気的に独立した複数の配線パターンからなる第2の配線パターン群と、前記第1の配線パターン群の互いに近接し、かつ電気的に独立した複数の配線パターンの内面に互いに近接させて導電性ペーストにより形成された複数の抵抗体電極と、前記各抵抗体電極間にまたがって抵抗ペーストにより形成された抵抗体と、前記第1の配線パターン群の配線パターンの内面に一端縁を該配線パターンと他の配線パターン間の絶縁間隙に臨ませて形成された誘電体層と、前記他の配線パターンから前記誘電体層上にかけて前記抵抗体電極と同一の導電性ペーストにより形成されたキャパシタンス電極とを有することを特徴とする膜素子内蔵プリント配線板が提供される。
本発明によれば、誘電体、電極(接続層)、および抵抗体を3回の工程で形成できるので、膜素子内蔵プリント配線板の製造工程を簡略化できる。すなわち、誘電体と第1の導電性金属層とを接続するキャパシタンス電極と、抵抗体と第1の導電性金属層とを接続する抵抗電極とを、別々の工程を必要とせず、同一の工程で形成できるので、膜素子内蔵プリント配線板の製造工程を簡略化できる。
また、抵抗体と導電性金属層との間に電気的接続層を有するため、膜素子内蔵プリント配線板の接続信頼性の向上を図ることができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
なお、下記の実施形態において、誘電体領域2の形状・面積は、キャパシタやコンデンサとして必要な容量により適宜定められる。抵抗体5の形状はほぼ長方形であるが、その面積は、抵抗体として必要な抵抗値により適宜定められる。
[第1の実施形態]
本発明の第1の実施形態について説明する。第1の実施形態は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成する配線パターン形成工程とを具備するものである。
図1(a)〜(e)は、本発明の第1の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図である。
まず、たとえば、厚さ18μmの電解銅箔を第1の導電性金属層1として用意する。そして、この第1の導電性金属層1の片面に、配線板として必要な膜素子の誘電体領域2とすべく、誘電性ペーストを選択的に塗布する(図1(a))。誘電性ペーストを塗布する方法は特に問わないが、例えばスクリーン印刷を用いると一面全体に必要な数だけ生産性高くかつ相当に高精度に行なうことができる。
誘電性ペーストとしては、高誘電材料であるチタン酸バリウムの粉末を樹脂バインダ中に分散させた組成物を用いることができる。具体的には、たとえば、アサヒ化学研究所製の高周波向け誘電性ペーストCX−16(商品名)を用いることができる。この塗布された誘電性ペーストを乾燥かつ硬化させ、厚さ約10〜20μmの誘電体領域2を形成する。
続いて、図1(b)に示すように、同一版を用いたスクリーン印刷により、第1の導電性金属層1の一主面へ導電性ペースト(たとえば銀ペースト)を選択的に塗布して、誘電体領域2上から第1の導電性金属層1にわたる第1のキャパシタンス電極3と誘電体領域2から離間して対をなして配設される抵抗電極4とを形成する。キャパシタンス電極3は、第1の導電性金属層1と誘電体2とを電気的に接続するための接続層である。一対をなす抵抗電極4は、次の工程で塗布・形成する抵抗体5と第1の導電性金属層1とを電気的に接続するための接続層である。抵抗電極4は、誘電体領域2から離間して抵抗体5の長手方向に二つに分けて対をなして配置され、かつ、抵抗体5の内側に収まるように塗布・形成する(図示せず)。
工程を簡略化するために第1のキャパシタンス電極3と一対をなす抵抗電極4とを同時に塗布・形成することから、キャパシタンス電極3と抵抗電極4は同一の材料を用いる。その材料としては、導電性ペーストを用いることができるが、抵抗値を安定させる点で、銀(Ag)ペーストが好ましい。
このように、キャパシタンス電極3と抵抗電極4とを同じ版で同時に塗布・形成するので、工程を簡略化することができる。また、キャパシタンス電極3および抵抗電極4として接続層を設けるので、接続層を設けない場合に比べて抵抗値を安定させることができる。キャパシタンス電極3および抵抗電極4を形成する導電性ペーストとして銀ペーストを用いると、さらに抵抗値を安定させることができる。
次に、抵抗体5とすべく、スクリーン印刷により、対をなして配設された抵抗電極4に跨るように第1の導電性金属層1上に抵抗ペーストを塗布する(図1(c))。抵抗ペーストとしては、たとえばカーボンなどの抵抗材料の粉末を有機樹脂バインダ中に分散させた組成物、カーボンを含む有機ペーストを用いることができる。たとえば、アサヒ化学研究所製の抵抗ペーストTU−15−8、TU−50−8、またはTU−100−8(いずれも商品名)を用いることができる。この塗布された抵抗ペーストを乾燥かつ硬化させ、厚さ10〜20μmの抵抗体5を形成する。
以上のようにして、誘電体領域2、キャパシタンス電極3、抵抗電極4、および抵抗体5が表面に塗布・形成された塗布・形成済み金属箔10を形成できる。このようにして形成されているので、キャパシタンス電極3および抵抗電極4は、第1の導電性金属層1と同一面で接続されている。
次に、図1(d)に示すように、この塗布・形成済み金属箔10の上に、絶縁層6および第2の導電性金属層7を積層し、加熱加圧して一体化させ、両面金属層板11を得る。すなわち、第1の導電性金属層1の一主面へ、少なくともキャパシタンス電極3、抵抗電極4、誘電体領域2、及び抵抗体5を覆うように、絶縁層6を積層するとともにこの絶縁層上に第2の導電性金属層7を積層し、加熱しながら加圧してこれらのものを一体化させる。絶縁層6は、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等から構成することが可能である。ここでは、絶縁層6とすべく、厚さ約60μmの未硬化のガラスエポキシ系プリプレグ(松下電工社製)を用いる。第2の導電性金属層7としては、たとえば、厚さ18μmの電解銅箔を用いる。
次に、図1(e)に示すように、この両面金属層板11の第1の導電性金属層1及び第2の導電性金属層7をエッチング等でパターニング処理することにより、所定の配線パターン8,9を形成し、膜素子内蔵2層プリント配線板12を得る。所定の配線パターンとしては、プリント配線板として必要な配線パターンが含まれるが、少なくとも、第1の導電性金属層1側には、第1のキャパシタンス電極3に対応する第2のキャパシタンス電極32を形成するための絶縁間隙31と、対をなす抵抗電極4を電気的に分離する絶縁間隙41とを有する配線パターンが含まれることが必要である。
第1の導電性金属層1に絶縁間隙31を設けることで、第1の導電性金属層1の一部が第1のキャパシタンス電極3に対応する第2のキャパシタンス電極32として機能するようになり、誘電体領域2を挟んで、キャパシタ素子(コンデンサ素子)として完成する。第1の導電性金属層1に抵抗電極4を電気的に分離する絶縁間隙32を設けることで、対をなす抵抗電極4とこの抵抗電極4に跨って形成された抵抗体5が、抵抗器として完成する。
このようにして、膜素子内蔵2層プリント配線板12を製造することができる。この後、たとえば、周知の方法によりスルーホール等の層間接続部を設けることで、回路配線層8,9との間を電気的に接続することができる。
このようにして製造された膜素子内蔵2層プリント配線板12は、図1(e)に示すように、絶縁層6の一方の面に形成された互いに電気的に独立した複数の配線パターンからなる第1の配線パターン群8と、絶縁層6の他方の面に形成された互いに電気的に独立した複数の配線パターンからなる第2の配線パターン群9と、第1の配線パターン群8の互いに近接し、電気的に独立した複数の配線パターン42,43の内面に互いに近接させて導電性ペーストにより形成された複数の抵抗体電極4と、この各抵抗体電極4の間にまたがって抵抗ペーストにより形成された抵抗体5と、第1の配線パターン群8の配線パターン32の内面に一端縁を該配線パターン32と他の配線パターン33間の絶縁間隙31に臨ませて形成された誘電体層2と、前記他の配線パターン33から誘電体層2上にかけて抵抗体電極4と同一の導電性ペーストにより形成されたキャパシタンス電極3とを有している。
[第2の実施形態]
本発明の第2の実施形態について説明する。第2の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面の前記抵抗電極のそれぞれに近接させて、導電性ペーストにより前記第1のキャパシタンス電極及び前記抵抗体より高さの高い導電性バンプを形成する導電性バンプ形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を形成し、前記導電性バンプの先端を前記絶縁層に貫通させる工程と、前記貫通させた導電性バンプに当接させて第2の導電性金属層を積層し、加熱加圧して前記導電性バンプを塑性変形させて前記第2の導電性金属層に電気的かつ機械的に接続させ一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備するものである。
図2(a)〜(g)は、本発明の第2の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを示す図である。同図において図1と同じものには同じ符号を付し、原則として説明は省略する。
図2の(a)〜(c)は、図1の(a)〜(c)と同じである。すなわち、第2の実施形態においても、第1の導電性金属層1の主面上に、誘電体領域2、キャパシタンス電極3と抵抗電極4、抵抗体5をこの順序で塗布・形成して、これらが表面に形成された塗布・形成済み金属箔10を得る(図2(c))。このように、導電性ペーストの選択的塗布により、キャパシタンス電極3と抵抗電極4を同時に形成するので、工程を簡略化することができる。また、キャパシタンス電極3および抵抗電極4として接続層を設けるので、接続層を設けない場合に比べて抵抗値を安定させることができる。キャパシタンス電極3および抵抗電極4を形成する導電性ペーストとして銀ペーストを用いると、さらに抵抗値を安定させることができる。
次に、第1の導電性金属層と第2の導電性金属層との層間接続を導電性バンプにより行うべく、第1の導電性金属層1の所定位置に、たとえば、ポリマータイプの銀系の導電性ペースト(商品名,熱硬化性導電性ペーストMSP-812,三井化学KK)により、次の方法で厚さ約100μmの導電性バンプ13を形成する(図2(d))。
すなわち、板厚100μmのステンレス板の所定箇所(誘電体及び抵抗体の領域を空けてその領域周辺)に個々がほぼ円錐形状になるように0.15mm〜0.2mm径の穴を明けたメタルマスクを用意し、このメタルマスクを電解銅箔1の片面側に位置決め配置して導電性ペーストを印刷し、この印刷された導電性ペーストを乾燥させ、高さ約100μmの山形の導電性バンプ13を形成する。
次に、絶縁層として、厚さ約60μmの未硬化のガラスエポキシ系プリプレグ6を積層し、たとえばアルミ箔及びゴムシートを介して、たとえば100℃に保持した熱板の間に配置し、1MPaで1分間ほど加熱加圧して、導電性バンプ13をプリプレグ6に挿入・貫通させ、そのバンプ13の先端をプリプレグ6から突出させる(図2(e))。そして、プリプレグ6を貫通した導電性バンプ13の先端に当接させてプリプレグ6の上に厚さ18μmの銅箔を第2の導電性金属層7として積層し、加熱しながら加圧して一体化させ、導電性バンプに13よる層間接続済みの両面金属層板11Aを得る(図2(f))。積層方向の加圧により、導電性バンプ13の先端が、対向して位置する第2の導電性金属層7に当接して塑性変形し、層間の電気的接続が確立される。プリプレグ6は硬化して絶縁層6となる。
この両面金属層板11Aを第1の実施形態と同様にパターニング処理して、配線層8,9を形成し、導電性バンプによる層間接続済みの膜素子内蔵2層プリント配線板12Aを得る(図2(g))。この場合にも、誘電体領域2をキャパシタとして機能させるため、また、抵抗体5を機能させるため、第1の導電性金属層1側には、第1のキャパシタンス電極3に対応する第2のキャパシタンス電極32を形成するための絶縁間隙31と、対をなす抵抗電極4を電気的に分離する絶縁間隙41と設けることが必要である。
このようにして製造された膜素子内蔵2層プリント配線板12Aは、図2(g)に示すように、第1の実施形態で製造された膜素子内蔵2層プリント配線板12の特徴に加えて、第1の配線層8(第1の配線パターン32,42)には、絶縁層6を貫通して先端が第2の配線層9(第2の配線パターン)に当接して先端部が塑性変形により第2の配線層9(第2の配線パターン)に接続された導電性ペーストにより形成された円錐台状の層間接続部13を有している。
このように、第2の実施形態では、第1の導電性金属層1と第2の導電性金属層7との間の層間接続を導電性バンプ13により行う。このような導電性バンプ13により、層間接続を行うので、製造工程が簡単であり、かつ、配線板主面の利用効率が向上し高密度実装に適する。
[第3の実施形態]
本発明の第3の実施形態について説明する。第3の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層上に絶縁層を介して積層される第2の導電性金属層を用意し、前記第2の導電性金属層の一主面に、前記各抵抗電極に対応する位置に近接させて、前記第1のキャパシタンス電極及び前記抵抗体より高さの高い、対をなす導電性バンプを形成する工程と、前記導電性バンプを形成した第2の導電性金属層上に絶縁層を積層し、前記導電性バンプの先端を前記絶縁層に貫通させ、導電性バンプ・絶縁層付き導電性金属層を形成する工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記形成した導電性バンプ・絶縁層付き導電性金属層を、前記導電性バンプの先端を当接させて積層し、加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する例である。
第3の実施形態は、第2の実施形態と同様に回路配線層8,9との間を導電性バンプにより電気的に接続するものであるが、導電性バンプを第1の導電性金属層側ではなく第2の導電性金属層側に形成する点が第2の実施形態と異なる。
図3(a)〜(f)は、本発明の第3の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを示す図である。同図において図1と同じものには同じ符号を付し、原則として説明は省略する。
図3の(a)〜(c)は、図1の(a)〜(c)と同じである。すなわち、第3の実施形態においても、第1の導電性金属層1の主面上に、誘電体領域2、キャパシタンス電極3と抵抗電極4、抵抗体5をこの順序で塗布して、これらが表面に形成された塗布・形成済み金属箔10を得る(図3(c))。このように、導電性ペーストの選択的塗布により、キャパシタンス電極3と抵抗電極4を同時に形成するので、工程を簡略化することができる。また、キャパシタンス電極3および抵抗電極4として接続層を設けるので、接続層を設けない場合に比べて抵抗値を安定させることができる。キャパシタンス電極3および抵抗電極4を形成する導電性ペーストとして銀ペーストを用いると、さらに抵抗値を安定させることができる。
次に、図3(d)の上部に示すように、第2の導電性金属層7の所定位置に、第2の実施形態と同様の方法で導電性バンプ13を形成し、絶縁層として未硬化のガラスエポキシ系プリプレグ6を積層し、導電性バンプ13の先端をプリプレグ6から突出させたものを用意した。続いて、これを、図3(d)に示すように、塗布・形成済み金属箔10へ、少なくともキャパシタンス電極3、抵抗電極4、誘電体領域2、及び抵抗体5を覆うように、導電性バンプ13の先端を当接させて積層し、加熱加圧して一体化させ、導電性バンプによる層間接続済みの両面金属層板11Bを得た(図3(e))。積層方向の加圧により、導電性バンプ13の先端が、対向して位置する第1の銅箔1に当接して塑性変形し、層間の電気的接続が確立される。プリプレグ6は硬化して絶縁層6となる。
この両面金属層板11Bを第1の実施形態と同様にパターニングして配線層8,9を形成し、導電性バンプによる層間接続済みの膜素子内蔵2層配プリント線板12Bを得た(図3(f))。この場合にも、誘電体領域2をキャパシタとして機能させるため、また、抵抗体5を機能させるため、第1の導電性金属層1側には、第1のキャパシタンス電極3に対応する第2のキャパシタンス電極32を形成するための絶縁間隙31と、対をなす抵抗電極4を電気的に分離する絶縁間隙41と設けることが必要である。
このようにして製造された膜素子内蔵2層プリント配線板12Bは、図3(f)に示すように、第1の実施形態で製造された膜素子内蔵2層プリント配線板12の特徴に加えて、第2の配線層9(第2の配線パターン)には、絶縁層6を貫通して先端が第1の配線層8(第1の配線パターン32,42)に当接して先端部が塑性変形により第1の配線層8(第1の配線パターン32,42)に接続された導電性ペーストにより形成された円錐台状の層間接続部13を有している。
このように、第3の実施形態では、第2の実施形態と同様、第1の導電性金属層1と第2の導電性金属層7との間の層間接続を導電性バンプ13により行うが、膜素子を形成する導電性金属層とは別の第2の導電性金属層7に導電性バンプ13を形成する。この方法だと、スクリーン印刷でなくエッチングにより導電性バンプを形成することもできる。たとえば、118μm(銅箔17の厚さと導電性バンプの高さの合計程度)の1層構造の銅板からエッチングにより導電性バンプを形成してもよい。18μmの銅箔と100μmの銅板とを2μm程度のニッケル合金層を介して積層体化した3層構造の材料を用いてニッケル合金層をエッチングストッパとして100μmの銅板をエッチングして導電性バンプを形成することも可能である。めっきにより導電性バンプを形成することもできる。
[第4の実施形態]
本発明の第4の実施形態について説明する。第4の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層するとともに、前記貫通孔に導電体を充填し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する例である。
図4の(a)〜(g)は、第4の実施形態に係る膜素子内蔵プリント配線板の製造方法の例を模式的に示す断面図である。第1の実施形態と異なるのは層間接続方法である。同図において図1と同じものには同じ符号を付し、原則として説明は省略する。
図4の(a)〜(c)は、図1の(a)〜(c)と同じである。すなわち、第4の実施形態においても、第1の銅箔1の主面上に、誘電体領域2、キャパシタンス電極3と抵抗電極4、抵抗体5をこの順序で塗布・形成して、これらが表面に形成された塗布・形成済み金属箔10を得る(図4(c))。このように、導電性ペーストの選択的塗布により、キャパシタンス電極3と抵抗電極4を同時に形成するので、工程を簡略化することができる。また、キャパシタンス電極3および抵抗電極4として接続層を設けるので、接続層を設けない場合に比べて抵抗値を安定させることができる。キャパシタンス電極3および抵抗電極4を形成する導電性ペーストとして銀ペーストを用いると、さらに抵抗値を安定させることができる。
次に、予めドリル加工などで層間接続用の貫通孔14を所定位置に明けておいたプリプレグ6をこの塗布・形成済み金属箔10に積層し(図4(d))、この層間接続穴14内に導電性ペーストを充填し、層間接続部15とする(図4(e))。
さらに、図1(d)と同様に、厚さ18μmの第2の銅箔7を積層し、加熱加圧して一体化させ、層間接続済みの両面金属層板11Cを得る(図4(f))。
次に、図1(e)と同様に、この両面金属層板11Cをエッチングにより所定の配線パターンになるように不要な銅箔部分を除去して、配線層8,9を形成し、導電性バンプによる層間接続済みの膜素子内蔵2層プリント配線板12Cを得る(図4(g))。この場合にも、誘電体領域2をキャパシタとして機能させるため、また、抵抗体5を機能させるため、第1の導電性金属層1側には、第1のキャパシタンス電極3に対応する第2のキャパシタンス電極32を形成するための絶縁間隙31と、対をなす抵抗電極4を電気的に分離する絶縁間隙41と設けることが必要である。
このように、第4の実施形態では、予め必要な位置に貫通孔を設けておいた絶縁層を積層し、その貫通孔内に導電性ペーストを充填し、第2の導電性金属層7を積層し加熱加圧することで、層間接続を確立する。そのほかの工程は第1の実施形態と同じである。この場合も、膜素子内蔵2層プリント配線板を容易に製造することが可能となる。
なお、図5に示すように、予め必要な位置に貫通孔を設けておいた絶縁層のその貫通孔内に導電性ペーストを充填してから、その絶縁層を積層し、さらに第2の導電性金属層7を積層して加熱加圧することで、層間接続を確立するようにしてもよい。この場合も、膜素子内蔵2層プリント配線板を容易に製造することが可能となる。
[第5の実施形態]
本発明の第5の実施形態について説明する。第5の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記各抵抗電極に対応する位置に近接させて前記第1又は第2の導電性金属層の外側から前記絶縁層を貫通し対向する金属層の主面を露出させる層間接続穴を設け、該穴の内壁面にめっきをすることにより前記第1及び第2の導電性金属層との間を電気的に接続する工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に所定の配線パターンを形成する配線パターン形成工程とを具備するものである。
図6の(a)〜(f)は、第5の実施形態に係る膜素子内蔵プリント配線板の製造方法の例を模式的に示す断面図である。第1の実施形態と異なるのは層間接続方法である。同図において図1と同じものには同じ符号を付し、原則として説明は省略する。
この方法では、第1の実施形態と同様にして、両面金属層板11を得る(図6(a)〜(d))。その後、金属層7の外側から対向する金属層1の主面が露出するように、絶縁層6を貫通する層間接続用の開口部(穴)をレーザービーム等により明け、その層間接続穴の内壁面に沿ってめっき等で導体膜を形成して層間接続部16とし、内壁面に沿って導体膜を形成した後の層間接続穴は樹脂等で埋めて、層間接続済みの両面金属層板11Dを得る(図6(e))。その後、第1の実施形態と同様に、両面の金属層を所定のパターンでエッチングすることにより、回路配線層8,9を形成し、膜素子内蔵2層プリント配線板12Cを得る(図6(f))。
なお、層間接続穴はこの例のように第2の金属層7の側から明けてもよいが、第1の金属層1の側から明けることもできる。また、エッチングにより回路配線層8,9を形成してから、レーザービームにより穴明けし内壁をめっきして層間接続部を設けても良い。いずれにしても、金属層の外側からレーザービームを照射し、対向する金属層(配線層)の主面が露出する穴を設け、その穴に沿ってめっきなどで導体層を設けることにより、層間接続部16となり、配線層間を電気的に接続することができる。レーザービームを用いることで繊細な加工が可能となる。この場合も膜素子内蔵プリント配線板を容易に製造することできる。
[多層化の例]
上記では、膜素子内蔵2層プリント配線板の製造方法の実施形態を説明したが、もちろん、このようにして製造した膜素子内蔵プリント配線板を多層化することができる。
多層化の例として、銅箔に導電性バンプを形成してプリプレグを積層・貫通させた結合体20を膜素子内蔵2層プリント配線板12Aの両側に積層する方法を図面を用いて説明する。
図6は、本発明に係る膜素子内蔵2層プリント配線板12Aを多層化する実施形態の一例を模式的に示す断面図である。
この例では図7(a)〜(c)に示すように、本発明の方法で製造した膜素子内蔵2層プリント配線板12Aの両側にそれぞれ絶縁層と金属層を積層して加熱加圧することで多層化する。
まず、第2の実施形態における導電性バンプ形成と同様に、厚さ18μmの銅箔17上に導電性ペーストをスクリーン印刷することにより導電性バンプ18を形成してプリプレグ19を積層し、加熱加圧して、導電性バンプ18の先端がプリプレグ19を貫通して突出した外層用結合体20を複数用意する(図7(b))。
次に、この結合体20を、第2の実施形態で製造した膜素子内蔵2層プリント配線板12Aの上下に、導電性バンプ18の先端が配線層8または9に対接するようにそれぞれ積層し、加熱加圧して一体化する。そして、外層の銅箔17を配線パターニングして配線層21,22とし、膜素子内蔵4層プリント配線板23を得る(図7(c))。
[多層化の他の例]
多層化するための別の方法の例を図8(a)〜(d)を参照して説明する。この例は、本発明に係る製造方法で製造された膜素子内蔵2層プリント配線板12A同士を絶縁層を挟んで積層する方法である。図8(a)〜(d)に示すように、導電性バンプによる層間接続部18を有する絶縁層を挟んで膜素子内蔵2層プリント配線板12Aを複数積層して加熱加圧することにより膜素子内蔵4層プリント配線板26を製造する(図8(d))。
すなわち、膜素子内蔵2層プリント配線板12Aの片側の配線層8上に、第2の実施形態の導電性バンプ形成と同様の方法で、層間接続部となる導電性バンプ18を形成し(図8(a))、そこに未硬化のエポキシ系プリプレグ25を積層し、導電性バンプ18の先端をプリプレグ25から突出させ(図8(b))、さらに他の膜素子内蔵2層プリント配線板12Aを積層し(図8(c))、加熱加圧して一体化することにより膜素子内蔵4層プリント配線板26を製造することができる(図8(d))。
このようにすることで、従来の表面実装技術や多層板製造技術および製造装置を利用することができ、比較的簡易な手段で膜素子内蔵プリント配線板を製造することができる。
[その他の実施形態]
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内でいろいろの態様で実施し得る。
たとえば、多層化する際、層間接続を導電性バンプにより行う場合、スクリーン印刷でなくエッチングにより導電性バンプを形成することもできる。たとえば、118μm(銅箔17の厚さと導電性バンプの高さの合計程度)の1層構造の銅板からエッチングにより導電性バンプを形成してもよい。18μmの銅箔と100μmの銅板とを2μm程度のニッケル合金層を介して積層体化した3層構造の材料を用いてニッケル合金層をエッチングストッパとして100μmの銅板をエッチングして導電性バンプを形成することも可能である。めっきにより導電性バンプを形成することもできる。同じようにして多層化することができる。
また、配線パターンの形成をするためのパターニング処理は、上記では、フォトリソグラフィ技術を利用したエッチング等のサブトラクティブ法により行うものとして説明したが、これに限られず、セミアディティブ法やアディティブ法により行うこともできる。たとえば、第1及び第2の導電性金属層をエッチング等により一旦全部除去した上で、無電解めっきおよび電解めっき等をすることにより所定の配線パターンを形成することができる。そうすることで、より繊細な配線パターンを形成することができ、各電極と配線層との電気的な接続の確実性も増すことができ、配線層の厚さを適宜調節することも可能になる。
多層化の例として、上記の実施形態では、導電性バンプによる層間接続方法を説明したが、この場合においても上記第2乃至第5の実施形態で説明した層間接続方法やその他の層間接続方法を適宜選択し得ることはもちろんである。たとえば、図7(b)において、銅箔17に導電性バンプ18を設けるのではなく、予めプリプレグ19にドリルなどで層間接続用の穴を明けたものを用意し、それを銅箔17に積層して、その層間接続用の穴に導電性ペーストを充填し、硬化する前に、膜素子内蔵2層プリント配線板12Bの外側に積層して加熱加圧してもよい。その際、その絶縁層の穴に導電性ペーストを充填することと、その絶縁層を積層することと、銅箔17を積層することの順序は問わない。すなわち、前記のように、絶縁層を銅箔17に積層してから導電体を充填し、充填済み絶縁層と銅箔17の結合体を膜素子内蔵2層プリント配線板12Bの外側に積層するようにしてもよいし、導電体を充填してから絶縁層を銅箔17に積層して、それを膜素子内蔵2層プリント配線板12Bの外側に積層してもよいし、導電体充填済み絶縁層を膜素子内蔵2層プリント配線板12Bの外側に積層し、さらに銅箔17を積層してもよい。図8(b)においても、膜素子内蔵2層プリント配線板12Aの片面に導電性バンプ18を設けてプリプレグ25を積層するのではなく、予めプリプレグ25にドリルなどで層間接続用の穴を明けたものを用意し、硬化する前に、本発明の製造方法で製造された膜素子内蔵2層プリント配線板12C(12,12A,12B,12Dでも可)の外側に積層して、その層間接続用の穴に導電性ペーストを充填し、さらに膜素子内蔵プリント配線板12B等を積層して、加熱加圧してもよい。もちろん、ビアホールやスルーホールを設けて層間接続を行うことも可能である。
多層化の例として、上記の実施形態では、本発明による膜素子内蔵2層プリント配線板12A同士をプリプレグ25を介して積層する例を説明したが、本発明による膜素子内蔵2層プリント配線板12Aの片面又は両面に、他の方法により製造した配線板をプリプレグ25を介して積層してもかまわない。同様の層間接続法により多層化することができる。
上記の実施形態では、膜素子内蔵プリント配線板の製造方法として2層のものと4層のものを例に説明したが、上記と同様の方法を用いて、さらに多層化することももちろん可能である。
なお、導電性バンプは、たとえば銀,金,銅,半田粉などの導電性粉末、これらの合金粉末もしくは複合(混合)金属粉末と、たとえばポリカーボネート樹脂,ポリスルホン樹脂,ポリエステル樹脂,フェノキシ樹脂,フェノール樹脂,ポリイミド樹脂などのバインダ成分とを混合して調製された導電性組成物、あるいは導電性金属などで構成される。導電性バンプを導電性組成物で形成する場合、たとえば比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高いバンプを形成することができる。その導電性バンプの高さは一般的に、100〜 400μm 程度が望ましく、さらに導電性バンプの高さは一層の合成樹脂系シート(絶縁層)を貫通し得る高さおよび複数層の合成樹脂系シートを貫通し得る高さとが適宜混在していてもよい。導電性金属で導電性バンプを形成する手段としては、(a)ある程度形状もしくは寸法が一定の微小金属魂を、粘着剤層を予め設けておいた導電性金属層面に散布し、選択的に固着させる(このときマスクを配置して行ってもよい)、(b)電解銅箔面にめっきレジストを印刷・パターニングして、銅,錫,金,銀,半田などめっきして選択的に微小な金属柱(バンプ)を形成する、(c)導電性金属層面に半田レジストの塗布・パターニングして、半田浴に浸漬して選択的に微小な金属柱(バンプ)を形成する、(d)金属板の一部をレジストにて被覆し、エッチングして微小な金属バンプを形成する、などが挙げられる。ここで、導電性バンプに相当する微小金属魂ないし微小な金属柱は、異種金属を組み合わせて成る多層構造、多層シェル構造でもよい。たとえば銅を芯にし表面を金や銀の層で被覆して耐酸化性を付与したり、銅を芯にし表面を半田層被覆して半田接合性をもたせたりしてもよい。なお、本発明において、導電性バンプを導電性組成物で形成する場合には、めっき法などの手段で行う場合に較べて、さらに工程など簡略化し得るので、低コスト化の点で有効である。
本発明において、絶縁層としては、たとえば熱可塑性樹脂フィルム(シート)や硬化前状態に保持される熱硬化性樹脂シートが挙げられ、またその厚さは50〜300μm程度が好ましい。ここで、熱可塑性樹脂シートとしては、たとえばポリカーボネート樹脂,ポリスルホン樹脂,熱可塑性ポリイミド樹脂,4フッ化ポリエチレン樹脂,6フッ化ポリプロピレン樹脂,ポリエーテルエーテルケトン樹脂などのシート類が挙げられる。また、硬化前状態に保持される熱硬化性樹脂シートとしては、エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリイミド樹脂,フェノール樹脂,ポリエステル樹脂,メラミン樹脂,あるいはブタジエンゴム,ブチルゴム,天然ゴム,ネオプレンゴム,シリコーンゴムなどの生ゴムのシート類が挙げられる。これら合成樹脂は、単独でもよいが絶縁性無機物や有機物系の充填物を含有してもよく、さらにガラスクロスやマット、有機合成繊維布やマット、あるいは紙などの補強材と組み合わせて成るシートであってもよい。また、絶縁層は、シート状のものでなくても構成することができる。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置、作業手順等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。また、上記で挙げた商品名(製品名)は、単なる例示であり、その製品に限るものではない。それぞれ同等の機能または性質を有するものであれば、他の製品であっても用いることができる。
本発明の第1の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 本発明の第2の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 本発明の第3の実施形態に係る製造方法にて膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 他の層間接続方法を用いて本発明に係る膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 さらに他の層間接続方法を用いて本発明に係る膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 さらに他の層間接続方法を用いて本発明に係る膜素子内蔵2層プリント配線板を製造するプロセスを模式的に示す断面図。 本発明に係る膜素子内蔵2層プリント配線板を多層化する実施形態の一例を模式的に示す断面図。 本発明に係る膜素子内蔵2層プリント配線板を多層化する実施形態の他の例を模式的に示す断面図。
符号の説明
1…第1の銅箔(第1の導電性金属層)、2…膜素子による誘電体、3…第1のキャパシタンス電極(誘電体接続層)、4…抵抗電極(抵抗体接続層)、5…膜素子による抵抗体、6,19,25…ガラスエポキシ系プリプレグ(絶縁層)、7…第2の銅箔(第2の導電性金属層)、12…膜素子内蔵2層プリント配線板、13,18…導電性バンプ、14…層間接続穴,15…導電体が充填された層間接続部、16…穴の内壁に沿って導体がめっきされた層間接続部、17…第3の銅箔(第3の導電性金属層)、8,9,21,22…配線層、23,26…膜素子内蔵4層プリント配線板。

Claims (12)

  1. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  2. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記第1の導電性金属層の一主面の前記抵抗電極のそれぞれに近接させて、導電性ペーストにより前記第1のキャパシタンス電極及び前記抵抗体より高さの高い導電性バンプを形成する導電性バンプ形成工程と、
    前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を形成し、前記導電性バンプの先端を前記絶縁層に貫通させる工程と、
    前記貫通させた導電性バンプに当接させて第2の導電性金属層を積層し、加熱加圧して前記導電性バンプを塑性変形させて前記第2の導電性金属層に電気的かつ機械的に接続させ一体化させる工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記導電性バンプに電気的に接続する配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  3. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記第1の導電性金属層上に絶縁層を介して積層される第2の導電性金属層を用意し、前記第2の導電性金属層の一主面に、前記各抵抗電極に対応する位置に近接させて、前記第1のキャパシタンス電極及び前記抵抗体より高さの高い、対をなす導電性バンプを形成する工程と、
    前記導電性バンプを形成した第2の導電性金属層上に絶縁層を積層し、前記導電性バンプの先端を前記絶縁層に貫通させ、導電性バンプ・絶縁層付き導電性金属層を形成する工程と、
    前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記形成した導電性バンプ・絶縁層付き導電性金属層を、前記導電性バンプの先端を当接させて積層し、加熱加圧して一体化させる工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  4. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層するとともに、前記貫通孔に導電体を充填し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  5. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層の前記貫通孔に導電体を充填し、前記絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  6. 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
    前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
    前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
    前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、
    前記各抵抗電極に対応する位置に近接させて前記第1又は第2の導電性金属層の外側から前記絶縁層を貫通し対向する金属層の主面を露出させる層間接続穴を設け、該穴の内壁面にめっきをすることにより前記第1及び第2の導電性金属層との間を電気的に接続する工程と、
    前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に所定の配線パターンを形成する配線パターン形成工程と
    を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。
  7. 第3の導電性金属層の一主面に導電性バンプを形成し、絶縁層を積層して前記導電性バンプの先端を前記絶縁層に貫挿して突出させた結合体を複数用意する工程と、
    前記配線パターン形成工程を経た膜素子内蔵プリント配線板の両外面に、前記突出した導電性バンプの先端を対接させて前記結合体をそれぞれ積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて電気的に接続し一体化させる工程と、
    最外層を配線パターニングする工程と
    を有することを特徴とする請求項1乃至6のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。
  8. 前記配線パターン形成工程を経た膜素子内蔵プリント配線板の両外層面のいずれか一方の配線部上に導電性バンプを形成する工程と、
    前記導電性バンプを形成した面に絶縁層を積層して、前記導電性バンプの先端を前記絶縁層に貫通させ、外層が配線パターニングされている別の配線板を積層し、加熱加圧して前記貫通した導電性バンプの先端を塑性変形させて一体化させる工程と
    を有することを特徴とする請求項1乃至7のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。
  9. 前記積層される別の配線板は、請求項1乃至7のいずれか1項に記載の製造方法で製造された膜素子内蔵プリント配線板であることを特徴とする請求項8に記載の膜素子内蔵プリント配線板の製造方法。
  10. 前記第1のキャパシタンス電極及び前記一対をなす抵抗電極は、銀ペーストより成ることを特徴とする請求項1乃至9のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。
  11. 絶縁層の一方の面に形成された互いに電気的に独立した複数の配線パターンからなる第1の配線パターン群と、
    前記絶縁層の他方の面に形成された互いに電気的に独立した複数の配線パターンからなる第2の配線パターン群と、
    前記第1の配線パターン群の互いに近接し、かつ電気的に独立した複数の配線パターンの内面に互いに近接させて導電性ペーストにより形成された複数の抵抗体電極と、
    前記各抵抗体電極間にまたがって抵抗ペーストにより形成された抵抗体と、
    前記第1の配線パターン群の配線パターンの内面に一端縁を該配線パターンと他の配線パターン間の絶縁間隙に臨ませて形成された誘電体層と、
    前記他の配線パターンから前記誘電体層上にかけて前記抵抗体電極と同一の導電性ペーストにより形成されたキャパシタンス電極と
    を有することを特徴とする膜素子内蔵プリント配線板。
  12. 前記第1の配線パターンには、前記絶縁層を貫通して先端が前記第2の配線パターンに当接して先端部が塑性変形により前記第2の配線パターンに接続された導電性ペーストにより形成された円錐台状の層間接続部を有することを特徴とする請求項11に記載の膜素子内蔵プリント配線板。
JP2005053930A 2005-02-28 2005-02-28 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 Expired - Fee Related JP4541187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005053930A JP4541187B2 (ja) 2005-02-28 2005-02-28 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005053930A JP4541187B2 (ja) 2005-02-28 2005-02-28 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板

Publications (2)

Publication Number Publication Date
JP2006237526A true JP2006237526A (ja) 2006-09-07
JP4541187B2 JP4541187B2 (ja) 2010-09-08

Family

ID=37044800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005053930A Expired - Fee Related JP4541187B2 (ja) 2005-02-28 2005-02-28 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板

Country Status (1)

Country Link
JP (1) JP4541187B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277750A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 電子素子内蔵印刷回路基板の製造方法
JP2013045899A (ja) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd 素子内蔵配線基板、及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677628A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2005036445A (ja) * 2003-07-17 2005-02-10 Atsushi Kato 削孔機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677628A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2005036445A (ja) * 2003-07-17 2005-02-10 Atsushi Kato 削孔機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277750A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 電子素子内蔵印刷回路基板の製造方法
JP2013045899A (ja) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd 素子内蔵配線基板、及びその製造方法

Also Published As

Publication number Publication date
JP4541187B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4792749B2 (ja) 電子部品内蔵プリント配線板の製造方法
JP4574288B2 (ja) リジッド−フレキシブル基板の製造方法
JP2008034589A (ja) 多層プリント配線板及びその製造方法
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP4378511B2 (ja) 電子部品内蔵配線基板
JPH08139450A (ja) 印刷配線板の製造方法
JPH06342977A (ja) 印刷配線板の製造方法
JP2004288989A (ja) 多層プリント配線板及びその製造方法
JP3474894B2 (ja) 印刷配線板およびその製造方法
JP4541187B2 (ja) 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP3348004B2 (ja) 多層配線基板およびその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2007295008A (ja) 電子部品内蔵配線基板の製造方法
JPH06350258A (ja) 印刷配線板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
JP2014049732A (ja) 配線基板の製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
JP6998744B2 (ja) 部品内蔵基板
JPH08264939A (ja) 印刷配線板の製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP2002374068A (ja) 多層プリント配線板の製造方法
JPH06232558A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees