JP2006237526A - 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 - Google Patents
膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 Download PDFInfo
- Publication number
- JP2006237526A JP2006237526A JP2005053930A JP2005053930A JP2006237526A JP 2006237526 A JP2006237526 A JP 2006237526A JP 2005053930 A JP2005053930 A JP 2005053930A JP 2005053930 A JP2005053930 A JP 2005053930A JP 2006237526 A JP2006237526 A JP 2006237526A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- conductive metal
- conductive
- forming
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】銅箔1の主面上に誘電性ペーストを選択的に塗布(印刷)して誘電体領域2を形成し、同一組成の導電性ペーストを用いて同じ版で同時に印刷することにより誘電体2接続用の第1のキャパシタンス電極3と抵抗体5接続用の一対をなす抵抗電極4とを形成し、この抵抗電極4を跨るように抵抗ペーストを印刷して抵抗体5を形成する。
【選択図】図1
Description
本発明の第1の実施形態について説明する。第1の実施形態は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成する配線パターン形成工程とを具備するものである。
このようにして製造された膜素子内蔵2層プリント配線板12は、図1(e)に示すように、絶縁層6の一方の面に形成された互いに電気的に独立した複数の配線パターンからなる第1の配線パターン群8と、絶縁層6の他方の面に形成された互いに電気的に独立した複数の配線パターンからなる第2の配線パターン群9と、第1の配線パターン群8の互いに近接し、電気的に独立した複数の配線パターン42,43の内面に互いに近接させて導電性ペーストにより形成された複数の抵抗体電極4と、この各抵抗体電極4の間にまたがって抵抗ペーストにより形成された抵抗体5と、第1の配線パターン群8の配線パターン32の内面に一端縁を該配線パターン32と他の配線パターン33間の絶縁間隙31に臨ませて形成された誘電体層2と、前記他の配線パターン33から誘電体層2上にかけて抵抗体電極4と同一の導電性ペーストにより形成されたキャパシタンス電極3とを有している。
本発明の第2の実施形態について説明する。第2の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面の前記抵抗電極のそれぞれに近接させて、導電性ペーストにより前記第1のキャパシタンス電極及び前記抵抗体より高さの高い導電性バンプを形成する導電性バンプ形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を形成し、前記導電性バンプの先端を前記絶縁層に貫通させる工程と、前記貫通させた導電性バンプに当接させて第2の導電性金属層を積層し、加熱加圧して前記導電性バンプを塑性変形させて前記第2の導電性金属層に電気的かつ機械的に接続させ一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備するものである。
このようにして製造された膜素子内蔵2層プリント配線板12Aは、図2(g)に示すように、第1の実施形態で製造された膜素子内蔵2層プリント配線板12の特徴に加えて、第1の配線層8(第1の配線パターン32,42)には、絶縁層6を貫通して先端が第2の配線層9(第2の配線パターン)に当接して先端部が塑性変形により第2の配線層9(第2の配線パターン)に接続された導電性ペーストにより形成された円錐台状の層間接続部13を有している。
本発明の第3の実施形態について説明する。第3の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層上に絶縁層を介して積層される第2の導電性金属層を用意し、前記第2の導電性金属層の一主面に、前記各抵抗電極に対応する位置に近接させて、前記第1のキャパシタンス電極及び前記抵抗体より高さの高い、対をなす導電性バンプを形成する工程と、前記導電性バンプを形成した第2の導電性金属層上に絶縁層を積層し、前記導電性バンプの先端を前記絶縁層に貫通させ、導電性バンプ・絶縁層付き導電性金属層を形成する工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記形成した導電性バンプ・絶縁層付き導電性金属層を、前記導電性バンプの先端を当接させて積層し、加熱加圧して一体化させる工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する例である。
このようにして製造された膜素子内蔵2層プリント配線板12Bは、図3(f)に示すように、第1の実施形態で製造された膜素子内蔵2層プリント配線板12の特徴に加えて、第2の配線層9(第2の配線パターン)には、絶縁層6を貫通して先端が第1の配線層8(第1の配線パターン32,42)に当接して先端部が塑性変形により第1の配線層8(第1の配線パターン32,42)に接続された導電性ペーストにより形成された円錐台状の層間接続部13を有している。
本発明の第4の実施形態について説明する。第4の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層するとともに、前記貫通孔に導電体を充填し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程とを具備する例である。
本発明の第5の実施形態について説明する。第5の実施形態に係る製造方法は、第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、前記各抵抗電極に対応する位置に近接させて前記第1又は第2の導電性金属層の外側から前記絶縁層を貫通し対向する金属層の主面を露出させる層間接続穴を設け、該穴の内壁面にめっきをすることにより前記第1及び第2の導電性金属層との間を電気的に接続する工程と、前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に所定の配線パターンを形成する配線パターン形成工程とを具備するものである。
上記では、膜素子内蔵2層プリント配線板の製造方法の実施形態を説明したが、もちろん、このようにして製造した膜素子内蔵プリント配線板を多層化することができる。
多層化するための別の方法の例を図8(a)〜(d)を参照して説明する。この例は、本発明に係る製造方法で製造された膜素子内蔵2層プリント配線板12A同士を絶縁層を挟んで積層する方法である。図8(a)〜(d)に示すように、導電性バンプによる層間接続部18を有する絶縁層を挟んで膜素子内蔵2層プリント配線板12Aを複数積層して加熱加圧することにより膜素子内蔵4層プリント配線板26を製造する(図8(d))。
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内でいろいろの態様で実施し得る。
Claims (12)
- 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記第1の導電性金属層の一主面の前記抵抗電極のそれぞれに近接させて、導電性ペーストにより前記第1のキャパシタンス電極及び前記抵抗体より高さの高い導電性バンプを形成する導電性バンプ形成工程と、
前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を形成し、前記導電性バンプの先端を前記絶縁層に貫通させる工程と、
前記貫通させた導電性バンプに当接させて第2の導電性金属層を積層し、加熱加圧して前記導電性バンプを塑性変形させて前記第2の導電性金属層に電気的かつ機械的に接続させ一体化させる工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記導電性バンプに電気的に接続する配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記第1の導電性金属層上に絶縁層を介して積層される第2の導電性金属層を用意し、前記第2の導電性金属層の一主面に、前記各抵抗電極に対応する位置に近接させて、前記第1のキャパシタンス電極及び前記抵抗体より高さの高い、対をなす導電性バンプを形成する工程と、
前記導電性バンプを形成した第2の導電性金属層上に絶縁層を積層し、前記導電性バンプの先端を前記絶縁層に貫通させ、導電性バンプ・絶縁層付き導電性金属層を形成する工程と、
前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記形成した導電性バンプ・絶縁層付き導電性金属層を、前記導電性バンプの先端を当接させて積層し、加熱加圧して一体化させる工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に前記バンプに電気的に接続する配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層するとともに、前記貫通孔に導電体を充填し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記各抵抗電極に対応する位置に近接させて貫通孔を設けた半硬化状態の合成樹脂系シートを絶縁層として用意し、該絶縁層の前記貫通孔に導電体を充填し、前記絶縁層を、前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、前記第1及び第2の電極、前記誘電体、および前記抵抗体を覆うように積層し、さらに第2の導電性金属層を積層して加熱加圧して一体化する工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に、前記貫通孔に充填された導電体に電気的に接続する配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第1の導電性金属層の一主面の一部に誘電性ペーストを塗布して誘電体領域を形成する誘電体領域形成工程と、
前記第1の導電性金属層の一主面への導電性ペーストの選択的塗布により、前記誘電体領域上から前記第1の導電性金属層にわたる第1のキャパシタンス電極と前記誘電体領域から離間して対をなして配設される抵抗電極とを形成する電極形成工程と、
前記第1の導電性金属層の一主面への抵抗ペーストの選択的塗布により、前記対をなして配設された抵抗電極間に跨る抵抗体を形成する抵抗体形成工程と、
前記第1の導電性金属層の一主面へ、少なくとも前記第1のキャパシタンス電極、前記抵抗電極、前記誘電体領域、及び前記抵抗体を覆うように、絶縁層を積層するとともに前記絶縁層上に第2の導電性金属層を積層し加熱加圧して一体化させる工程と、
前記各抵抗電極に対応する位置に近接させて前記第1又は第2の導電性金属層の外側から前記絶縁層を貫通し対向する金属層の主面を露出させる層間接続穴を設け、該穴の内壁面にめっきをすることにより前記第1及び第2の導電性金属層との間を電気的に接続する工程と、
前記第1の導電性金属層及び前記第2の導電性金属層をパターニング処理して、前記第1の導電性金属層に、前記第1のキャパシタンス電極に対応する第2のキャパシタンス電極を形成するための絶縁間隙と前記対をなす抵抗電極を電気的に分離する絶縁間隙とを有する配線パターンを形成するとともに、前記第2の導電性金属層に所定の配線パターンを形成する配線パターン形成工程と
を具備することを特徴とする膜素子内蔵プリント配線板の製造方法。 - 第3の導電性金属層の一主面に導電性バンプを形成し、絶縁層を積層して前記導電性バンプの先端を前記絶縁層に貫挿して突出させた結合体を複数用意する工程と、
前記配線パターン形成工程を経た膜素子内蔵プリント配線板の両外面に、前記突出した導電性バンプの先端を対接させて前記結合体をそれぞれ積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて電気的に接続し一体化させる工程と、
最外層を配線パターニングする工程と
を有することを特徴とする請求項1乃至6のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。 - 前記配線パターン形成工程を経た膜素子内蔵プリント配線板の両外層面のいずれか一方の配線部上に導電性バンプを形成する工程と、
前記導電性バンプを形成した面に絶縁層を積層して、前記導電性バンプの先端を前記絶縁層に貫通させ、外層が配線パターニングされている別の配線板を積層し、加熱加圧して前記貫通した導電性バンプの先端を塑性変形させて一体化させる工程と
を有することを特徴とする請求項1乃至7のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。 - 前記積層される別の配線板は、請求項1乃至7のいずれか1項に記載の製造方法で製造された膜素子内蔵プリント配線板であることを特徴とする請求項8に記載の膜素子内蔵プリント配線板の製造方法。
- 前記第1のキャパシタンス電極及び前記一対をなす抵抗電極は、銀ペーストより成ることを特徴とする請求項1乃至9のいずれか1項に記載の膜素子内蔵プリント配線板の製造方法。
- 絶縁層の一方の面に形成された互いに電気的に独立した複数の配線パターンからなる第1の配線パターン群と、
前記絶縁層の他方の面に形成された互いに電気的に独立した複数の配線パターンからなる第2の配線パターン群と、
前記第1の配線パターン群の互いに近接し、かつ電気的に独立した複数の配線パターンの内面に互いに近接させて導電性ペーストにより形成された複数の抵抗体電極と、
前記各抵抗体電極間にまたがって抵抗ペーストにより形成された抵抗体と、
前記第1の配線パターン群の配線パターンの内面に一端縁を該配線パターンと他の配線パターン間の絶縁間隙に臨ませて形成された誘電体層と、
前記他の配線パターンから前記誘電体層上にかけて前記抵抗体電極と同一の導電性ペーストにより形成されたキャパシタンス電極と
を有することを特徴とする膜素子内蔵プリント配線板。 - 前記第1の配線パターンには、前記絶縁層を貫通して先端が前記第2の配線パターンに当接して先端部が塑性変形により前記第2の配線パターンに接続された導電性ペーストにより形成された円錐台状の層間接続部を有することを特徴とする請求項11に記載の膜素子内蔵プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053930A JP4541187B2 (ja) | 2005-02-28 | 2005-02-28 | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053930A JP4541187B2 (ja) | 2005-02-28 | 2005-02-28 | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237526A true JP2006237526A (ja) | 2006-09-07 |
JP4541187B2 JP4541187B2 (ja) | 2010-09-08 |
Family
ID=37044800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005053930A Expired - Fee Related JP4541187B2 (ja) | 2005-02-28 | 2005-02-28 | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4541187B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277750A (ja) * | 2007-04-30 | 2008-11-13 | Samsung Electro Mech Co Ltd | 電子素子内蔵印刷回路基板の製造方法 |
JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677628A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | プリント配線板およびその製造方法 |
JP2005036445A (ja) * | 2003-07-17 | 2005-02-10 | Atsushi Kato | 削孔機 |
-
2005
- 2005-02-28 JP JP2005053930A patent/JP4541187B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677628A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | プリント配線板およびその製造方法 |
JP2005036445A (ja) * | 2003-07-17 | 2005-02-10 | Atsushi Kato | 削孔機 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277750A (ja) * | 2007-04-30 | 2008-11-13 | Samsung Electro Mech Co Ltd | 電子素子内蔵印刷回路基板の製造方法 |
JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4541187B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
JP4574288B2 (ja) | リジッド−フレキシブル基板の製造方法 | |
JP2008034589A (ja) | 多層プリント配線板及びその製造方法 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JP4040389B2 (ja) | 半導体装置の製造方法 | |
JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
JPH08139450A (ja) | 印刷配線板の製造方法 | |
JPH06342977A (ja) | 印刷配線板の製造方法 | |
JP2004288989A (ja) | 多層プリント配線板及びその製造方法 | |
JP3474894B2 (ja) | 印刷配線板およびその製造方法 | |
JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
JP3348004B2 (ja) | 多層配線基板およびその製造方法 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
JP2007295008A (ja) | 電子部品内蔵配線基板の製造方法 | |
JPH06350258A (ja) | 印刷配線板の製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
JP2014049732A (ja) | 配線基板の製造方法 | |
JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP6998744B2 (ja) | 部品内蔵基板 | |
JPH08264939A (ja) | 印刷配線板の製造方法 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JP2002374068A (ja) | 多層プリント配線板の製造方法 | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |