CN111132443A - 含屏蔽结构的电路板及其制作方法 - Google Patents

Abstract

一种含屏蔽结构的电路板的制作方法，其包括以下步骤：提供第一线路板及第一基板，并通过第一胶层将两个第一基板压合于第一线路板上，第一基板包括第二基层、屏蔽层及第一铜层；进行开孔、电镀、蚀刻制程，形成第三导电线路层及第四导电线路层，将裸露的屏蔽层除去；提供第二铜层，并通过第二胶层将第二铜层压合形成含屏蔽结构的电路板的半成品，第二铜层及第二胶层均经过预开窗处理，在含屏蔽结构的电路板的半成品上形成开窗区，屏蔽结构包括位于开窗区的屏蔽层；进行开孔、电镀、蚀刻制程，使得第二铜层形成第五导电线路层及第六导电线路层，并且将开窗区上屏蔽层外的第三导电线路层及第四导电线路层外除去；及印刷防焊，形成防护层。

Description

含屏蔽结构的电路板及其制作方法

技术领域

本发明涉及一种电路板及其制作方法，尤其涉及一种含屏蔽结构的电路板及其制作方法。

背景技术

近年来，电子产品被广泛应用在日常工作和生活中，软硬结合板相对一般硬性电路板+软板的设计，拥有薄、轻、易组装、电气信号传输、产品信赖度更佳等优点，随着消费性电子产品对于质量与轻薄短小的要求日趋严苛，电路板转采软硬结合板设计的比例也日渐增加。传统的软硬结合板或需开盖的多层FPC产品在开盖区需要做屏蔽结构时，通常采用的贴银浆导电布屏蔽膜(EMI)的方式有两种：一种是屏蔽膜覆盖软硬交接区，但是在开盖区断差较大时，屏蔽膜压合制作时会有气泡破损的风险，使此区域屏蔽失效，阻抗不连续；另一种是屏蔽膜只覆盖开窗区，而这种处理方式在屏蔽膜贴合位置与软硬结合的交界处会有内缩，交界处未能屏蔽，阻抗不连续。

发明内容

有鉴于此，有必要提供一种能解决上述问题的含屏蔽结构的电路板的制作方法。

还提供一种上述制作方法制作的含屏蔽结构的电路板。

一种含屏蔽结构的电路板的制作方法，其包括以下步骤：提供一第一线路板及两个第一基板，并通过两个第一胶层将所述两个第一基板分别压合于所述第一线路板的两个表面上，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的屏蔽层及形成于所述屏蔽层表面的第一铜层；对压合的所述第一线路板及所述第一基板进行开孔、电镀、蚀刻制程，使得两个所述第一铜层分别蚀刻形成第三导电线路层及第四导电线路层，将所述第三导电线路层及所述第四导电线路层裸露的所述屏蔽层除去；提供两个第二铜层，并通过两个第二胶层将所述两个第二铜层分别压合于所述第三导电线路层及所述第四导电线路层的表面上形成含屏蔽结构的电路板的半成品，所述第二铜层及两个所述第二胶层均经过预开窗处理，在所述含屏蔽结构的电路板的半成品上形成开窗区，所述屏蔽结构包括位于所述开窗区的所述屏蔽层；对所述含屏蔽结构的电路板的半成品进行开孔、电镀、蚀刻制程，使得两个所述第二铜层分别形成第五导电线路层及第六导电线路层，并且将所述开窗区上所述屏蔽层外的所述第三导电线路层及所述第四导电线路层外除去；及在所述第五导电线路层、所述第六导电线路层及所述屏蔽层外印刷防焊，形成一防护层。

一种含屏蔽结构的电路板，包括：一第一线路板；通过两个第一胶层分别粘合于所述第一线路板两个表面的两个第一基板，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的屏蔽层及形成于所述屏蔽层表面的第三导电线路层及第四导电线路层；通过两个第二胶层分别粘合于所述第三导电线路层及所述第四导电线路层外的第五导电线路层与第六导电线路层；及覆盖于所述含屏蔽结构的电路板外侧的防护层；所述含屏蔽结构的电路板包括一个开窗区，所述屏蔽结构包括位于所述开窗区的所述屏蔽层，在所述开窗区处所述第三导电线路层、所述第四导电线路层、所述第二胶层、所述第五导电线路层及所述第六导电线路层均被除去，所述第二胶层覆盖所述屏蔽层邻近所述开窗区的部分，所述开窗区的所述屏蔽层外覆盖所述防护层。

本发明的含屏蔽结构的电路板，利用开窗区处的所述屏蔽层屏蔽，内外层盲/通孔接地导通，形成屏蔽导通结构，屏蔽层防焊做防护层，可解决开盖区断差较大时，传统屏蔽结构制作会有破损的风险，无需考虑断差大小，并且屏蔽层覆盖软硬交接区，可屏蔽交接处之信号干扰，阻抗连续性更佳，最后，利用屏蔽层、防焊、盲孔通孔接地导通形成的屏蔽结构，与传统的开盖区贴银浆导电布屏蔽膜的屏蔽结构相比节省了流程。

附图说明

图1是本发明一实施方式的第一线路板的剖视示意图。

图2是在图1所示的第一线路板上压合第一基板的剖视示意图。

图3是在图2所示的第一线路板及第一基板上开孔的剖视示意图。

图4是对图3中的开孔进行电镀填孔及蚀刻等的剖视示意图。

图5是对图4所示的裸露的屏蔽层进行除去的剖视示意图。

图6是在图5所示第一线路板及第一基板上压合第二铜层形成含屏蔽结构的电路板的半成品的剖视示意图。

图7是在图6所示含屏蔽结构的电路板的半成品上开孔的剖视示意图。

图8是在图7所示含屏蔽结构的电路板的半成品表面进行电镀、蚀刻、显影、去膜制程形成含屏蔽结构的电路板的剖视示意图。

图9是在图8所示含屏蔽结构的电路板表面进行印刷防焊的剖视示意图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

请参阅图1至图9，本发明一实施方式中含屏蔽结构的电路板100的制作方法，其包括以下步骤：

步骤S1，请参阅图1，提供一第一线路板10，所述第一线路板10包括一可挠性的第一基层11及分别形成于所述第一基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层15。

所述第一基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。

所述第一导电线路层13与第二导电线路层15通过形成于第一基层11两相对表面上的两层铜层经过钻孔、镀铜、蚀刻、压膜、显影、去膜制程(Developping EtchingStripping，DES)形成。

步骤S2，请参阅图2，提供两个第一基板20，并通过两个第一胶层30将所述两个第一基板20分别压合于所述第一线路板10的两个表面上。

所述第一基板20包括一压合于所述第一胶层30表面的可挠性的第二基层21、形成于所述第二基层21表面的屏蔽层23及形成于所述屏蔽层23表面的第一铜层25。

所述第二基层21的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。本实施例中，所述第二基层21的材质与所述第一基层11的材质相同。

所述屏蔽层23的材质可选自Ni、Cr、Ti、Cu、Ag、Al、Zn、Sn、Fe等中的一种，只要是能够通过溅射在第二基层21的表面形成屏蔽层的导电材料都可以。本实施方式中，所述屏蔽层23的材质为Ni或Cr。

在本实施方式中，所述第一胶层30的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂以及聚酰亚胺等中的至少一种。

步骤S3，请参阅图3，对压合的第一线路板10及第一基板20进行开孔制程，沿第一基板20、第一胶层30及第一线路板10的层叠方向开设第一通孔40，在第一基板20上开设多个第一容置孔26。所述第一通孔40贯穿两个所述第一基板20、两个第一胶层30及第一线路板10。所述第一容置孔26为一盲孔，其贯穿所述第一基板20及第一胶层30并暴露第一线路板10。

在本实施方式中，所述第一通孔40及至少两个第一容置孔26通过镭射形成。在其他实施方式中，所述第一通孔40及至少两个第一容置孔26可通过其他方式形成，如机械钻孔、冲压成型等。

步骤S4，请参阅图4，对压合的第一线路板10及第一基板20进行电镀、蚀刻、压膜、显影、去膜制程(Developping Etching Stripping，DES)制程，使得两个第一基板20上的两个第一铜层25分别蚀刻形成第三导电线路层251及第四导电线路层253，并且所述第一导电线路层13、所述第二导电线路层15、所述第三导电线路层251及所述第四导电线路层253相互电性连接，同时所述第三导电线路层251及第四导电线路层253分别与第一导电线路层13或第二导电线路层15电性连接。

步骤S5，请参阅图5，对第三导电线路层251及第四导电线路层253裸露的屏蔽层23进行除去。

在本实施方式中，通过蚀刻方式将裸露的屏蔽层23除去。

步骤S6，请参阅图6，提供两个第二铜层50，并通过两个第二胶层60将所述两个第二铜层50分别压合于所述第三导电线路层251及第四导电线路层253的表面上形成含屏蔽结构的电路板100的半成品。所述第二铜层50及两个第二胶层60均经过预开窗处理，在所述含屏蔽结构的电路板100的半成品上形成开窗区101，所述屏蔽结构包括位于所述开窗区101的所述屏蔽层23。

所述第二胶层60在所述开窗区101处存在溢胶，溢胶量约为0.3mm。

在本实施方式中，所述第二铜层50及两个第二胶层60的预开窗处理通过冲压成型开窗。在其他实施方式中，所述预开窗处理可通过其他方式，如机械钻孔、镭射等。

在本实施方式中，所述第二胶层60的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂以及聚酰亚胺等中的至少一种。

步骤S7，请参阅图7，对所述含屏蔽结构的电路板100的半成品进行开孔制程，在第二铜层50上开设至少两个第二容置孔52，所述第二容置孔52为一盲孔，其贯穿所述第二铜层50及第二胶层60。

在本实施方式中，所述第二容置孔52通过镭射形成。在其他实施方式中，所述第二容置孔52可通过其他方式形成，如机械钻孔、冲压成型等。

步骤S8，请参阅图8，对所述含屏蔽结构的电路板100的半成品进行电镀、蚀刻、压膜、显影、去膜制程(Developping Etching Stripping，DES)制程，使得两个第二铜层50分别形成第五导电线路层51及第六导电线路层53，并且将开窗区101上所述屏蔽层23外的所述第三导电线路层251及第四导电线路层253外除去。

所述第五导电线路层51及第六导电线路层53分别与第三导电线路层251或第四导电线路层253电性连接。

步骤S9，请参阅图9，在所述第五导电线路层51、第六导电线路层53及所述屏蔽层23外印刷防焊，并经过曝光显影，形成一防护层70。所述防护层70覆盖于所述第五导电线路层51、第六导电线路层53及所述开窗区101处屏蔽层23的表面。在本实施例中，所述防护层70可为一业界常用的阻焊层(solder mask)或一覆盖膜(cover layer，即CVL)。

请参阅图9，本发明一较佳实施方式还提供一种含屏蔽结构的电路板100，其包括一第一线路板10、通过两个第一胶层30分别粘合于所述第一线路板10两个表面的两个第一基板20、通过两个第二胶层60分别粘合于相应的一个所述第一基板20外的第五导电线路层51与第六导电线路层53及覆盖于电路板100外侧的防护层70。

所述第一线路板10包括一可挠性的第一基层11及分别形成于所述第一基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层15。

所述第一基板20包括一压合于所述第一胶层30表面的可挠性的第二基层21、形成于所述第二基层21表面的屏蔽层23及形成于所述屏蔽层23表面的第三导电线路层251及第四导电线路层253。

所述第一导电线路层13、所述第二导电线路层15、所述第三导电线路层251及所述第四导电线路层253相互电性连接，且所述第三导电线路层251及第四导电线路层253分别与第一导电线路层13或第二导电线路层15电性连接，所述第五导电线路层51及第六导电线路层53分别与第三导电线路层251或第四导电线路层253电性连接。

所述含屏蔽结构的电路板100包括一个开窗区101。在所述开窗区101处所述第三导电线路层251、第四导电线路层253、第二胶层60、第五导电线路层51及第六导电线路层53均被除去，所述屏蔽结构包括位于所述开窗区101的所述屏蔽层23，所述屏蔽层23邻近所述开窗区101的部分被所述第二胶层60覆盖，开窗区101裸露的所述屏蔽层23外覆盖所述防护层70。

开窗区101处的屏蔽层23通过盲孔通孔接地导通形成屏蔽导通结构。

本发明提供的含屏蔽结构的电路板100，利用开窗区101处的所述屏蔽层23进行屏蔽，内外层盲/通孔接地导通，形成屏蔽导通结构，可解决开盖区断差较大时，传统屏蔽结构制作会有破损的风险，无需考虑断差大小，并且屏蔽层覆盖软硬交接区，可屏蔽交接处之信号干扰，阻抗连续性更佳，最后，利用屏蔽层23、防焊、盲孔通孔接地导通形成的屏蔽结构，与传统的开盖区贴银浆导电布屏蔽膜(EMI)的屏蔽结构相比节省了流程。

以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种含屏蔽结构的电路板的制作方法，其包括以下步骤：

提供一第一线路板及两个第一基板，并通过两个第一胶层将所述两个第一基板分别压合于所述第一线路板的两个表面上，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的屏蔽层及形成于所述屏蔽层表面的第一铜层；

对压合的所述第一线路板及所述第一基板进行开孔、电镀、蚀刻制程，使得两个所述第一铜层分别蚀刻形成第三导电线路层及第四导电线路层，将所述第三导电线路层及所述第四导电线路层裸露的所述屏蔽层除去；

提供两个第二铜层，并通过两个第二胶层将所述两个第二铜层分别压合于所述第三导电线路层及所述第四导电线路层的表面上形成含屏蔽结构的电路板的半成品，所述第二铜层及两个所述第二胶层均经过预开窗处理，在所述含屏蔽结构的电路板的半成品上形成开窗区，所述屏蔽结构包括位于所述开窗区的所述屏蔽层；

对所述含屏蔽结构的电路板的半成品进行开孔、电镀、蚀刻制程，使得两个所述第二铜层分别形成第五导电线路层及第六导电线路层，并且将所述开窗区上所述屏蔽层外的所述第三导电线路层及所述第四导电线路层外除去；及

在所述第五导电线路层、所述第六导电线路层及所述屏蔽层外印刷防焊，形成一防护层。

2.如权利要求1所述的含屏蔽结构的电路板的制作方法，其特征在于，对压合的所述第一线路板及所述第一基板进行开孔、电镀、蚀刻制程包括：对压合的所述第一线路板及所述第一基板进行开孔制程，在所述第一基板上开设第一通孔及多个第一容置孔，所述第一通孔贯穿两个所述第一基板、两个所述第一胶层及所述第一线路板，所述第一容置孔贯穿所述第一基板及所述第一胶层并暴露所述第一线路板；对所述第一基板进行电镀、蚀刻制程，使得两个所述第一基板上的两个所述第一铜层分别蚀刻形成第三导电线路层及第四导电线路层，并且所述第一线路板、所述第三导电线路层及所述第四导电线路层相互电性连接，同时所述第三导电线路层及所述第四导电线路层分别与所述第一线路板电性连接；及对所述第三导电线路层及所述第四导电线路层裸露的所述屏蔽层进行除去。

3.如权利要求1所述的含屏蔽结构的电路板的制作方法，其特征在于，对所述含屏蔽结构的电路板的半成品进行开孔、电镀、蚀刻制程包括：对所述含屏蔽结构的电路板的半成品进行开孔制程，在所述第二铜层上开设至少两个第二容置孔，所述第二容置孔贯穿所述第二铜层及所述第二胶层；对所述含屏蔽结构的电路板的半成品进行电镀、蚀刻制程，使得两个所述第二铜层分别形成第五导电线路层及第六导电线路层，并且将所述开窗区上所述屏蔽层外的所述第三导电线路层及所述第四导电线路层外除去。

4.如权利要求1所述的含屏蔽结构的电路板的制作方法，其特征在于，所述第一线路板包括一第一基层及分别形成于所述第一基层两相对表面上且电性连接的第一导电线路层与第二导电线路层。

5.如权利要求1所述的含屏蔽结构的电路板的制作方法，其特征在于，所述屏蔽层的材质选自Ni、Cr、Ti、Cu、Ag、Al、Zn、Sn、Fe中的一种。

6.一种含屏蔽结构的电路板，包括：

一第一线路板；

通过两个第一胶层分别粘合于所述第一线路板两个表面的两个第一基板，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的屏蔽层及形成于所述屏蔽层表面的第三导电线路层及第四导电线路层；

通过两个第二胶层分别粘合于所述第三导电线路层及所述第四导电线路层外的第五导电线路层与第六导电线路层；

及覆盖于所述含屏蔽结构的电路板外侧的防护层；

所述含屏蔽结构的电路板包括一个开窗区，所述屏蔽结构包括位于所述开窗区的所述屏蔽层，在所述开窗区处所述第三导电线路层、所述第四导电线路层、所述第二胶层、所述第五导电线路层及所述第六导电线路层均被除去，所述第二胶层覆盖所述屏蔽层邻近所述开窗区的部分，所述开窗区的所述屏蔽层外覆盖所述防护层。

7.如权利要求6所述的含屏蔽结构的电路板，其特征在于，所述屏蔽层的材质选自Ni、Cr、Ti、Cu、Ag、Al、Zn、Sn、Fe中的一种。

8.如权利要求6所述的含屏蔽结构的电路板，其特征在于，所述第一线路板包括一第一基层及分别形成于所述第一基层两相对表面上且电性连接的第一导电线路层与第二导电线路层。

9.如权利要求8所述的含屏蔽结构的电路板，其特征在于，所述第一基层的材质选自聚酰亚胺、液晶聚合物、聚醚醚酮、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种。

10.如权利要求6所述的含屏蔽结构的电路板，其特征在于，所述防护层为一阻焊层或一覆盖膜。

Images