CN111434190B - 软硬结合电路板及其制作方法 - Google Patents

软硬结合电路板及其制作方法 Download PDF

Info

Publication number
CN111434190B
CN111434190B CN201880028351.XA CN201880028351A CN111434190B CN 111434190 B CN111434190 B CN 111434190B CN 201880028351 A CN201880028351 A CN 201880028351A CN 111434190 B CN111434190 B CN 111434190B
Authority
CN
China
Prior art keywords
layer
circuit board
protective layer
conductive
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880028351.XA
Other languages
English (en)
Other versions
CN111434190A (zh
Inventor
侯宁
李卫祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Publication of CN111434190A publication Critical patent/CN111434190A/zh
Application granted granted Critical
Publication of CN111434190B publication Critical patent/CN111434190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种软硬结合电路板的制作方法，其包括以下步骤：提供一第一线路板及一第一基板，并通过一第一胶层将第一基板压合于第一线路板的表面上，第一基板包括一压合于第一胶层表面的第二基层、形成于第二基层表面的一保护层及形成于保护层表面的一第一铜层；使得第一铜层形成第三导电线路层；对第三导电线路层裸露的保护层进行部分遮盖，将第三导电线路层及遮盖区裸露的保护层除去；提供一第二铜层，并通过一第二胶层将第二铜层压合于第三导电线路层的表面上，第二铜层及第二胶层均经过预开窗处理，形成开窗区，开窗区位于剩余保护层处；将开窗区处的保护层除去；及使得第二铜层形成第五导电线路层。本发明还提供一种软硬结合电路板。

Description

软硬结合电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法，尤其涉及一种软硬结合电路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，软硬结合板相对一般硬性电路板+软板的设计，拥有薄、轻、易组装、电气信号传输、产品信赖度更佳等优点，随着消费性电子产品对于质量与轻薄短小的要求日趋严苛，电路板转采软硬结合板设计的比例也日渐增加。传统的软硬结合板或需开盖的多层FPC产品，在开盖区通常需贴一层CVL来保护内层线路，但是这样会增加CVL的冲型、贴、压合、烘烤等制程，制作成本上升，并且开盖区外露的聚酰亚胺(PI)材质在金属化过黑影上碳或化铜时，致密性差，会导致铜皮破损。
发明内容
有鉴于此，有必要提供一种能解决上述问题的软硬结合电路板的制作方法。
还提供一种上述制作方法制作的软硬结合电路板。
一种软硬结合电路板的制作方法，其包括以下步骤：提供一第一线路板及一第一基板，并通过一第一胶层将所述第一基板压合于所述第一线路板的表面上，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的一保护层及形成于所述保护层表面的一第一铜层；使得所述第一铜层形成第三导电线路层；对所述第三导电线路层裸露的所述保护层进行部分遮盖，将所述第三导电线路层及遮盖区裸露的所述保护层除去；提供一第二铜层，并通过一第二胶层将所述第二铜层压合于所述第三导电线路层的表面上，所述第二铜层及所述第二胶层均经过预开窗处理，形成开窗区，所述开窗区位于剩余所述保护层处；将所述开窗区处的所述保护层除去；及使得所述第二铜层形成第五导电线路层。
一种软硬结合电路板，包括：一第一线路板；粘合于所述第一线路板表面的一第一胶层；粘合于所述第一胶层表面的一第一基板，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的一保护层及形成于所述保护层表面的一第三导电线路层；粘合于所述第三导电线路层外的一第二胶层；及粘合于所述第二胶层外的一第五导电线路层；所述软硬结合电路板包括一个开窗区，在所述开窗区处所述保护层、所述第三导电线路层、所述第二胶层及所述第五导电线路层均被除去。
本发明的软硬结合电路板，在黑影处理时，开窗区处的第二基层通过保护层进行保护，随后将保护层除去，从而使得第二基层在制作完成后完好，可解决在黑影处理后，第二基层上碳、化铜出现破损等不良的状况，进而能够有效地保护开窗区处的线路层，同时保护层作为种子层，可提高第二基层上第一铜层的上铜效果。与传统的开盖区贴覆盖膜再除去相比，节省了流程，提高了效率。
附图说明
图1是本发明一实施方式的第一线路板的剖视示意图。
图2是在图1所示的第一线路板上压合第一基板的剖视示意图。
图3是在图2所示的第一线路板及第一基板上开孔的剖视示意图。
图4是对图3中的开孔进行电镀填孔及蚀刻等的剖视示意图。
图5是对图4所示的裸露的保护层进行除去的剖视示意图。
图6是在图5所示第一线路板及第一基板上压合第二铜层形成软硬结合电路板的半成品的剖视示意图。
图7是在图6所示软硬结合电路板的半成品上开孔的剖视示意图。
图8是对图7所示软硬结合电路板的半成品开窗区处的保护层进行除去的剖视示意图。
图9是在图8所示软硬结合电路板的半成品表面进行电镀、蚀刻、显影、去膜、印刷防焊制程形成软硬结合电路板的剖视示意图。
主要元件符号说明
软硬结合电路板 100
第一线路板 10
第一基层 11
第一导电线路层 13
第二导电线路层 15
第一基板 20
第二基层 21
保护层 23
第一铜层 25
第三导电线路层 251
第四导电线路层 253
第一容置孔 26
第一胶层 30
第一通孔 40
干膜 50
第二铜层 60
第五导电线路层 61
第二容置孔 62
第六导电线路层 63
第二胶层 70
防护层 80
开窗区 101
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图9，本发明一实施方式中软硬结合电路板100的制作方法，其包括以下步骤：
步骤S1，请参阅图1，提供一第一线路板10，所述第一线路板10包括一可挠性的第一基层11及分别形成于所述第一基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层15。
所述第一基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。
所述第一导电线路层13与第二导电线路层15通过形成于第一基层11 两相对表面上的两层铜层经过钻孔、镀铜、蚀刻、压膜、曝光、去膜制程 (Developping EtchingStripping，DES)形成。
步骤S2，请参阅图2，提供两个第一基板20，并通过两个第一胶层30 将所述两个第一基板20分别压合于所述第一线路板10的两个表面上。
所述第一基板20包括一压合于所述第一胶层30表面的可挠性的第二基层21、形成于所述第二基层21表面的保护层23及形成于所述保护层23表面的第一铜层25。
在本实施方式中，第一胶层30直接将所述第一基板20压合于所述第一线路板10的两个表面上，但不限于此。在其他实施例中，所述第一胶层30 也可只将所述第二基层21压合于所述第一线路板10的两个表面上，然后可在第二基层21上通过溅射等方式形成保护层23，最后在所述保护层23表面形成第一铜层25。
所述第二基层21的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物 (liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。本实施例中，所述第二基层21的材质与所述第一基层11的材质相同。
本实施方式中，所述保护层23的材质为Ni/Cr或Ti。所述保护层23的材质还可选自Cu、Ag、Al、Zn、Sn、Fe等，只要是能够通过溅射在第二基层21的表面形成保护层的材料都可以。
在本实施方式中，所述第一胶层30的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂以及聚酰亚胺等中的至少一种。
步骤S3，请参阅图3，对压合的第一线路板10及第一基板20进行开孔制程，沿第一基板20、第一胶层30及第一线路板10的层叠方向开设第一通孔40，在第一基板20上开设多个第一容置孔26。所述第一通孔40贯穿两个所述第一基板20、两个第一胶层30及第一线路板10。所述第一容置孔26 为一盲孔，其贯穿所述第一基板20及第一胶层30并暴露第一线路板10。
在本实施方式中，所述第一通孔40及至少两个第一容置孔26通过镭射形成。在其他实施方式中，所述第一通孔40及至少两个第一容置孔26可通过其他方式形成，如机械钻孔、冲压成型等。
步骤S4，请参阅图4，对压合的第一线路板10及第一基板20进行电镀、蚀刻、压膜、曝光、去膜制程(Developping Etching Stripping，DES)制程，使得两个第一基板20上的两个第一铜层25分别蚀刻形成第三导电线路层251及第四导电线路层253，并且所述第一导电线路层13、所述第二导电线路层15、所述第三导电线路层251及所述第四导电线路层253相互电性连接，同时所述第三导电线路层251及第四导电线路层253分别与第一导电线路层13或第二导电线路层15电性连接。
步骤S5，请参阅图5，采用干膜50等对第三导电线路层251及第四导电线路层253裸露的保护层23进行部分遮盖，并对第三导电线路层251及第四导电线路层253裸露的剩余保护层23进行除去，随后将所述干膜50移除。
在本实施方式中，所述干膜50为一可剥离型膜。
在本实施方式中，通过蚀刻方式将裸露的剩余保护层23除去。
步骤S6，请参阅图6，提供两个第二铜层60，并通过两个第二胶层70 将所述两个第二铜层60分别压合于所述第三导电线路层251及第四导电线路层253的表面上形成软硬结合电路板100的半成品。所述第二铜层60及两个第二胶层70均经过预开窗处理，在所述软硬结合电路板100的半成品上形成开窗区101，所述开窗区101位于所述干膜覆盖后的所述保护层23 处。
在本实施方式中，所述第二铜层60及两个第二胶层70的预开窗处理通过冲压成型开窗。在其他实施方式中，所述预开窗处理可通过其他方式，如机械钻孔、镭射等。
在本实施方式中，所述第二胶层70的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂以及聚酰亚胺等中的至少一种。
步骤S7，请参阅图7，对所述软硬结合电路板100的半成品进行开孔制程，在第二铜层60上开设第二容置孔62，并在所述软硬结合电路板100的半成品上进行黑影处理。所述第二容置孔62为一盲孔，其贯穿所述第二铜层60及第二胶层70。
在本实施方式中，所述第二容置孔62通过镭射形成。在其他实施方式中，所述第二容置孔62可通过其他方式形成，如机械钻孔、冲压成型等。
在所述软硬结合电路板100的半成品上进行黑影处理时，所述保护层23 的外侧会上碳。
步骤S8，请参阅图8，对所述开窗区101处的所述保护层23进行除去。
开窗区101的保护层23在压合后去除，因此，在结构上会有特征即开窗区101边缘会有保护层23，以区别于其他电路板，如压合前去除保护层等。
在本实施方式中，所述保护层23通过蚀刻除去。在其他实施方式中，所述保护层23可通过其他方式除去，如激光、机械剥除等。
步骤S9，请参阅图9，对所述软硬结合电路板100的半成品进行电镀、蚀刻、压膜、曝光、去膜制程(Developping Etching Stripping，DES)及印刷防焊制程，使得两个第二铜层60分别形成第五导电线路层61及第六导电线路层63，所述第五导电线路层61及第六导电线路层63分别与第三导电线路层251或第四导电线路层253电性连接，并且在所述第五导电线路层61 及第六导电线路层63外形成一防护层80。
在本实施例中，所述防护层80可为一业界常用的阻焊层(solder mask) 或一覆盖膜(cover layer，即CVL)。
请参阅图9，本发明一较佳实施方式还提供一种软硬结合电路板100，其包括一第一线路板10、通过两个第一胶层30分别粘合于所述第一线路板 10两个表面的两个第一基板20、通过两个第二胶层70分别粘合于相应的一个所述第一基板20外的第五导电线路层61与第六导电线路层63及覆盖于软硬结合电路板100外侧的防护层80。
所述第一线路板10包括一可挠性的第一基层11及分别形成于所述第一基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层 15。
所述第一基板20包括一压合于所述第一胶层30表面的可挠性的第二基层21、形成于所述第二基层21表面的保护层23及形成于所述保护层23表面的第三导电线路层251及第四导电线路层253。
所述第一导电线路层13、所述第二导电线路层15、所述第三导电线路层251及所述第四导电线路层253相互电性连接，且所述第三导电线路层251 及第四导电线路层253分别与第一导电线路层13或第二导电线路层15电性连接，所述第五导电线路层61及第六导电线路层63分别与第三导电线路层 251或第四导电线路层253电性连接。
所述软硬结合电路板100包括一个开窗区101。在所述开窗区101处所述保护层23、所述第三导电线路层251、第四导电线路层253、第二胶层70、第五导电线路层61及第六导电线路层63均被除去，所述开窗区101边缘有保护层23环绕。
本发明提供的软硬结合电路板100，在黑影处理时，开窗区101处的第二基层21通过保护层23进行保护，随后将保护层23除去，从而使得第二基层21在制作完成后完好，可解决在黑影处理后，第二基层21上碳、化铜出现破损等不良的状况，进而能够有效地保护开窗区101处的线路层，同时保护层23作为种子层，可提高第二基层21上第一铜层25的上铜效果。与传统的开盖区贴覆盖膜(CVL)再除去相比，节省了流程，提高了效率。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种软硬结合电路板的制作方法，其包括以下步骤：
提供一第一线路板及一第一基板，并通过一第一胶层将所述第一基板压合于所述第一线路板的表面上，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的一保护层及形成于所述保护层表面的一第一铜层，所述保护层用做种子层以提高所述第二基层上第一铜层的上铜效果；
蚀刻所述第一铜层以形成第三导电线路层，部分所述保护层于所述第三导电线路层露出；
对所述第三导电线路层裸露的所述保护层进行部分遮盖，将所述第三导电线路层及遮盖区裸露的所述保护层除去；
提供一第二铜层，并通过一第二胶层将所述第二铜层压合于所述第三导电线路层的表面上，所述第二铜层及所述第二胶层均经过预开窗处理，形成开窗区，所述开窗区位于剩余所述保护层处，获得一半成品；
将所述开窗区处的所述保护层除去，所述开窗区的边缘设有所述保护层；及
使得所述第二铜层形成第五导电线路层。
2.如权利要求1所述的软硬结合电路板的制作方法，其特征在于，使得所述第一铜层形成第三导电线路层包括：对压合的所述第一线路板及所述第一基板进行开孔制程，在所述第一基板上开设第一通孔及多个第一容置孔，所述第一通孔贯穿两个所述第一基板、两个所述第一胶层及所述第一线路板，所述第一容置孔贯穿所述第一基板及所述第一胶层并暴露所述第一线路板；对所述第一基板进行电镀、蚀刻制程，使得所述第一基板上的所述第一铜层蚀刻形成第三导电线路层，并且所述第一线路板及所述第三导电线路层相互电性连接。
3.如权利要求1所述的软硬结合电路板的制作方法，其特征在于，在将所述开窗区处的所述保护层除去的步骤之前还包括：进行开孔制程，在所述第二铜层上开设第二容置孔，所述第二容置孔贯穿所述第二铜层及所述第二胶层；并对设有第二容置孔的所述半成品进行黑影处理。
4.如权利要求1所述的软硬结合电路板的制作方法，其特征在于，所述第一线路板包括一第一基层及分别形成于所述第一基层两相对表面上且电性连接的第一导电线路层与第二导电线路层。
5.如权利要求1所述的软硬结合电路板的制作方法，其特征在于，对所述第三导电线路层裸露的所述保护层进行部分遮盖，将所述第三导电线路层及遮盖区裸露的所述保护层除去包括：采用干膜对所述第三导电线路层裸露的所述保护层进行部分遮盖，对所述第三导电线路层及遮盖区裸露的所述保护层进行除去，并将所述干膜移除。
6.如权利要求1所述的软硬结合电路板的制作方法，其特征在于，所述保护层的材质选自Ni、Cr、Ti、Cu、Ag、Al、Zn、Sn、Fe中的一种。
7.一种由权利要求1至6中任意一项所述的软硬结合电路板的制作方法制作的软硬结合电路板，包括：
一第一线路板；
粘合于所述第一线路板表面的一第一胶层；
粘合于所述第一胶层表面的一第一基板，所述第一基板包括一压合于所述第一胶层表面的第二基层、形成于所述第二基层表面的一保护层及形成于所述保护层表面的一第三导电线路层；
粘合于所述第三导电线路层外的一第二胶层；及
粘合于所述第二胶层外的一第五导电线路层；
所述软硬结合电路板包括一个开窗区，在所述开窗区处所述保护层、所述第三导电线路层、所述第二胶层及所述第五导电线路层均被除去。
8.如权利要求7所述的软硬结合电路板，其特征在于，所述软硬结合电路板还包括覆盖于所述第五导电线路层外侧的防护层。
CN201880028351.XA 2018-11-09 2018-11-09 软硬结合电路板及其制作方法 Active CN111434190B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/114914 WO2020093400A1 (zh) 2018-11-09 2018-11-09 软硬结合电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN111434190A CN111434190A (zh) 2020-07-17
CN111434190B true CN111434190B (zh) 2022-08-09

Family

ID=70552264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028351.XA Active CN111434190B (zh) 2018-11-09 2018-11-09 软硬结合电路板及其制作方法

Country Status (3)

Country Link
US (1) US11140776B2 (zh)
CN (1) CN111434190B (zh)
WO (1) WO2020093400A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212480A1 (zh) * 2020-04-24 2021-10-28 庆鼎精密电子（淮安）有限公司 软硬结合电路板及其制作方法
CN113747653B (zh) * 2020-05-27 2023-10-10 庆鼎精密电子（淮安）有限公司 嵌埋元件的软硬结合电路板及其制作方法
CN114080105B (zh) * 2020-08-20 2023-06-16 宏启胜精密电子(秦皇岛)有限公司 具有凹穴的电路板的制作方法
CN112654178B (zh) * 2020-11-09 2022-04-29 广东科翔电子科技股份有限公司 一种内嵌焊盘式刚挠结合板的工艺方法
CN114554691B (zh) * 2020-11-25 2024-08-02 鹏鼎控股(深圳)股份有限公司 超长电路板及其制备方法
CN114630509A (zh) * 2020-12-08 2022-06-14 深南电路股份有限公司 一种软硬结合板及其制造方法
CN113423172B (zh) * 2021-05-24 2023-04-14 鹏鼎控股(深圳)股份有限公司 软硬结合电路板及其制作方法
CN115515325A (zh) * 2021-06-22 2022-12-23 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN113630987B (zh) * 2021-07-20 2023-05-02 珠海达汉电子科技有限公司 一种软硬结合板的软板对位方法
CN115038263A (zh) * 2022-05-16 2022-09-09 盐城维信电子有限公司 多层板前开盖位置碳粉残留的去除方法
WO2023224292A1 (ko) * 2022-05-17 2023-11-23 삼성전자주식회사 코팅 레이어를 포함하는 기판을 포함하는 전자 장치
CN115023029A (zh) * 2022-07-01 2022-09-06 淮北翌光科技有限公司 一种柔性电路板及电子产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170877A (zh) * 2007-11-21 2008-04-30 健鼎（无锡）电子有限公司 软硬印刷电路板的结合方法
CN103068185A (zh) * 2012-12-21 2013-04-24 深圳市中兴新宇软电路有限公司 印制电路板软硬结合基板挠性区域的制作方法
CN104582325A (zh) * 2013-10-12 2015-04-29 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法、电路板模组
CN106332438A (zh) * 2015-06-26 2017-01-11 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG107593A1 (en) * 2002-06-04 2004-12-29 Agency Science Tech & Res Method for electroless metalisation of polymer substrate
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
JP2006216593A (ja) * 2005-02-01 2006-08-17 Fujikura Ltd リジッドフレックス多層配線板の製造方法
KR100646529B1 (ko) * 2005-03-24 2006-11-23 삼성에스디아이 주식회사 리튬 이차 전지
JP2010040934A (ja) * 2008-08-07 2010-02-18 Sumitomo Bakelite Co Ltd リジッドフレックス回路板
US8404398B2 (en) * 2008-08-12 2013-03-26 Bloom Energy Corporation Hermetic high temperature dielectric with groove and thermal expansion compensator
US9204561B2 (en) * 2012-04-17 2015-12-01 Advanced Flexible Circuits Co., Ltd. Method of manufacturing a structure of via hole of electrical circuit board
CN105472906A (zh) * 2014-09-11 2016-04-06 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170877A (zh) * 2007-11-21 2008-04-30 健鼎（无锡）电子有限公司 软硬印刷电路板的结合方法
CN103068185A (zh) * 2012-12-21 2013-04-24 深圳市中兴新宇软电路有限公司 印制电路板软硬结合基板挠性区域的制作方法
CN104582325A (zh) * 2013-10-12 2015-04-29 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法、电路板模组
CN106332438A (zh) * 2015-06-26 2017-01-11 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法

Also Published As

Publication number Publication date
US11140776B2 (en) 2021-10-05
US20200154559A1 (en) 2020-05-14
WO2020093400A1 (zh) 2020-05-14
CN111434190A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN111434190B (zh) 软硬结合电路板及其制作方法
US9743533B2 (en) Method for manufacturing rigid-flexible printed circuit board
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20130341073A1 (en) Packaging substrate and method for manufacturing same
CN107920415B (zh) 具厚铜线路的电路板及其制作方法
US20140054785A1 (en) Chip package structure and method for manufacturing same
CN109429443B (zh) 软硬结合电路板的制作方法
CN110769598B (zh) 内埋式电路板及其制作方法
CN110049632B (zh) 内埋式柔性电路板及其制作方法
US20160095215A1 (en) Printed wiring board and method for manufacturing the same
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN110636702A (zh) 线路板及所述线路板的制作方法
CN111527798A (zh) 内埋式电路板及其制作方法
CN110798974A (zh) 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN113423172B (zh) 软硬结合电路板及其制作方法
US10356909B1 (en) Embedded circuit board and method of making same
CN103489796A (zh) 元件内埋式半导体封装件的制作方法
CN110972413B (zh) 复合电路板及其制作方法
CN111132443B (zh) 含屏蔽结构的电路板及其制作方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
WO2023123907A1 (zh) 软硬结合板的制作方法及电路板
CN112020199B (zh) 内埋式电路板及其制作方法
CN111343802B (zh) 电路板及其制作方法
JP2011216675A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant