CN103052280A - 具有导电通孔的基板的制法 - Google Patents
具有导电通孔的基板的制法 Download PDFInfo
- Publication number
- CN103052280A CN103052280A CN2011103790889A CN201110379088A CN103052280A CN 103052280 A CN103052280 A CN 103052280A CN 2011103790889 A CN2011103790889 A CN 2011103790889A CN 201110379088 A CN201110379088 A CN 201110379088A CN 103052280 A CN103052280 A CN 103052280A
- Authority
- CN
- China
- Prior art keywords
- hole
- substrate
- conductive
- making
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000007747 plating Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011469 building brick Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种具有导电通孔的基板的制法，首先，于一基板本体的相对两表面上形成离型膜，并形成贯穿该离型膜与该基板本体的通孔，接着，于该离型膜与该通孔的侧壁上形成第一金属层，再移除该离型膜与其上的第一金属层，最后，利用化学镀方式于该通孔的侧壁的第一金属层上形成第二金属层。相较于现有技术，本发明的具有导电通孔的基板制法较为简单且成本低，而导电通孔与表面线路层为分开制作，故不会造成表面线路层过厚的缺失。
Description
技术领域
本发明涉及一种基板的制法，尤其涉及一种具有导电通孔的基板的制法。
背景技术
随着科技的日新月异，电子产品已经与我们的生活有着密不可分的关系，而一般电子产品中通常包含有基板，该基板的相对两表面上形成有增层线路，并接置有与其电性连接的电子组件。
承上述，为了充分利用基板表面积并缩短电子信号的传输距离，基板中一般均会形成贯穿两表面的通孔，并于通孔中填入导电材料而构成导电通孔，以电性连接基板的两表面上的线路与电子组件。
请参阅图1，其为现有具有导电通孔的基板的剖视图，如图所示，现有于基板的通孔中进行填孔工艺的方法通过先于基板10上形成通孔100，再于该基板10的两表面上设置金属屏蔽11，且该金属屏蔽11具有对应该通孔100的开孔110，并运用灌入或吸真空方式于该通孔100中填入导电胶12。
但是，由于使用此种金属屏蔽11会有对准失调的问题，在大面积的基板10的情况下，基板10边缘处会累积误差，导致该金属屏蔽11对准失败而无法确实于该通孔100中填入该导电胶12。
另一种于基板中形成导电通孔的方法如第540279号中国台湾专利所示，其通过先在基板上进行钻孔以形成通孔，并以溅镀方式于该基板与通孔侧壁上形成导电层，再于该基板通孔及表面进行化镀铜工艺，接着，贴上干膜并进行微影工艺，以形成干膜开孔，再借由电镀铜工艺将该通孔填满并于该基板表面形成所需线路，最后，移除该干膜及其所覆盖的导电层，并于铜层上形成化镀镍层与金层，以同时完成导电通孔与表面线路。
然而前述电镀填孔的方式主要是借由电镀铜的工艺将通孔由侧壁向中心填满，其整体工艺繁复，且不易将通孔完整填覆；此外，实施电镀铜工艺时，铜层同时在通孔内与基板表面进行沉积，而为了使得通孔能充分填满铜金属，必须增加电镀铜工艺的时间，同时基板表面的铜层却也因长时间的电镀铜工艺而增厚，导致基板表面的铜层过厚，使基板的整体厚度超过客户的需求规格；此外，通孔处的基板表面也容易因电镀填孔而形成凹穴，又整体工艺时间较长，也影响基板产能及成本。
因此，如何解决上述现有技术中关于基板中形成导电通孔的工艺复杂、耗时、与导电通孔的品质不佳，以及基板表面的铜层过厚等问题，进而提升基板产能并降低成本，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种具有导电通孔的基板的制法，制法较为简单，成本低，且不会造成表面线路层过厚的缺失。
本发明所提供的具有导电通孔的基板的制法包括：于一基板本体的相对两表面上形成离型膜；形成贯穿该离型膜与该基板本体的通孔；于该离型膜与该通孔的侧壁上形成第一金属层；移除该离型膜与其上的第一金属层；以及利用化学镀方式于该通孔的侧壁的第一金属层上形成第二金属层。
于前述的具有导电通孔的基板的制法中，还包括于该基板本体上形成电性连接该第二金属层的图案化金属层，且令该第二金属层填满或不填满该通孔。
依上述制法，若该第二金属层未填满该通孔，则本发明的制法还包括于该基板本体上形成电性连接该第二金属层的图案化金属层，且令该图案化金属层填满该通孔。
于本发明的具有导电通孔的基板的制法中，形成该离型膜的方式可为贴附、涂布或喷涂，且形成该通孔的方式可为激光钻孔或蚀刻。
又于上述的制法中，形成该第一金属层的方式可为溅镀、蒸镀、化学镀或化学气相沉积，且该第一金属层的材质可为活化钯或以溅镀镍或铜等方式形成。
所述的具有导电通孔的基板的制法中，移除该离型膜的方式可为撕离、烧结或化学液溶解，且该第二金属层的材质可为镍。
由上可知，本发明的具有导电通孔的基板的制法可使金属自行沉积于通孔内，因而不会有现有技术的金属屏蔽对准失败的问题；此外，本发明通过将导电通孔与表面线路层分开制作，所以线路层的厚度可依据客户需求来设计，而不会受到导电通孔的工艺的限制。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为现有具有导电通孔的基板的剖视图；以及
图2A至图2F为本发明的具有导电通孔的基板的制法的剖视图，其中，图2E’与图2F’分别为图2E与图2F的另一实施例。
主要组件符号说明
10基板
100，200通孔
11金属屏蔽
110开孔
12导电胶
20基板本体
201孔隙
21离型膜
22第一金属层
23第二金属层
24图案化金属层
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「侧」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2F，为本发明的具有导电通孔的基板的制法的剖视图，其中，图2E’与图2F’分别为图2E与图2F的另一实施例。
首先，如图2A所示，于一基板本体20的相对两表面上形成离型膜21，其中，形成该离型膜21的方式可为贴附、涂布或喷涂，该基板本体20可为陶瓷基板，但不以此为限。
如图2B所示，形成贯穿该离型膜21与基板本体20的通孔200，其中，形成该通孔200的方式可为激光钻孔或蚀刻，但不以此为限。
如图2C所示，于该离型膜21与通孔200侧壁上形成第一金属层22，其中，形成该第一金属层22的方式可为溅镀、蒸镀或化学气相沉积，或者，可利用化学镀的活化工艺来形成该第一金属层22，且该第一金属层22的材质可为活化钯或溅镀上镍或铜等，但不以此为限。
如图2D所示，移除该离型膜21与其上的第一金属层22，其中，移除该离型膜21的方式可为撕离、烧结或化学液溶解，但不以此为限。
如图2E与图2E’所示，利用化学镀(electroless plating)方式于该通孔200侧壁的第一金属层22上形成第二金属层23，且该第二金属层23的材质可为镍，其中，该第二金属层23可填满该通孔200，如图2E所示；或者，该第二金属层23可不填满该通孔200，而于该通孔200中留下孔隙201，如图2E’所示。
如图2F与图2F’所示，利用薄膜工艺技术(例如溅镀、微影、电镀、蚀刻与化镀工艺)于该基板本体20上形成电性连接该第二金属层23的图案化金属层24，以做为线路层之用，其中，图2F与图2F’为分别延续自图2E与图2E’；又该图案化金属层24还可填满该通孔200，即该图案化金属层24填入该孔隙201中，如图2F’所示。
综上所述，相较于现有技术，由于本发明的具有导电通孔的基板的制法可使金属自行化学沉积于通孔内，因而不会有现有的对准失败的问题，且本发明所制作的导电通孔的表面也较为平坦；此外，本发明的导电通孔与表面线路层为分开制作，所以线路层的厚度可依据需求而制作，不受导电通孔的制作过程的影响。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种具有导电通孔的基板的制法，其特征在于，包括：
于一基板本体的相对两表面上形成离型膜；
形成贯穿该离型膜与该基板本体的通孔；
于该离型膜与该通孔的侧壁上形成第一金属层；
移除该离型膜与其上的第一金属层；以及
利用化学镀方式于该通孔的侧壁的第一金属层上形成第二金属层。
2.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，该制法还包括于该基板本体上形成电性连接该第二金属层的图案化金属层的步骤。
3.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，于该通孔的侧壁的第一金属层上形成第二金属层的步骤还包括令该第二金属层填满或不填满该通孔。
4.根据权利要求3所述的具有导电通孔的基板的制法，其特征在于，若该第二金属层未填满该通孔，于该基板本体上形成电性连接该第二金属层的图案化金属层的步骤还包括令该图案化金属层填满该通孔。
5.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，形成该离型膜的方式为贴附、涂布或喷涂。
6.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，形成该通孔的方式为激光钻孔或蚀刻。
7.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，形成该第一金属层的方式为溅镀、蒸镀、化学镀或化学气相沉积。
8.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，该第一金属层的材质为活化钯、镍或铜。
9.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，移除该离型膜的方式为撕离、烧结或化学液溶解。
10.根据权利要求1所述的具有导电通孔的基板的制法，其特征在于，该第二金属层的材质为镍。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100136701A TWI406618B (zh) | 2011-10-11 | 2011-10-11 | A method for manufacturing a substrate having conductive vias |
| TW100136701 | 2011-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103052280A true CN103052280A (zh) | 2013-04-17 |
| CN103052280B CN103052280B (zh) | 2016-04-13 |
Family
ID=48042355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110379088.9A Expired - Fee Related CN103052280B (zh) | 2011-10-11 | 2011-11-18 | 具有导电通孔的基板的制法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130089982A1 (zh) |
| CN (1) | CN103052280B (zh) |
| TW (1) | TWI406618B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107529290A (zh) * | 2016-06-21 | 2017-12-29 | 通用电气公司 | 包括厚壁通孔的印刷电路板及其制造方法 |
| CN108807653A (zh) * | 2018-04-25 | 2018-11-13 | 四川省欧玛科技有限公司 | 陶瓷基板导电通孔制备方法 |
| CN110798764A (zh) * | 2019-11-14 | 2020-02-14 | 歌尔股份有限公司 | 传感器和电子设备 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9875894B2 (en) | 2012-04-16 | 2018-01-23 | Uchicago Argonne, Llc | Graphene layer formation at low substrate temperature on a metal and carbon based substrate |
| WO2016094322A1 (en) * | 2014-12-08 | 2016-06-16 | Uchicago Argonne, Llc | Graphene layer formation at low substrate temperature on a metal and carbon based substrate |
| CN107172808A (zh) * | 2016-03-08 | 2017-09-15 | 讯芯电子科技（中山）有限公司 | 双面直接镀铜陶瓷电路板及其制造方法 |
| CN113991004A (zh) * | 2021-10-26 | 2022-01-28 | 东莞市中麒光电技术有限公司 | Led基板制作方法、led基板、led器件制作方法及led器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358830B1 (en) * | 1998-12-22 | 2002-03-19 | Seiko Epson Corporation | Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds |
| CN1853262A (zh) * | 2003-09-23 | 2006-10-25 | 微米技术股份有限公司 | 制造导电部件、通道和包括穿过晶片的导电通道的半导体部件方法和集成方案 |
| TWI292290B (zh) * | 2000-03-13 | 2008-01-01 | Matsushita Electric Ind Co Ltd | |
| CN101841979A (zh) * | 2009-03-13 | 2010-09-22 | 味之素株式会社 | 包覆有金属的叠层板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4291279B2 (ja) * | 2005-01-26 | 2009-07-08 | パナソニック株式会社 | 可撓性多層回路基板 |
| TWI275332B (en) * | 2005-04-26 | 2007-03-01 | Phoenix Prec Technology Corp | Method for fabricating interlayer conducting structure of circuit board |
-
2011
- 2011-10-11 TW TW100136701A patent/TWI406618B/zh not_active IP Right Cessation
- 2011-11-18 CN CN201110379088.9A patent/CN103052280B/zh not_active Expired - Fee Related
-
2012
- 2012-03-02 US US13/410,482 patent/US20130089982A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358830B1 (en) * | 1998-12-22 | 2002-03-19 | Seiko Epson Corporation | Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds |
| TWI292290B (zh) * | 2000-03-13 | 2008-01-01 | Matsushita Electric Ind Co Ltd | |
| CN1853262A (zh) * | 2003-09-23 | 2006-10-25 | 微米技术股份有限公司 | 制造导电部件、通道和包括穿过晶片的导电通道的半导体部件方法和集成方案 |
| CN101841979A (zh) * | 2009-03-13 | 2010-09-22 | 味之素株式会社 | 包覆有金属的叠层板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107529290A (zh) * | 2016-06-21 | 2017-12-29 | 通用电气公司 | 包括厚壁通孔的印刷电路板及其制造方法 |
| CN108807653A (zh) * | 2018-04-25 | 2018-11-13 | 四川省欧玛科技有限公司 | 陶瓷基板导电通孔制备方法 |
| CN108807653B (zh) * | 2018-04-25 | 2020-02-21 | 四川省欧玛科技有限公司 | 陶瓷基板导电通孔制备方法 |
| CN110798764A (zh) * | 2019-11-14 | 2020-02-14 | 歌尔股份有限公司 | 传感器和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI406618B (zh) | 2013-08-21 |
| TW201316870A (zh) | 2013-04-16 |
| CN103052280B (zh) | 2016-04-13 |
| US20130089982A1 (en) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103052280B (zh) | 具有导电通孔的基板的制法 | |
| TWI278263B (en) | Circuit board structure and method for fabricating the same | |
| WO2015076372A1 (ja) | 埋設回路を備えるプリント配線板の製造方法及びその製造方法で得られるプリント配線板 | |
| WO2009004855A1 (ja) | 配線基板の製造方法 | |
| CN101351086B (zh) | 内埋式线路结构工艺 | |
| CN105323959A (zh) | 印刷电路板及其制造方法，以及印刷电路板制造装置 | |
| CN106817840A (zh) | 一种无孔环的柔性线路板及其制造方法 | |
| JP2024073602A (ja) | 実装基板及びその製造方法 | |
| CN114070220A (zh) | 滤波器及其制备方法、电子设备 | |
| US20130072012A1 (en) | Method For Forming Package Substrate With Ultra-Thin Seed Layer | |
| CN110536565A (zh) | 一种线路板通孔的填孔方法 | |
| WO2016208609A1 (ja) | 導電性基板 | |
| TWI268130B (en) | Method for fabricating a multi-layer packaging substrate | |
| CN105323953A (zh) | 印刷线路板及其制造方法 | |
| KR20070044165A (ko) | Ｃｃｌ 베이스 필름 및 이를 이용한 전자부품 실장용캐리어 테이프 제조 방법 | |
| US8186051B2 (en) | Method for fabricating package substrate and die spacer layers having a ceramic backbone | |
| TW201335421A (zh) | 在非導體表面上形成導電層之方法 | |
| CN100437936C (zh) | 耐磨耗介电层的制作方法 | |
| CN101339908B (zh) | 电性接触垫的电镀方法及具有电性接触垫的半导体基板 | |
| CN101471283A (zh) | 半导体器件及形成其金属互联层的方法 | |
| US9780032B2 (en) | Wiring substrate | |
| KR20160084689A (ko) | 하드 코팅층을 포함하는 연성 인쇄회로기판 | |
| US20080075919A1 (en) | Wiring board and process for producing the same | |
| KR102172674B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| CN113747664B (zh) | 一种印制线路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160413 Termination date: 20171118 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |