CN102939803A - 多层布线基板以及多层布线基板的制造方法 - Google Patents

多层布线基板以及多层布线基板的制造方法 Download PDF

Info

Publication number
CN102939803A
CN102939803A CN2011800279599A CN201180027959A CN102939803A CN 102939803 A CN102939803 A CN 102939803A CN 2011800279599 A CN2011800279599 A CN 2011800279599A CN 201180027959 A CN201180027959 A CN 201180027959A CN 102939803 A CN102939803 A CN 102939803A
Authority
CN
China
Prior art keywords
base material
insulating property
electrical insulating
wiring
property base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800279599A
Other languages
English (en)
Inventor
金井敏信
齐藤隆一
东谷秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102939803A publication Critical patent/CN102939803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

本发明的多层布线基板具备在双面具有布线的内层用的布线基板、在贯通孔填充了导电性糊的电绝缘性基材、和形成在最外层的布线。布线基板和电绝缘性基材被交替层叠,布线基板的布线被配置为埋设在导电性糊的两端的电绝缘性基材。

Description

多层布线基板以及多层布线基板的制造方法
技术领域
本发明涉及将至少2层以上的布线电路连接而成的多层布线基板及其制造方法。
背景技术
近年来,伴随电子设备的小型化、高密度化,不仅在产业用领域,在民生用领域中也强烈期望电路基板的多层化。
在这种布线基板中,对多层布线电路进行层间连接(interconnecting)的连接方法以及可靠性高的构造的重新开发变得不可缺少,提出了基于导电性糊的层间连接的构成的高密度的多层布线基板的制造方法。
作为整层IVH构造树脂多层基板,以往提出了利用图11A~图11L所示那样的工序所制造的多层布线基板。
首先,图11A所示的是电绝缘性基材1101。
在该电绝缘性基材1101上,如图11B所示,通过层压加工(laminated)在电绝缘性基材1101的两侧粘贴保护膜1102。
接下来,如图11C所示,通过激光器等形成将电绝缘性基材1101和保护膜1102全部贯通的贯通孔1103。
接下来,如图11D所示,在贯通孔1103填充导电性糊1104作为导电体,并且通过剥离保护膜1102从而获得图11E所示的状态。
在该状态下,从两侧层叠配置箔状的布线材料1105后,成为图11F所示的状态。
接下来,如图11G所示,经过加热加压工序,从而使布线材料1105粘结在电绝缘性基材1101上。通过该加热加压工序,导电性糊1104热固化,实现布线材料1105和导电性糊1104的电连接。
接下来,如图11H所示,通过蚀刻对布线材料1105进行电路形成,从而获得具有布线1106的双面布线基板1107。
接下来,如图11I所示,在双面布线基板1107的两侧,层叠配置由与图11A~图11E所示的工序相同的工序形成的填充了导电性糊1108的电绝缘性基材1109和布线材料1110。
接下来,在图11J所示的状态下,经过加热加压工序,从而使布线材料1110粘结在电绝缘性基材1109上。此时,同时也使双面布线基板1107和电绝缘性基材1109粘结。
由该加热加压工序,与图11G所示的情况同样地导电性糊1108热固化,布线材料1110和双面布线基板1107通过导电性糊而高密度地接触,并且实现电连接。
接下来,通过蚀刻对表层的布线材料1110进行电路形成,从而获得具有图11K所示那样的布线1111的4层布线基板1112。这里,作为多层布线基板,例示了4层布线基板,但是布线基板的层数不限定于4层,反复进行同样的工序,作为图11L所示的一例,可以获得具有布线1113的10层布线基板1114,并且可以进一步多层化。
另外,作为与本申请的发明相关联的在先技术文献资料,例如已知有专利文献1、2。
在上述多层布线基板的工序中,由于图11G所示的加热加压工序,电绝缘性基材1101的热固化性树脂固化收缩,从而产生内部应力,发生面内方向上的尺寸收缩。
之后,在由图11H的电路形成工序对布线材料1105进行蚀刻从而去除一部分时,所述内部应力被部分释放,尺寸在面内方向上变大,但作为残留应力而部分残留。因此,通过反复进行加热加压工序和电路形成工序,从而该残留应力被进一步蓄积。因此,存在越使基板多层化,越产生最外层的布线1113的位置偏差这样的课题。
另一方面,在该现有制造方法中,在形成多层布线基板时,需要按照布线层数来反复必要次数的加热加压工序、布线形成工序,存在生产期间变长这样的课题。
在先技术文献
专利文献
专利文献1:JP特开2000-13023号公报
专利文献2:JP特开2004-265890号公报
发明内容
本发明的多层布线基板具备:在双面具有布线的内层用的布线基板、在贯通孔填充了导电性糊的电绝缘性基材、和形成在最外层的布线。布线基板和电绝缘性基材交替层叠,布线基板的布线埋设配置在导电性糊的两端的电绝缘性基材。
根据这种构成,可以消除由残存残留应力引起的工序中的尺寸偏差,提高最外层的布线的位置精度,以较高的生产率提供层间的连接可靠性高的多层布线基板。
附图说明
图1A是表示本发明的实施方式1中的多层布线基板的剖视图。
图1B是表示本发明的实施方式1中的多层布线基板的剖视图。
图2A是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2B是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2C是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2D是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2E是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2F是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2G是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2H是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2I是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2J是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图2K是表示本发明的实施方式1中的多层布线基板的制造方法的工序剖视图。
图3A是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图3B是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图3C是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图3D是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图3E是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图3F是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图3G是表示本发明的实施方式1中的多层布线基板的识别标记的图。
图4A是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图4B是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图4C是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图4D是表示本发明的实施方式1中的多层布线基板的制造方法的俯视图。
图5A是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图5B是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图5C是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图5D是表示本发明的实施方式1中的多层布线基板的制造方法的剖视图。
图6A是表示用于确认本发明的实施方式1中的连接用电绝缘性基材的埋入性的方法的图。
图6B是表示本发明的实施方式1中的实际的测试挂片(test coupon)的一例的图。
图6C是表示用于检查本发明的实施方式1中的电连接的电路的一例的图。
图7A是表示本发明的实施方式2中的多层布线基板的剖视图。
图7B是表示本发明的实施方式2中的多层布线基板的剖视图。
图8A是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8B是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8C是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8D是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8E是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8F是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8G是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8H是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8I是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8J是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8K是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8L是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8M是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图8N是表示本发明的实施方式2中的多层布线基板的制造方法的工序剖视图。
图9A是表示本发明的实施方式3中的多层布线基板的剖视图。
图9B是表示本发明的实施方式3中的多层布线基板的剖视图。
图10A是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10B是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10C是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10D是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10E是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10F是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10G是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10H是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10I是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10J是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10K是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10L是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10M是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10N是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10O是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图10P是表示本发明的实施方式3中的多层布线基板的制造方法的工序剖视图。
图11A是表示现有多层布线基板的制造方法的工序剖视图。
图11B是表示现有多层布线基板的制造方法的工序剖视图。
图11C是表示现有多层布线基板的制造方法的工序剖视图。
图11D是表示现有多层布线基板的制造方法的工序剖视图。
图11E是表示现有多层布线基板的制造方法的工序剖视图。
图11F是表示现有多层布线基板的制造方法的工序剖视图。
图11G是表示现有多层布线基板的制造方法的工序剖视图。
图11H是表示现有多层布线基板的制造方法的工序剖视图。
图11I是表示现有多层布线基板的制造方法的工序剖视图。
图11J是表示现有多层布线基板的制造方法的工序剖视图。
图11K是表示现有多层布线基板的制造方法的工序剖视图。
图11L是表示现有多层布线基板的制造方法的工序剖视图。
具体实施方式
以下,参照附图来说明本发明的实施方式。
(实施方式1)
图1A、图1B、图2A~图2K中示出本发明的实施方式1中的多层布线基板的构造和多层布线基板的制造方法。
最初,作为本发明所涉及的多层布线基板的一例,在图1A中示出10层布线基板101。
图1A所示的10层布线基板101是与现有例同样地在贯通孔102填充导电性糊103,并且确保了布线间的电连接的构造。此外,10层布线基板101具有通过形成在两侧的双面布线基板104上的布线105而提高了填充在贯通孔106中的导电性糊107的压缩性的连接场所A。
图1B中将图1A的连接场所A放大来详细地进行说明。
在连接场所A的导电性糊107的两侧所配置的布线105,预先形成在相邻的双面布线基板104的表背,并且从双面布线基板104突出。该布线105被配置为埋设在导电性糊107的两端的电绝缘性基材108中,所以更强地压缩导电性糊107。
据此,导电性糊107获得更稳定的电连接,并且可以实现缩小贯通孔106直径。
此外,双面布线基板104通过一次加热加压工序和电路形成工序而形成,由残留应力的偏差引起的布线105的位置精度的偏差比较小。
据此,能够高精度地进行与导电性糊107的对位。
此外,因为10层布线基板101通过两次加热加压工序和电路形成工序而形成,残留应力的偏差较少,所以图1A所示的最外层的布线109与现有例相比,位置精度较好。
此外,在本发明的多层布线基板中,最外层的布线109的位置偏差较小、位置精度较好,所以能够使布线109的位置精度更接近设计值。
据此,能够进一步缩小焊接用掩模相对于布线的偏离公差。
并且,本发明的多层布线基板因为在通过焊锡凸起(solderbump)将布线和IC芯片进行裸片安装或安装ACF等时布线109的位置精度良好,所以能够简单地进行与IC芯片的定位,具有安装性较好的特征。
接下来,在图2A~图2K中示出本发明的实施方式1中的多层布线基板的制造方法。
图2A中所示的是电绝缘性基材201,如图2B所示,在电绝缘性基材201的两侧通过层压加工粘贴保护膜202。
电绝缘性基材201是纤维和树脂的复合材料,可以使用:在玻璃纤维或有机纤维上浸渍了环氧树脂、聚酰亚胺树脂、BT树脂、PPE树脂、PPO树脂等的材料;在聚酰亚胺、芳族聚酰胺、PTFE、LCP等的多孔质薄膜上浸渍了环氧树脂、聚酰亚胺树脂、BT树脂、PPE树脂、PPO树脂等的材料;在聚酰亚胺、芳族聚酰胺、LCP薄膜的两侧形成了粘合剂的材料。
此外,作为树脂,使用热固化性的材料在层叠多层布线基板时具有成形性较好的特点。
进而更优选该电绝缘性基材201具备作为被压缩性的多孔质基材的特征。也就是说,通过在电绝缘性基材201的厚度方向上施加压缩,其尺寸进行收缩的材料。对于该收缩的程度,可以通过控制电绝缘性基材201中所形成的空孔来进行调整。
作为这种电绝缘性基材201的材料,可以使用在织布/无纺布等的纤维纸上浸渍了树脂的材料,在浸渍时也同时形成了空孔。
若使用以芳族聚酰胺纤维为主成分的无纺布纸作为纸、使用以环氧树脂为主成分的热固化性树脂作为树脂,则可以在电绝缘性基材201内均匀且高效地形成空孔,能够获得被压缩性高的绝缘性基材。
另外,作为电绝缘性基材201的厚度,通过调整玻璃纤维或有机纤维从而可以使用20~200微米程度的材料,与期望的板厚相匹配来选择材料的厚度。
保护膜202使用以PET或PEN为主成分的薄膜并通过层压粘贴在电绝缘性基材201的两面,这是简便且生产率较好的制造方法。
接下来,如图2C所示,通过激光器等形成将电绝缘性基材201和保护膜202全部贯通的贯通孔203。贯通孔203可以通过冲压加工、钻孔加工、激光加工来形成,但是若使用二氧化碳激光器或YAG激光器,则可以在短时间形成直径小的贯通孔,可以实现生产率较好的加工。
作为一例,在使用了二氧化碳激光器的情况下,可以在厚度80微米的电绝缘性基材201上形成直径为100微米的贯通孔。此外,在使用了YAG激光器的3倍高次谐波的情况下,可以在厚度30微米的电绝缘性基材上形成直径为30微米的贯通孔。
接下来,如图2D所示,在贯通孔203中填充导电性糊204作为导电体。导电性糊204由铜、银等的金属导电性粒子和树脂成分构成。作为导电性粒子,使用大致球形的物质时,即使在导电性糊204内的导电性粒子比例变高的情况下,也可以将糊粘度抑制得较低,所以比较优选。
另外,通过对导电性糊204的金属导电性粒子材料使用通过后述的加热加压工序而熔化并且进行合金连接的导电性粒子,能够进一步提高电连接可靠性。
作为这种导电性粒子,可以使用锡等低熔点金属、在其中添加了银、铋等金属的粒子、预先与锡进行了合金化的粒子、在铜等导电性粒子的表面涂敷了低熔点金属的粒子等。
接下来,通过剥离保护膜202,得到图2E所示的状态。
导电性糊204由保护膜202确保了填充量。也就是说,导电性糊204成为从电绝缘性基材201的表面突出了保护膜202的厚度左右的高度的状态。这里,将该保护膜202的厚度设定为贯通孔203的直径的5~25%左右时,在剥离保护膜202时能够抑制导电性糊204被保护膜202侧夺取的量,所以比较优选。
接下来,如图2F所示,从两侧层叠配置箔状的布线材料205。
接下来,经由图2G所示的加热加压工序,使布线材料205粘结在电绝缘性基材201上。这里,该导电性糊204在填充后在导电性粒子之间存在较多树脂,不能确保充分的电连接。
但是,通过由加热加压工序对导电性糊204施加压缩,从而导电性粒子彼此紧密接触,在确保电连接的同时,布线材料205和导电性糊204也高密度地接触,通过导电性糊204实现电连接。
另一方面,在使用了金属导电性粒子由于加热加压工序而熔化、进行合金化的导电性糊的情况下,由加热加压工序在金属导电性粒子间、布线材料与导电性粒子间形成合金层,实现可靠性更高的电连接。
这里,作为布线材料205使用了9微米的电解铜箔,但是厚度不限定于此。进而,在使多层布线基板变薄的情况下,可以使用5微米厚度的带载体的电解铜箔、5微米的轧制铜箔。
此外,在使用在铜箔的双面由电解镀敷形成了凸状的粗糙化形状的双面粗糙化箔的情况下,因为可以形成蜂窝(たこつば:octopus pot)状的粗糙化形状,所以粘着性较好。
此外,布线材料205也可以使用仅在电绝缘性基材201侧实施了粗糙化形状的铜箔,在后述的加热加压工序后实施蚀刻等的化学处理,在表面形成微小的凹凸。根据该手法,可以在电绝缘性基材粘贴了铜箔后通过均匀地蚀刻铜箔从而变薄,有利于布线206的细微化。
接下来,如图2H所示,通过蚀刻布线材料205而形成电路,由此完成具有布线206的内层用的双面布线基板207。这里双面布线基板207通过分别进行一次加热加压工序和电路形成工序而获得,由残留应力引起的布线位置偏差比较小。另外,电路形成方法可以利用使用了图案膜(patternfilm)的光刻法(photography)来形成,但是利用半导体激光器等可以直接描绘的方式来形成,更能提高布线精度,所以优选。
接下来,由图2I,可以将布线材料208、连接用电绝缘性基材209、210、双面布线基板207进行层叠配置,获得层叠板213。这里,连接用电绝缘性基材209以及210由与图2A~图2E所示的工序同样的工序形成,在电绝缘性基材201上形成贯通孔211,并且填充了导电性糊212。双面布线基板207的布线206的布线偏差小,预先测量布线206的位置尺寸,并且基于该结果对连接用电绝缘性基材209、210的贯通孔211的加工位置数据进行补正。据此,能够以更高精度将贯通孔211对位在布线206。
另外,这里,按照布线位置尺寸的测量结果,对连接用电绝缘性基材209、210进行等级划分,通过选择使用布线206和贯通孔211的位置对准的基材,可以获得布线206和填充了导电性糊212的贯通孔211的吻合精度良好的多层布线基板。
这里,布线206具有从双面布线基板207突出的形状,能够有效地压缩连接用电绝缘性基材210的导电性糊212。据此,导电性糊212可以获得更稳定的电连接,并且可以缩小贯通孔211的直径。
另外,为了进行稳定的电连接,可以使至少一端的布线206变厚。
此外,在将图2B所示的保护膜202的厚度适用于连接用电绝缘性基材时,在通过变厚而使导电性糊204处于更突出的状态下也可以获得同样的效果。
此外,为了进行更稳定的电连接,优选使用具有由加热加压工序而具有熔化性的导电性粒子的导电性糊。此外,这里,连接用电绝缘性基材210与连接用电绝缘性基材209相比,需要埋入更大体积的布线,所以优选提高材料中包含的树脂的比例、或者提高树脂在高温下的流动性。提高树脂的比例、流动性,在对导电性糊的压缩这点上阻碍连接性,但是在本发明中在构造上贯通孔211从两侧埋设布线,给予比较强的压缩,所以可以确保导电性糊212的电连接。
另外,在使布线的埋入性优先的连接用电绝缘性基材中,在提高树脂的比例、流动性的情况下,以及在使连接用电绝缘性基材的厚度变厚的情况下,通过使贯通孔211的孔径大于形成在双面布线基板207的孔径,能够获得连接可靠性高的过孔(via)。
此外,在上述以外的情况下,也可以使连接用电绝缘性基材的孔径大于设置在双面布线基板内的孔径。
另外,布线的厚度不需要在各层相同,优选按照各层的功能来进行选择,例如在形成更细微的布线的情况下使其变薄,在强化接地的情况下使其变厚等。
此外,也可以对应于设计图案、树脂的流动性来改变布线厚度,提高加热加压工序的树脂成形的工艺稳定性。
另外,这里,为了提高完成品的成品率,优选在检查布线时,将确认了布线间的短路、布线的断线的双面布线基板207变更为没有发生这些情况的双面布线基板207。
接下来,经过图2J所示的加热加压工序,使布线材料208粘结于连接用电绝缘性基材209。
此时,同时也使双面布线基板207和连接用电绝缘性基材209粘结。由该加热加压工序,与图2G所示同样地使导电性糊212以及216压缩并且热固化,双面布线基板207与双面布线基板207、双面布线基板207与布线材料208通过导电性糊212、216高密度地接触,实现电连接。
接下来,通过蚀刻对表层的布线材料208进行电路形成,从而获得图2K所示的具有布线214的10层布线基板215。
另外,电路形成方法可以通过使用了图案膜的光刻法来形成,但是通过半导体激光器等可以直接描绘的方式来形成的情况下,可以进一步提高布线精度,所以优选。这里,10层布线基板215如前所述通过两次加热加压工序和电路形成工序而形成,由残留应力的偏差引起的布线214的位置偏差较小,与现有例相比,具有布线214的位置精度较好这样的特点。
另外,在实施方式1中,以10层布线基板为例进行了说明,但是布线层数不限定于此,通过改变图2I中交替进行层叠配置的构成部件的数目,可以实现6、8、10、12层等各种层数。
此外,根据实施方式1的制造方法,不管布线基板层数如何,都可以通过两个加热加压工序和电路形成工序来制造布线基板,具有在形成层数多的高多层布线基板时生产率更好这样的优点。
另外,作为图2I所示的层叠配置工序中的各层的对位的方法,优选在各层设置识别标记,识别这些识别标记来进行层间的对位,进而通过临时固定,来进行定位。
这里,对于层叠时的识别标记,以图3A所示的6层基板的层叠配置工序为例来进行说明。作为此时的识别标记的特征,期望在层叠时在狭窄的视野中能够比较简单地掌握、检测多层的偏离状态。
这里,如图3B所示,在连接用电绝缘性基材310-1中使用由多个过孔构成的同心圆状的标记作为识别标记。通过由图像识别等手法来识别该由多个过孔构成的识别标记的中心,在单个过孔的情况下由于加工位置偏差等位置精度不充分,通过使用多个过孔,能够高精度地推断位置。
进而,通过改变同心圆状的过孔的配置、同心圆的直径,能够掌握形成在多层连接用电绝缘性基材310-1、310-2、310-3上的过孔的相对位置关系。此外,通过利用图像识别等方法算出该图3B、图3D、图3F的识别标记的中心,并且在层叠配置工序中按照使其对准的方式进行配置,从而对于多个连接用电绝缘性基材可以实现高精度的层叠状态。
另一方面,例如如图3C、图3E所示,通过在双面布线基板307-1、307-2上分别配置改变了图案的形状、大小的识别标记,从而对于双面布线基板而言,通过由图像识别等手法识别图3C、图3E的各识别标记的中心,并且使中心坐标对准来进行定位,也能够掌握形成在多层的双面布线基板上的图案的相对位置关系。此外,通过按照在层叠配置工序中对准的方式配置该图3C、图3E的识别标记中心,对于多个双面布线基板能够实现高精度的层叠状态。
进而,如图3G所示,若对连接用电绝缘性基材310-1、310-2、310-3的图3B、图3D、图3F的识别标记的中心、和双面布线基板307-1、307-2的图3C、图3E的识别标记中心在各层的层叠配置时进行图像识别,并且按照使它们对准的方式进行对位,则可以获得层叠精度高的多层布线基板。进而,在层叠后的检查时,可以通过X射线照相机等手法确认图3G的识别标记,根据各层的识别标记的相对位置关系,也能够在受限的狭窄视野中简单地检测多层的层叠偏离状态。此外,通过在各层中使用不同种类的识别标记,能够防止搞错层叠顺序。
另外,这里作为识别标记,对于过孔、图案都示出了圆形的例子,但是形状不限定于圆形,即使采用其他形状也可以获得同样的效果,这是不言而喻的。此外,双面布线基板的识别标记也可以设置在上下两面。通过采用这种方式,不仅在双面布线基板的上表面,在下表面也可以进行双面布线基板的布线和形成在连接用电绝缘性基材上的过孔的对位。
另外,作为图3A的层叠配置时的标记识别方法,使用照相机进行识别是一般的方法,也可以利用反射光、透射光,根据情况也可以利用X射线。此外,可以利用形成在双面布线基板的上表面的识别标记和在连接用电绝缘性基材上以过孔而形成的识别标记进行对位。这里,通过不仅利用双面布线基板的上表面,还利用下表面和连接用电绝缘性基材的识别标记进行对位,从而能够获得更高精度的多层布线基板。
另外,作为设置在双面布线基板的下表面的识别标记的识别方法,可以使用如下方法:不仅在层叠板的上部配置照相机,在下部也配置照相机,在读取形成在连接用电绝缘性基材的过孔和由双面布线基板的下表面的布线形成的识别标记时,使用棱镜等由配置在层叠板的上部的照相机进行识别。
此外,也可以使用如下方法:在双面布线基板以下表面识别标记为基准对齐中心来形成贯通孔,利用该贯通孔和形成在连接用电绝缘性基材上的识别标记来进行对位,由此进行双面布线基板的下表面布线和连接用电绝缘性基材的过孔的对位。通过使用这些的任一种方法,可以提高双面布线基板的布线和连接用电绝缘性基材的过孔的吻合性,可以获得位置精度高的多层布线基板。
接下来,对于层叠配置后的临时固定方法进行说明。
在通过进行临时固定,决定了多层的双面布线基板、连接用电绝缘性基材、布线材料的层叠配置后,不使其移动,从而消除加热加压前的操作引起的错位。
这里作为一例,存在通过使连接用电绝缘性基材401的一部分熔接(weld)来进行的方法。具体而言,如图4A所示,在图2I的层叠配置完成后,利用加热过的加热工具407对层叠板410的一部分进行加热加压,从而使连接用电绝缘性基材401的一部分熔接。据此,与配置在上下的布线材料402、双面布线基板403固定,进行定位。
但是,多层布线基板的层数越多,热容量变得越大,存在远离加热工具的连接用电绝缘性基材和双面布线基板不能很好地粘结这样的问题。
因此,通过设置图4D所示那样的选择性地去除了最外层的布线材料的熔接区409,可以使来自加热工具407的热容易传到连接用电绝缘性基材401和双面布线基板403。
因为在熔接区409中,来自加热工具407的热容易传到连接用电绝缘性基材401和双面布线基板403,所以如图4B所示,在处于加热工具407的正下方的连接用电绝缘性基材401和双面布线基板403具有填充了导电性糊404的贯通孔405和与其连接的布线406。
另外,在上述记载的熔接区409中,在不形成布线406而仅由导电性糊404形成的情况下,也可以获得同样的功能。此外,在图4C中示出了进行了熔接区409的熔接之后的一截面即熔接区截面411。
如图4D所示,为了防止向布线材料402的热扩散,优选在熔接场所周边设置布线省略区408,同时,作为熔接区409的面积,优选与加热工具407相等的大小或者大于加热工具407的大小。据此,能够使加热工具407的热比较高效地传到层叠板410。
另外,优选该加热工具407是能够根据被熔接物的厚度来改变温度、加压条件等的设备。
另外,作为临时固定的方法,以在将各层进行层叠配置后,统一由熔接进行临时固定的方法为基础进行了说明,但是也可以采用如下方法:每当从下向上依次对各层进行层叠配置时,利用加热工具407进行连接用电绝缘性基材401和双面布线基板403的熔接。通过这种方法,与统一对层叠板进行熔接的情况相比,热容量变小,可以进行精度更好的定位、临时固定。
进而,如上所述,这里通过设置上述熔接区409,成为热比较容易传递的构成,能够获得进一步提高了层叠精度的多层布线基板。
另外,在双面布线基板403为4层布线基板的情况下,通过对熔接场所进行锪孔加工(counterbored),使其部分变薄,来提高热传导性,也可以期待同样的效果。
进而,在上述记载的例子中,说明了在层叠板410的一部分设置熔接区409,对该部分进行加热加压来进行临时固定的方法,但是也可以对整个连接用电绝缘性基材401或者双面布线基板403进行加热加压来进行临时固定。通过这种方法,可以加强层叠配置后的连接用电绝缘性基材401或者双面布线基板403的临时固定时的粘结,可以获得位置精度高的多层布线基板。
另外,这里对由加热加压进行临时固定的情况进行了说明,但是也可以利用粘合剂使这些层间粘结,这是不言而喻的。
另外,在图2J的加热加压工序中,如图5A所示,可以将层叠配置后的层叠板夹在SUS板506之间,进行多级层叠来进行加热加压,由此可以提高生产率。另外,这里示出了将层叠板进行两级层叠来进行加热加压工序的例子,但是也可以进行3级以上的多级层叠,这是不言而喻的。
但是,在加热加压工序中将层叠板进行了多级层叠的情况下,存在难以对各层叠板均匀地施加压力这样的问题。
例如如图5B所示,层叠板中存在布线或过孔的区域B、和不存在布线或过孔的区域A的部分厚度明显不同,厚度是区域B>区域A。在该状态下进行加压时,产生压力几乎不传递到区域A这样的问题。另外,在图5B中为了便于理解,故意将层叠板505分为层叠前的状态进行了记载。
如上所述,在层叠板505中,在布线密度、过孔密度较大不同的情况下,为了均匀地施加压力,可以如图5C所示交替地层叠层叠板,或者如图5D所示使层叠板错开进行多级层叠,由此在加热加压工序中,可以均匀地向层叠板传递压力。
此外,作为产品,优选尽可能地使布线密度、过孔密度不发生偏颇,在产品内的布线、过孔密度发生偏颇的情况下,优选在产品外的弃板(捨て板)部分或加工品的产品外的部分设置布线、过孔。
接下来,说明在形成由统一层叠而完成的多层布线基板的表层布线后,用于检查连接用电绝缘性基材的树脂的埋入性和导电性糊的电连接性的测试挂片。
在图2A~图2K中所制作的多层布线基板中,与现有例的图11A~图11L的制作方法不同,不采用对各层逐次进行加热加压的方法,而采用统一进行加热加压的方法。因此,即使假设在基板内部产生了由树脂的埋入不足引起的空隙(void)等,因为从外观上对其进行判别是非常困难的,所以优选配置测试挂片(test coupons)。
这里,图6A中示出用于确认连接用电绝缘性基材的埋入性的方法。对配置在任意的加工品尺寸内的测试挂片,照射光603,利用检测器604探测光的透射率的差异,由此评价树脂的埋入性。
图6B中示出了实际的测试挂片的一例。图6B是示出改变在整个层没有图案的布线省略图案606的面积来配置多个,并且在加热加压后通过上述记载的方法进行埋入性评价的图。据此,能够判别各连接用电绝缘性基材的1层对于布线可以埋入到多少面积。
进而,通过使没有图案的布线省略图案606的面积与实际产品内的布线省略面积一致,从而在实际的产品内,能够判断是否获得了充分的埋入性。
进而,通过不仅按加工品尺寸配置上述测试挂片,还按每个产品片尺寸配置上述测试挂片,从而可以按每个产品确认埋入性,检测灵敏度更高,所以优选。
此外,对于完成的多层布线基板,为了判断是否获得了充分的树脂埋入性,也可以采取如下方法:对多层布线基板给予回流(reflow)加热等的热履历,挑选树脂埋入性的级别。
接下来,对用于检查连接用电绝缘性基材601的电连接的电路进行说明。
图6C中示出用于检查的电路的一例。通过在连接用电绝缘性基材601的上下层形成布线602,并且形成将这些布线与形成在连接用电绝缘性基材601上的过孔606串联连接的电路,从而能够从表层确认电阻值。
通过形成上述测试挂片,从而能够从表层测量电阻值,据此能够简单地评价连接用电绝缘性基材601的过孔连接性。
另外,该方法不是限定于特定层的方法,只要是使用了连接用电绝缘性基材601的层,则可以适用于任意层,这是不言而喻的。
此外,图6C的电路只不过是一例,只要同样地是在使用了连接用电绝缘性基材601的层设置过孔、并且将它们串联连接的电路,则不需要特别限定于图6C的电路。
(实施方式2)
在图7A、图7B、图8A~图8K中示出本发明的实施方式2中的多层布线基板的构造和多层布线基板的制造方法。
最初,作为本发明所涉及的多层布线基板的一例,在图7A中示出10层布线基板701。
图7A是与实施方式1同样地在贯通孔702填充了导电性糊703、并且确保了布线间的电连接的构造,但是存在如下特征:具有从两侧由形成在刚性高的内层用的4层布线基板704上的布线705提高了贯通孔706的导电性糊707的压缩性的场所。
图7B中将图7A的连接场所A放大来进行详细说明。
配置在导电性糊707的两侧的布线705是预先形成在相邻的刚性高的4层布线基板704的表背的布线,并且从4层布线基板704突出。因为将该布线705配置为在导电性糊707的两端埋设在电绝缘性基材708中,所以对导电性糊707比较强地进行压缩。这里,4层布线基板704具有一定值以上的高的刚性,不存在由布线的粗密导致的局部的刚性偏差,所以能够在面内均匀地对导电性糊707施加压缩。
这里作为提高了刚性的例子,使用4层布线基板进行了说明,但是层结构不限定于此,也可以使用6层以上。若是6层以上的厚度的双面基板,则同样能够获得压缩的均匀化效果。据此,导电性糊707可以获得比较稳定的电连接,并且可以缩小贯通孔706的直径。
此外,图7B所示的外层的布线709是通过3次加热加压工序和电路形成工序形成了10层布线基板701的布线,由残留应力的偏差导致的布线709的位置偏差比现有例小,具有位置精度较好的特点。
接下来,在图8A~图8N中示出实施方式2中的多层布线基板的制造方法。
首先,图8A所示的是电绝缘性基材801。
在该电绝缘性基材801上如图8B所示通过层压加工在两侧粘贴保护膜802。
接下来,如图8C所示,通过激光器等形成将电绝缘性基材801和保护膜802全部贯通的贯通孔803。
接下来,如图8D所示,在贯通孔803中填充导电性糊804作为导电体,通过剥离保护膜802,获得图8E所示的状态。在该状态下从两侧层叠配置箔状的布线材料805后,成为图8F所示的状态。
接下来,如图8G所示,经过加热加压工序,使布线材料805粘结在电绝缘性基材801。通过该加热加压工序,导电性糊804热固化,也实现布线材料805和导电性糊804的电连接。
接下来,如图8H所示,通过蚀刻对布线材料805进行电路形成,从而获得具有布线806的双面布线基板807。
接下来,在图8I所示的状态下,将布线材料808、连接用电绝缘性基材809、双面布线基板807进行层叠配置。这里,连接用电绝缘性基材809由与图8A~图8E所示的工序同样的工序形成,在电绝缘性基材810形成了贯通孔811,并且填充了导电性糊812。
接下来,在图8J所示的状态下经过加热加压工序,从而使布线材料808粘结在电绝缘性基材。此时,同时,双面布线基板807和电绝缘性基材也粘结。利用该加热加压工序,与图8G所示的同样地,导电性糊热固化,布线材料808和双面布线基板807通过导电性糊而高密度地接触,实现电连接。
接下来,通过蚀刻对表层的布线材料进行电路形成,从而获得图8K所示的具有布线813的4层布线基板814。
接下来,在图8L所示的状态下,将布线材料815、连接用电绝缘性基材809、4层布线基板814、连接用电绝缘性基材816进行层叠配置。
这里,连接用电绝缘性基材816通过与图8A~图8E所示的工序同样的工序形成,在电绝缘性基材817形成了贯通孔818,并且填充了导电性糊819。
如前所述,4层布线基板814的布线813的布线偏差较小,通过预先测量布线813的位置尺寸,并且基于该结果,对连接用电绝缘性基材816的贯通孔818的加工位置数据进行补正,从而能够以更高精度将贯通孔818对位在布线813,这与实施方式1中说明的情况相同。
这里,布线813具有从4层布线基板814突出的形状,所以被配置为埋设在连接用电绝缘性基材816的导电性糊819的两端,导电性糊819可以获得更稳定的电连接,并且可以缩小贯通孔818的直径。
另外,对于导电性糊819材料的选择、电绝缘性基材817的选择,与实施方式1相同,省略说明。
这里,该4层布线基板在内层具备布线层并且厚度变厚,所以与双面布线基板相比,具有较高的刚性和刚性偏差较少的特征。虽然由于经过了两次加热加压工序和电路形成工序,表层面的布线的位置偏差比双面布线基板大,但是比基于现有例中给出的构成的6层以上的布线基板小。
接下来,经过图8M所示的加热加压工序,粘结布线材料815和连接用电绝缘性基材809和4层布线基板814和连接用电绝缘性基材816。通过该加热加压工序,与图8G所示的同样地,导电性糊被压缩并且热固化,4层布线基板814与4层布线基板814、4层布线基板814与布线材料815通过导电性糊而高密度地接触,实现电连接。
接下来,通过蚀刻对表层的布线材料815进行电路形成,从而获得图8N所示的具有布线820的10层布线基板821。布线820是通过3次加热加压工序和电路形成工序而形成的,由残留应力的偏差导致的布线820的位置偏差比现有例小,具有位置精度较好这样的特征。
另外,在实施方式2中,以10层布线基板为例进行了说明,但是布线层数不限定于此,可以改变图8L中交替层叠配置的构成部件的数目,也可以使用其他层数的布线基板来代替4层布线基板。优选按照所需要的刚性来适当地使用层数,可以提高导电性糊压缩的工艺稳定性。此外,也可以选择减小了完成的多层布线基板的弯曲(warpage)的构成部件。进一步期望选择消除弯曲方向的布线基板的组合,使得不会受到刚性高的构成部件的弯曲的影响。
此外,根据本发明的制造方法,不论布线基板层数如何,能够通过3次加热加压工序和电路形成工序来制造布线基板,具有在形成层数多的多层布线基板时生产率较好这样的优点。
(实施方式3)
在图9A、图9B、图10A~图10P中示出本发明的实施方式3中的多层布线基板的构造和多层布线基板的制造方法。
另外,对于与之前叙述的实施方式重复的部分,进行简化来进行说明。
最初,作为本发明所涉及的多层布线基板的一例,在图9A中示出10层布线基板901。
图9A是与实施方式1、2同样地在贯通孔902填充了导电性糊903、并且确保了布线间的电连接的构造,但是具有如下特征:在最外层的电绝缘性基材904所形成的非贯通孔905中由填充过孔(filled via)906进行填坑,确保了电连接。
图9B中将图9A的连接场所A放大来进行详细说明。
通过采用这种构成,作为最外层的电绝缘性基材904,材料的选择自由度增加,可以适用各种基材。
因为对于非贯通孔905采用镀敷法稳定地确保连接,所以能够缩小非贯通孔905的直径,并且能够将表层布线形成为高布线密度。
另外,作为电绝缘性基材904,通过适用没有使用玻璃布(glass cloth)等芯材的较薄的材料,也可以实现以30微米以下的非贯通孔905进行的电连接。
此外,作为图9A、9B中镀敷的析出方法,示出了利用镀敷将非贯通孔905完全填充了的填充过孔906的构造,但是并不限定于此,一般也可以使用适形过孔(conformal via)。这里在多层布线基板的内层部分示出了实施方式2所示的构造,但是并不限定于此,也可以适用实施方式1。
接下来,在图10A~图10P中示出实施方式3中的多层布线基板的制造方法。
首先,图10A所示的是电绝缘性基材1001。
如图10B所示,在该电绝缘性基材1001通过层压加工在两侧粘贴保护膜1002。
接下来,如图10C所示,通过激光器等形成将电绝缘性基材1001和保护膜1002全部贯通的贯通孔1003。
接下来,如图10D所示,在贯通孔1003中填充导电性糊1004作为导电体,通过剥离保护膜1002,获得图10E所示的状态。
在该状态下从两侧层叠配置箔状的布线材料1005后,成为图10F所示的状态。
接下来,如图10G所示,经过加热加压工序,使布线材料1005粘结在电绝缘性基材1001。通过该加热加压工序,导电性糊1004热固化,布线材料1005和导电性糊1004的电连接也被实现。
接下来,如图10H所示,通过蚀刻对布线材料1005进行电路形成,获得具有布线1006的双面布线基板1007。
接下来,在图10I所示的状态下,对布线材料1008、连接用电绝缘性基材1009、双面布线基板1007进行层叠配置。这里,连接用电绝缘性基材1009通过与图10A~图10E所示的工序同样的工序形成,在电绝缘性基材1010形成了贯通孔1011并且填充了导电性糊1012。
接下来,在图10J所示的状态下经过加热加压工序,使布线材料1008粘结在电绝缘性基材1010。此时,同时也粘结双面布线基板1007和电绝缘性基材1010。通过该加热加压工序,与图10G所示的同样地使导电性糊1012热固化,布线材料1008和双面布线基板1007通过导电性糊1012高密度地接触,实现电连接。
接下来,通过蚀刻对表层的布线材料1008进行电路形成,从而获得图10K所示的具有布线1013的4层布线基板1014。
接下来,在图10L所示的状态下,将布线材料1015、电绝缘性基材1016、4层布线基板1014、连接用电绝缘性基材1017进行层叠配置。这里,连接用电绝缘性基材1017通过与图10A~图10E所示的工序同样的工序形成,在电绝缘性基材1018形成贯通孔1019并且填充了导电性糊1020。
这里,布线1013具有从4层布线基板1014突出的形状,所以被配置为埋设在连接用电绝缘性基材1017的导电性糊1020的两端,导电性糊1020可以获得更稳定的电连接,并且可以缩小贯通孔1019的直径。
此外,也可以与实施方式1、2所说明的例子同样地预先测量布线1013的位置尺寸,并且基于该结果来加工贯通孔1019。
电绝缘性基材1016可以使用与实施方式1以及2同样的材料,但是从赋予制造工艺的稳定性、功能性出发,更优选使用不同的材料。
作为一例,通过使热固化性树脂的流动性为较高的规格,在密度更高的布线间也可以确保充分的埋入性,并且能够与内层图案的布线、粗密无关地获得布线基材的表面的平滑性。此外,作为电绝缘性基材1016通过使用高密度地填充了氢氧化钙、二氧化硅、氧化镁等无机填料的热传导性高的材料,能够实现高密度地安装发热部件时的散热性。
如此本发明所涉及的多层布线基板适于作为高密度地安装高速LSI、LED等的半导体元件的基板。此外,通过将PPE、PPO、特氟龙(注册商标)等的高频特性良好的低ε、低tanδ的材料用作电绝缘性基材1016,能够实现高速高频传输。
此外,在使用了玻璃转化温度高的材料的情况下,能够提供对应于安装温度高的裸片安装的基板。这里,因为电绝缘性基材1016没有在产品区配置填充了导电性糊的贯通孔,所以以没有导电性糊的状态示出了电绝缘性基材1016。但是,通过在产品区外形成填充了导电性糊的贯通孔,能够防止加热加压工序中的电绝缘性基材1016的横向滑动,并且能够更均匀地向连接用电绝缘性基材1017给予压力。
接下来,在图10M所示的状态下,经过加热加压工序,使布线材料1015和连接用电绝缘性基材1016和4层布线基板1014和连接用电绝缘性基材1017粘结。
通过该加热加压工序,与图10G所示的同样地,导电性糊被压缩并且热固化,4层布线基板1014和4层布线基板1014通过导电性糊而高密度地接触,实现电连接。
接下来,如图10N所示,在布线材料1015上实施热吸收变高的表面处理,使用二氧化碳激光器、YAG激光器来形成非贯通孔1021。
另外,也可以对布线材料1015中加工了非贯通孔1021的场所预先通过图案膜光刻法、半导体激光器等实施蚀刻,利用二氧化碳激光器、YAG激光器形成非贯通孔1021。
另外,对于非贯通孔1021正下方的布线1022,为了提高二氧化碳激光器的生产率,优选按照热吸收性变高的方式实施对金属的结晶面进行选择性蚀刻这样的表面处理。在该情况下,也可以仅在4层布线基板的一侧进行对金属的结晶面进行选择性蚀刻那样的表面处理。
此外,进一步优选通过进行对金属的结晶面进行选择性蚀刻那样的表面处理,在布线上形成300埃(angstrom)以下的防锈皮膜,以兼顾导电性糊的连接性和二氧化碳激光器的高生产率。
另外,为了防止由二氧化碳激光器导致的溶解,优选布线1022仅使非贯通孔1021侧变厚。
接下来,经过去除非贯通孔1021的加工时所产生的树脂残渣的工序,通过无电解镀敷在非贯通孔内形成导电薄膜,如图10O所示由电镀形成了导电性皮膜1023。通常,对于树脂残渣的去除,进行过锰酸钾等有氧化作用的溶液、等离子体处理等,对于无电解镀敷,实施铜、镍等。
之后,对于电镀,实施铜、镍等是一般的方法。
此外,作为向非贯通孔1021的导电性皮膜1023的形成方法,可以使用按照非贯通孔1021的壁面而形成的适形镀敷、或利用导电性皮膜1023填埋非贯通孔1021内的填充过孔镀敷。
此外,非贯通孔1021的直径可以加工到30微米左右,但是因为布线1022和导电性皮膜1023是金属结合,所以即使非贯通孔1021的直径变小,也可以实现电连接。
另外,在通过填充过孔镀敷利用导电性皮膜1023填埋非贯通孔1021的情况下,与实施方式1、2同样地非贯通孔1021上的布线变得平坦,不会产生部件安装时从基材产生的气体导致的焊锡中的空隙,与安装部件的连接可靠性提高,所以比较优选。
接下来,通过将导电性皮膜和布线材料进行同时蚀刻来进行电路形成,从而获得图10P所示的具有布线1024的10层布线基板1025。另外,布线1024可以形成为与非贯通孔1021的直径相同的直径,可以实现对应于窄间距安装的布线1024。
另外,在实施方式3中使用实施方式2中示出的基于4层布线基板的粘贴的制造方法进行了说明,当然使用实施方式1中示出的双面布线基板也可以获得同样的效果。
此外,根据本发明的制造方法,与布线基板层数无关地,可以通过3次加热加压工序和电路形成工序来制造布线基板,具有在形成层数多的多层布线基板时生产率较好这样的优点。
产业上的可利用性
如上所述,本发明能够以较高的生产率提供消除残留应力的残存导致的工序中出现的尺寸偏差并且使最外层的布线的位置精度提高、层间的连接可靠性高的多层布线基板,可以广泛地利用于多层布线基板及其制造方法。
符号说明
102,106,203,211,405,702,706,803,811,818,902,1003,1011,1019  贯通孔
103,107,204,212,216,404,504,703,707,804,812,819,903,1004,1012,1020  导电性糊
104,207,307-1,307-2,403,807,1007  双面布线基板(布线基板)
105,206,214,406,605,705,709,806,813,820,1006,1013,1022  布线
108,201,309,708,801,810,817,904,1001,1010,1016,1018电绝缘性基材
202,802,1002  保护膜
205,208,301,402,501,602,805,808,815,1005,1008,1015布线材料
209,210,310-1,310-2,310-3,401,502,601,809,816,1009,1017  连接用电绝缘性基材
213,410,505  层叠板
407  加热工具
409  熔接区
506  SUS板
704,714,1014  4层布线基板(布线基板)
905,1021  非贯通孔
1023  导电性皮膜
权利要求书(按照条约第19条的修改)
1.一种多层布线基板,具备:
在双面具有布线的布线基板;和
在贯通孔填充了导电性糊的电绝缘性基材;
所述布线基板和所述电绝缘性基材交替层叠,
夹着所述电绝缘性基板的所述布线基板的所述双面的布线中与所述电绝缘性基板接触的布线被配置为埋设在所述电绝缘性基材,所述贯通孔的高度尺寸小于所述电绝缘性基板的厚度尺寸。
2.(删除)
3.(修改后)根据权利要求1所述的多层布线基板,其特征在于,
所述布线基板是4层布线基板。
4.(修改后)根据权利要求1所述的多层布线基板,其特征在于,
所述多层布线基板由多个所述布线基板和多个所述电绝缘性基材构成,
多个所述布线基板的刚性不同。
5.(修改后)根据权利要求1所述的多层布线基板,其特征在于,
所述多层布线基板由多个所述布线基板和多个所述电绝缘性基材构成,
多个所述布线基板按照弯曲方向相互相反的方式进行层叠。
6.一种多层布线基板,具备:
在贯通孔填充了导电性糊的连接用电绝缘性基材;
在所述连接用电绝缘性基材的两侧具有布线的布线基板;
层叠配置在所述布线基板上的电绝缘性基材;和
形成在最外层的布线,
所述电绝缘性基材的材料不同于构成所述连接用电绝缘性基材或者所述布线基板的材料。
7.根据权利要求6所述的多层布线基板,其特征在于,
构成所述电绝缘性基材和所述连接用电绝缘性基材或者所述布线基板的材料包括在一定温度以上具备流动性的热固化性树脂,
所述电绝缘性基材中含有的树脂的流动性比构成所述连接用电绝缘性基材或者所述布线基板的材料中含有的树脂的流动性高。
8.根据权利要求6所述的多层布线基板,其特征在于,
所述电绝缘性基材在非贯通孔具备导电性皮膜,
所述布线基板的布线和形成在最外层的布线经由所述导电性皮膜而电连接。
9.一种多层布线基板的制造方法,具备:
准备具有布线的由电绝缘性基材构成的布线基板的工序;
准备在贯通孔填充了导电性糊的连接用电绝缘性基材的工序;
交替所述布线基板和所述连接用电绝缘性基材并且在最外层层叠配置布线来准备层叠板的工序;
对所述层叠板进行加热加压的工序;和
通过蚀刻对所述层叠板表层的所述布线材料进行电路形成的工序,
在所述连接用电绝缘性基材的导电性糊的两端配置的所述布线基板的布线被埋设在所述连接用电绝缘性基材而进行加热加压。
10.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
准备具有布线的所述布线基板的工序包括:
在所述电绝缘性基材的两侧层压保护膜的工序;
在所述电绝缘性基材和所述保护膜形成贯通孔的工序;
在所述贯通孔填充导电性糊的工序;
剥离所述保护膜的工序;
在所述电绝缘性基材的两侧层叠配置布线材料的工序;
对其进行加热加压的工序;和
通过蚀刻对所述布线材料进行电路形成而获得具有布线的双面布线基板的工序。
11.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
准备具有布线的所述布线基板的工序是准备具有一定值以上的刚性的4层以上的布线基板的工序。
12.根据权利要求10所述的多层布线基板的制造方法,其特征在于,
通过蚀刻对所述布线材料进行电路形成而获得具有布线的所述双面布线基板的工序包括:去除所述双面布线基板的残留应力的工序。
13.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
构成所述布线基板的所述电绝缘性基材和所述连接用电绝缘性基材至少包括树脂,所述连接用电绝缘性基材的树脂的含有比例高于所述电绝缘性基材的树脂的含有比例。
14.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
构成所述布线基板的所述电绝缘性基材和所述连接用电绝缘性基材包括在一定温度以上具有流动性的树脂,所述连接用电绝缘性基材中含有的树脂的流动性高于所述电绝缘性基材中含有的树脂的流动性。
15.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
交替所述布线基板和所述连接用电绝缘性基材并且在最外层层叠配置布线材料来准备层叠板的工序,包括使所述连接用电绝缘性基材的一部分熔接并临时固定在所述双面布线基板的工序,
临时固定是通过加热工具对设置在所述层叠板上的熔接区进行加热加压。
16.根据权利要求15所述的多层布线基板的制造方法,其特征在于,
所述熔接区至少由在所述连接用电绝缘性基材填充了导电性糊的贯通孔、和在所述双面布线基板填充了所述导电性糊的贯通孔构成。
17.根据权利要求15所述的多层布线基板的制造方法,其特征在于,
设置在所述层叠板上的所述熔接区,将最外层的布线材料选择性地去除。
18.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
对所述层叠板进行加热加压的工序包括将多个层叠板隔着SUS板进行多级层叠来进行加热加压的工序,
所述层叠板以相互翻转或者半旋转或者相互错位的状态进行交替重叠。

Claims (18)

1.一种多层布线基板,具备:
在双面具有布线的内层用的布线基板;
在贯通孔填充了导电性糊的电绝缘性基材;和
形成在最外层的布线,
所述布线基板和所述电绝缘性基材交替层叠,
所述布线基板的布线被配置为埋设在所述导电性糊的两端的所述电绝缘性基材。
2.根据权利要求1所述的多层布线基板,其特征在于,
所述内层用的布线基板是双面布线基板。
3.根据权利要求1所述的多层布线基板,其特征在于,
所述内层用的布线基板是4层布线基板。
4.根据权利要求1所述的多层布线基板,其特征在于,
所述多层布线基板由多个所述内层用的布线基板和多个所述电绝缘性基材构成,
多个所述内层用的布线基板的刚性不同。
5.根据权利要求1所述的多层布线基板,其特征在于,
所述多层布线基板由多个所述内层用的布线基板和多个所述电绝缘性基材构成,
多个所述内层用的布线基板按照弯曲方向相互相反的方式进行层叠。
6.一种多层布线基板,具备:
在贯通孔填充了导电性糊的连接用电绝缘性基材;
在所述连接用电绝缘性基材的两侧具有布线的布线基板;
层叠配置在所述布线基板上的电绝缘性基材;和
形成在最外层的布线,
所述电绝缘性基材的材料不同于构成所述连接用电绝缘性基材或者所述布线基板的材料。
7.根据权利要求6所述的多层布线基板,其特征在于,
构成所述电绝缘性基材和所述连接用电绝缘性基材或者所述布线基板的材料包括在一定温度以上具备流动性的热固化性树脂,
所述电绝缘性基材中含有的树脂的流动性比构成所述连接用电绝缘性基材或者所述布线基板的材料中含有的树脂的流动性高。
8.根据权利要求6所述的多层布线基板,其特征在于,
所述电绝缘性基材在非贯通孔具备导电性皮膜,
所述布线基板的布线和形成在最外层的布线经由所述导电性皮膜而电连接。
9.一种多层布线基板的制造方法,具备:
准备具有布线的由电绝缘性基材构成的布线基板的工序;
准备在贯通孔填充了导电性糊的连接用电绝缘性基材的工序;
交替所述布线基板和所述连接用电绝缘性基材并且在最外层层叠配置布线来准备层叠板的工序;
对所述层叠板进行加热加压的工序;和
通过蚀刻对所述层叠板表层的所述布线材料进行电路形成的工序,
在所述连接用电绝缘性基材的导电性糊的两端配置的所述布线基板的布线被埋设在所述连接用电绝缘性基材而进行加热加压。
10.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
准备具有布线的所述布线基板的工序包括:
在所述电绝缘性基材的两侧层压保护膜的工序;
在所述电绝缘性基材和所述保护膜形成贯通孔的工序;
在所述贯通孔填充导电性糊的工序;
剥离所述保护膜的工序;
在所述电绝缘性基材的两侧层叠配置布线材料的工序;
对其进行加热加压的工序;和
通过蚀刻对所述布线材料进行电路形成而获得具有布线的双面布线基板的工序。
11.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
准备具有布线的所述布线基板的工序是准备具有一定值以上的刚性的4层以上的布线基板的工序。
12.根据权利要求10所述的多层布线基板的制造方法,其特征在于,
通过蚀刻对所述布线材料进行电路形成而获得具有布线的所述双面布线基板的工序包括:去除所述双面布线基板的残留应力的工序。
13.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
构成所述布线基板的所述电绝缘性基材和所述连接用电绝缘性基材至少包括树脂,所述连接用电绝缘性基材的树脂的含有比例高于所述电绝缘性基材的树脂的含有比例。
14.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
构成所述布线基板的所述电绝缘性基材和所述连接用电绝缘性基材包括在一定温度以上具有流动性的树脂,所述连接用电绝缘性基材中含有的树脂的流动性高于所述电绝缘性基材中含有的树脂的流动性。
15.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
交替所述布线基板和所述连接用电绝缘性基材并且在最外层层叠配置布线材料来准备层叠板的工序,包括使所述连接用电绝缘性基材的一部分熔接并临时固定在所述双面布线基板的工序,
临时固定是通过加热工具对设置在所述层叠板上的熔接区进行加热加压。
16.根据权利要求15所述的多层布线基板的制造方法,其特征在于,
所述熔接区至少由在所述连接用电绝缘性基材填充了导电性糊的贯通孔、和在所述双面布线基板填充了所述导电性糊的贯通孔构成。
17.根据权利要求15所述的多层布线基板的制造方法,其特征在于,
设置在所述层叠板上的所述熔接区,将最外层的布线材料选择性地去除。
18.根据权利要求9所述的多层布线基板的制造方法,其特征在于,
对所述层叠板进行加热加压的工序包括将多个层叠板隔着SUS板进行多级层叠来进行加热加压的工序,
所述层叠板以相互翻转或者半旋转或者相互错位的状态进行交替重叠。
CN2011800279599A 2010-06-08 2011-06-02 多层布线基板以及多层布线基板的制造方法 Pending CN102939803A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010130719 2010-06-08
JP2010-130719 2010-06-08
PCT/JP2011/003106 WO2011155162A1 (ja) 2010-06-08 2011-06-02 多層配線基板および多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN102939803A true CN102939803A (zh) 2013-02-20

Family

ID=45097781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800279599A Pending CN102939803A (zh) 2010-06-08 2011-06-02 多层布线基板以及多层布线基板的制造方法

Country Status (5)

Country Link
US (1) US20130062101A1 (zh)
JP (1) JPWO2011155162A1 (zh)
CN (1) CN102939803A (zh)
TW (1) TW201223379A (zh)
WO (1) WO2011155162A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369811A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN107241875A (zh) * 2016-03-28 2017-10-10 上海美维科技有限公司 一种双面埋线印制板的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9031689B1 (en) 2012-07-13 2015-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Systems and methods for RFID-enabled dispenser
JP6309451B2 (ja) * 2012-09-20 2018-04-11 株式会社クラレ 回路基板およびその製造方法
KR102207674B1 (ko) * 2013-11-27 2021-01-25 토레이 엔지니어링 컴퍼니, 리미티드 3차원 실장 방법 및 3차원 실장 장치
US10453787B2 (en) * 2015-05-21 2019-10-22 The Charles Stark Draper Laboratory, Inc. Method and apparatus for forming multi-layered vias in sequentially fabricated circuits
JP7119583B2 (ja) 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
JP7187821B2 (ja) 2018-05-29 2022-12-13 Tdk株式会社 プリント配線板およびその製造方法
DE102018132057B4 (de) * 2018-12-13 2020-09-24 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Verfahren zur Überwachung eines Beschichtungsprozesses einer Leiterplatte sowie Leiterplatte zur Durchführung des Verfahrens.
CN112291939B (zh) * 2020-11-09 2022-09-27 上海裕达实业有限公司 基于台阶式的pcb加工技术的质谱仪电路构造方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
CN1241894A (zh) * 1998-05-14 2000-01-19 松下电器产业株式会社 线路板及其制造方法
CN1812689A (zh) * 2005-01-26 2006-08-02 松下电器产业株式会社 多层电路基板及其制造方法
CN101032194A (zh) * 2005-04-28 2007-09-05 松下电器产业株式会社 多层布线板及其制造方法
CN101069459A (zh) * 2005-11-07 2007-11-07 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN101112140A (zh) * 2005-10-20 2008-01-23 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN101120623A (zh) * 2005-01-27 2008-02-06 松下电器产业株式会社 多层电路基板的制造方法和多层电路基板
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3431523B2 (ja) * 1998-12-09 2003-07-28 松下電器産業株式会社 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法
JP2002368364A (ja) * 2000-06-14 2002-12-20 Matsushita Electric Ind Co Ltd プリント配線基板とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241894A (zh) * 1998-05-14 2000-01-19 松下电器产业株式会社 线路板及其制造方法
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
CN1812689A (zh) * 2005-01-26 2006-08-02 松下电器产业株式会社 多层电路基板及其制造方法
CN101120623A (zh) * 2005-01-27 2008-02-06 松下电器产业株式会社 多层电路基板的制造方法和多层电路基板
CN101032194A (zh) * 2005-04-28 2007-09-05 松下电器产业株式会社 多层布线板及其制造方法
CN101112140A (zh) * 2005-10-20 2008-01-23 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN101069459A (zh) * 2005-11-07 2007-11-07 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369811A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816B (zh) * 2012-03-30 2016-06-01 揖斐电株式会社 电路板及其制造方法
CN103369811B (zh) * 2012-03-30 2016-06-15 揖斐电株式会社 电路板及其制造方法
US9565756B2 (en) 2012-03-30 2017-02-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN107241875A (zh) * 2016-03-28 2017-10-10 上海美维科技有限公司 一种双面埋线印制板的制造方法
CN107241875B (zh) * 2016-03-28 2019-05-07 上海美维科技有限公司 一种双面埋线印制板的制造方法

Also Published As

Publication number Publication date
WO2011155162A1 (ja) 2011-12-15
TW201223379A (en) 2012-06-01
US20130062101A1 (en) 2013-03-14
JPWO2011155162A1 (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
CN102939803A (zh) 多层布线基板以及多层布线基板的制造方法
CN103250474A (zh) 多层布线基板以及多层布线基板的制造方法
US11749573B2 (en) Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
TWI531284B (zh) 電路板及其製作方法
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
CN102037797A (zh) 印刷电路板及其制造方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
US10743422B2 (en) Embedding a component in a core on conductive foil
JP2010206210A (ja) ビアホールの穿孔装置
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
TW201813475A (zh) 多層線路板的製造方法
TW201501600A (zh) 多層電路板及其製作方法
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TWI777958B (zh) 多層線路板的製造方法
WO1993013637A1 (en) Multi-layer circuit construction methods and structures with customization features and components for use therein
CN101044806B (zh) 多层印刷配线板及其制造方法
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
US20210068252A1 (en) Component Carrier and Method of Manufacturing the Same
CN103458629A (zh) 多层电路板及其制作方法
EP3349553A1 (en) Component carrier with pad covered by surface finish-solder structure
CN102281711A (zh) 叠层电路基板以及基板制造方法
US20220346229A1 (en) Component Carrier
JPH07106770A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130220