JP4256115B2 - マーク認識方法及び半導体装置の製造方法 - Google Patents
マーク認識方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4256115B2 JP4256115B2 JP2002153519A JP2002153519A JP4256115B2 JP 4256115 B2 JP4256115 B2 JP 4256115B2 JP 2002153519 A JP2002153519 A JP 2002153519A JP 2002153519 A JP2002153519 A JP 2002153519A JP 4256115 B2 JP4256115 B2 JP 4256115B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- visible light
- mark
- recognition
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体ウェハもしくはチップ上に設けられたマークの認識方法、及びそのようなマーク認識方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、一般的に半導体ウェハあるいは半導体チップの位置認識を行う必要がある。一般的に、位置認識には、半導体ウェハや半導体装置の回路パターン面上に設けられた認識マークを画像認識する方法が用いられる。すなわち、図１に示すように、半導体ウェハ１の回路パターン２と同時に形成した認識マーク（図示せず）に白色光等を照射し、その反射光を回路パターン面側から可視光カメラ３でモニタし、認識マークの位置を認識する。
【０００３】
図２は通常の半導体装置の製造工程を示す図である。図２に示す製造工程において、まず、ウェハ１の回路パターン２の表面に保護テープ４を貼り付け、ウェハ１の背面１ａを研削してウェハ１を薄くする。例えば、研削前のウェハの厚みは７００μｍ程度であり、これを１５μｍ程度となるまで研削する。薄くしたウェハ１の背面１ａにダイシングテープ５を貼り付け、次いで保護テープ４を除去する。これにより、回路パターン２及び認識マークが表面に露出し、回路パターン面側から可視光カメラ３による画像認識が可能となる。
【０００４】
また、特開平６−２４４２４５号公報、特開平３−２３６４６号公報は、シリコン単結晶を透過する赤外光を用いた画像認識方法を開示している。この方法では、シリコン単結晶の透過を赤外光のみに限定し、回路パターン面上に存在する認識マークをチップ裏面から赤外線カメラを用いて認識する。そして、これをフリップチップ実装などのフェースダウン実装に利用することが提案されている。
【０００５】
【発明が解決しようとする課題】
回路パターン面側からの画像認識を考慮した場合、ウェハ１の背面を研削して薄くした後に、ダイシングテープ５を貼り付けて保護テープ４を除去するというテープ貼り替え工程は必す必要となる。このテープ張り替え工程は、大きな生産タクトを必要とし且つコスト増加の要因となっている。
【０００６】
また、薄化されたウェハの機械的強度は著しく低下するため、テープ貼り替え工程において、ウェハの割れやクラックが発生するおそれがある。更に、反射光をモニタする回路パターン面側からの認識の場合、ハレーションや外からのノイズ等の影響により、誤認識を引き起こす可能性も高い。
【０００７】
一方、赤外光の透過を用いてウェハ裏面側から認識する場合、認識マーク及びその周囲に存在する部材（回路パターン等）の膜厚が非常に薄い為、それぞれに赤外光の透過特性が異なるものを用いたとしても、赤外光はほとんど透過してしまい、特性の差異を可視化して表わすことは非常に難しい。従って、認識マークとその周囲の部材とのコントラストが弱くなり、誤認識を起こす可能性が非常に高く、実用的ではない。また、画像認識ユニットとして、汎用の可視光光源やカメラなどを使用することができず、高価な赤外線光源や赤外線カメラが必要となる。
【０００８】
本発明は上記の点に鑑みてなされたものであり、半導体ウェハの回路パターン面側から可視光を照射して、ウェハ裏面側から透過光を可視光カメラにて認識マークを画像認識し、コントラストの強い画像認識を行うことのできるマーク認識方法及びそのようなマーク認識方法を用いた半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
請求項１記載の発明は、シリコン基板の回路パターン形成面上に形成された認識マークを画像認識するマーク認識方法であって、該シリコン基板の厚みを５μｍ〜５０μｍとし、 白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記認識マークを透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１１】
請求項１記載の発明は、シリコン基板の回路パターン形成面上に形成された認識マークを画像認識するマーク認識方法であって、該回路パターン形成面上に回路パターンを形成すると共に該回路パターンにより前記認識マークを形成し、該シリコン基板の厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記認識マーク及び前記シリコン基板を透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１２】
請求項２記載の発明は、シリコン基板の回路パターン形成面上の一部に形成された保護膜を認識マークとして画像認識するマーク認識方法であって、該シリコン基板の厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記シリコン基板及び前記認識マークを透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１３】
請求項２記載の発明によれば、保護膜を利用して認識マークを形成することができ、認識マークを別個に形成する必要がなくなる。
【００１４】
請求項３記載の発明は、請求項２記載のマーク認識方法であって、前記可視光は赤色光であり、前記保護膜をポリイミド樹脂により形成することを特徴とするものである。
【００１５】
請求項３記載の発明によれば、保護膜として用いられているポリイミド樹脂は一般的に赤色光を吸収するので、赤色光を用いて容易に画像認識を行うことができる。
【００１６】
請求項４記載の発明は、請求項２又は３記載のマーク認識方法であって、前記シリコン基板の厚みに対する前記保護膜の厚みの比を変更することにより、保護膜を透過した可視光の強度を変更し、認識画像における認識マークのコントラストを調整することを特徴とするものである。
【００１７】
請求項４記載の発明によれば、コントラストを強めて誤認識の可能性を低減することができる。
【００１８】
請求項５記載の発明は、複数の半導体装置を一括して形成するシリコン基板を用いた半導体装置の製造方法であって、シリコン基板のダイシングラインを除く部分に保護膜を形成し、該シリコン基板の背面を研削して、厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板のみを透過した可視光の強度と、前記シリコン基板及び前記保護膜を透過した可視光の強度とを比較することによって前記ダイシングラインの位置を画像認識し、前記画像認識したダイシングラインに沿って前記シリコン基板をダイシングして半導体装置を個片化することを特徴とするものである。
【００１９】
請求項５記載の発明によれば、シリコン基板を背面研削した後に背面側からダイシングラインに相当する認識マークを画像認識することができる。したがって、回路パターン形成面を露出させてから画像認識する工程が簡略化され、生産タクトの短縮及び製造コストの低減を達成することができる。
【００２１】
また、請求項５記載の発明によれば、保護膜を利用してダイシングラインを示す認識マークを形成することができ、ダイシングライン用の認識マークを別個に形成する必要がなくなる。
【００２２】
請求項６記載の発明は、請求項５記載の半導体装置の製造方法であって、前記シリコン基板を研削する前に、前記シリコン基板の回路パターンを保護する保護膜上に保護テープを貼り付け、前記シリコン基板に貼り付けた前記保護テープをダイシグテープとして用いてダイシングを行うことを特徴とするものである。
【００２３】
請求項６記載の発明によれば、シリコン基板を背面研削した後で保護テープを剥離することなく、そのままダイシングラインを画像認識してダイシングを行うことができるため、テープの貼り替え工程が不要となり、生産タクトの短縮及び製造コストの低減を達成することができる。
【００２６】
請求項７記載の発明は、請求項６記載の半導体装置の製造方法であって、前記ダイシングした半導体装置の各々を背面側から吸着保持し、実装用基板上に移動して回路パターン形成面を前記実装用基板に向けた状態で実装することを特徴とするものである。
【００２７】
請求項７記載の発明によれば、ダイシングによる半導体装置の個片化から実装基板への搭載工程を、テープ貼り替え及び半導体装置の反転無しに行うことができるため、実装工程が簡略化され、実装に用いる設備も簡略化することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３０】
本発明によるマーク認識方法は、シリコンウェハの光透過特性を利用して、シリコンウェハを透過した可視光を用いてウェハ裏面側から回路形成面側の認識マークを画像認識するものである。
【００３１】
図３は実験により求めたシリコンウェハの光透過特性を示すグラフである。１００μｍ厚のウェハは波長８５０ｎｍ以上の赤外光のみを透過し、それ以下の可視光を含む波長の光は透過しない。したがって、１００μｍ厚のウェハの透過限界波長は８５０μｍである。一般に、波長８００ｎｍの光が赤色光であり、それ以上の波長を赤外光と称する。１００μｍ厚のウェハは、赤外光を透過するが可視光は透過しないということができる。
【００３２】
ところが、ウェハを研削して薄くすると、その透過限界波長は短くなり、図３に示すように、５０μｍ厚で波長８００ｎｍ付近の可視光帯域の光を透過するようになる。更に１５μｍ厚まで薄くした場合には、約６００ｎｍの波長の光をも透過することが可能となる。従って、非常に薄いウェハに対しては、可視光の透過を利用したウェハ裏面からの画像認識が可能である。
【００３３】
図４は上述の知見に基づいた本発明の基本的な実施形態を示す図である。ウェハ１の回路パターン２が形成された面側より、認識マーク上に白色光もしくはウェハを透過可能な可視光（波長８００ｎｍ以下）を含む光を光源６から照射する。光源６としては、蛍光灯、電球、ＬＥＤ、レーザ等を用いることができる。照射された光は、その一部はウェハに吸収されるが、ウェハを透過し、透過した光はウェハ裏面側に配置された可視光カメラ３にて受光される。
【００３４】
認識マーク及びその周囲を構成する物質とその構造により、特定の波長に対するその光吸収率は各々異なる。この相違により透過光の強度が変化し、可視光カメラ３には認識マークとしての像が形成される。本発明では、ウェハ１を透過可能な波長は８００ｎｍ以下としており、従ってこの波長帯に対して透過・吸収が明確になるように、認識マーク及びその周りの物質を構成することにより、コントラストの明確な認識マークの像が得られる。
【００３５】
認識マークを形成する方法の一例として、ポリイミドコートを用いる方法がある。図５はポリイミドコートを用いて認識マークを形成した例を示す図である。図５において、回路パターン２はポリイミドコート７により被覆されて保護されているが、ポリイミドコート７の一部は除去されており、この除去した部分が認識マークとして機能する。すなわち、一般にポリイミドコート７は赤褐色であり、赤色光を吸収する光学的特性を有している。そこで、ポリイミドコート７の一部を除去することにより、除去部とその周辺部との可視光（赤色光）吸収率に格差を持たせることができる。
【００３６】
ポリイミドコート７の厚みを２〜２０μmの範囲とし、シリコンウェハ１の厚みを考慮した厚みに設定することにより、任意のコントラストの像を得ることができる。図６はポリイミドコート７の厚みとシリコンウェハ１の厚みを変えた場合の、ポリイミドコート７の除去部の画像におけるコントラストの変化を示すグラフである。
【００３７】
シリコンウェハ１の厚みを５０μｍとし、ポリイミドコート７の厚みを２μｍとした場合、認識マークのコントラストは弱い。ここで、シリコンウェハ１の厚みを２０μｍとし、ポリイミドコート７の厚みを２０μｍとした場合、コントラストは強くなる。さらに、シリコンウェハ１の厚みを５μｍとし、ポリイミドコート７の厚みを２０μｍとした場合、コントラストは非常に強くなる。
【００３８】
以上のように、シリコンウェハ１の厚みを薄くし、ポリイミドコート７の厚みを厚くするほど、認識マーク（ポリイミドコート７の除去部）の画像におけるコントラストは強くなる。すなわち、シリコンウェハを透過した可視光（赤色光）は、ポリイミドコート７が除去された部分では可視光カメラ３にそのまま入射するが、ポリイミドコート７に覆われた部分ではポリイミドコート７により吸収され、その強度が小さくなって可視光カメラ３に入射する。
【００３９】
したがって、ポリイミドコート７が厚いほどウェハ１の透過光を吸収する量が増え、可視光カメラ３に届く光の強度は小さくなる。すなわち、可視光カメラ３による画像は、ポリイミドコート７が厚いほど、コントラストの強い画像となる。また、シリコンウェハ１が薄いほど、透過光の強度が大きくなり、コントラストは強くなる。
【００４０】
上述の例では、ポリイミドコート７の除去部を認識マークとして機能させ、透過光の強度の小さい部分が認識マークに相当するが、認識マーク自体をポリイミド樹脂により形成することとしてもよい。この場合、可視光カメラ３による認識画像において、透過光の強度が小さい部分が認識マークに相当することとなる。また、透過させる可視光の波長を適当に選定すれば、ポリイミド樹脂に限らず、銅（Ｃｕ）やアルミ（Ａｌ）等で形成した認識マークを認識することもできる。この場合、回路パターン２を形成する際に同時に認識マークを形成することができる。また、回路パターン２あるいはその一部を認識マークとして用いることもできる。
【００４１】
次に、上述のマーク認識方法を用いた半導体装置の製造工程について、図７乃至図９を参照しながら説明する。図７は上述のマーク認識方法を用いた半導体装置の製造工程の一部を説明するための図である。
【００４２】
図７に示す製造工程では、まず保護テープ４をウェハ１の回路パターン２の表面（ポリイミドコート等で認識マークが形成されている面）に貼り付け、ウェハ１の背面１ａを研削してウェハを薄くする。研削前のウェハ１の厚みは例えば７００μｍであるが、研削後のウェハ１の厚みは５〜５０μｍとすることが好ましい。ウェハ１の厚みが５μｍより小さいと、ウェハ１に形成された回路に影響を及ぼし、且つウェハ１の強度が小さくなってウェハ割れを起こす可能性が高まる。一方、ウェハ１の厚みが５０μｍを超えると、可視光の透過量が極端に減少し、画像認識ができなくなってしまう。
【００４３】
ウェハの背面研削が終了したら、保護テープ４側から光源６により可視光を照射し、ウェハ１の背面側において可視光カメラ３により透過光を受光する。保護テープ４は透明な粘着テープであり、可視光を透過する。可視光カメラ３は、受光した透過光に基づいて画像認識を行い、認識マークの位置を特定する。
【００４４】
図８は図７に示す工程で特定した認識マークの位置に基づいてウェハ１をダイシングして半導体装置を個片化する工程を説明するための図である。
【００４５】
図８において、認識マークはダイシングラインに沿ってポリイミドコート７を除去した部分として形成されている。すなわち、図８に示すダイシング工程では、回路パターン上に形成されたポリイミドコート７をダイシングラインに沿って除去しておくことにより、ウェハ１の背面研削の後にそのままダイシングラインを透過光を用いて画像認識し、ウェハ１の背面側からブレード８を用いてダイシングする。したがって、ウェハ１の背面研削の後に、ウェハ１を保護テープ４に貼り付けたままで、ダイシングラインの位置認識及び認識したダイシングラインに沿ったダイシングを行うことができる。
【００４６】
従来工程では、ウェハ背面研削後に回路パターン面側からの認識を行うために、テープの貼り替えが行われていた。しかし、本発明では、背面研削後そのままダイシングラインの画像認識を行うことができるため、テープ貼り替え工程は必要ない。すなわち、保護テープ４はそのままダイシングテープとして利用される。これにより、大幅な生産タクトの短縮、及びコストの減少を達成することができる。また、テープ貼り替え工程における、ウェハ割れ・クラック、パターン断線等の不具合が発生することも無くなる。
【００４７】
上述のように、ウェハ１の回路パターン２の形成面にはポリイミドコート７が施されているが、一般的にダイシングライン上はコーティングを行わない。従って、従来のポリイミドコートのままで、ウェハ裏面から明確にダイシングラインを画像認識することができる。この認識結果に基づいて、ダイシングすることにより、回路パターン面側からの画像認識と同様な精度でウェハ１をダイシング（切断）することができる。また、ウェハ１の背面からダイシングすることにより、回路パターン面が露出しない為、切削屑付着による回路パターン２の断線を防止することができる。
【００４８】
本発明によるマーク認識方法は、上述のダイシング工程に利用可能なだけでなく、ウェハ薄化後のウェハへの機械加工（穴、溝、薄膜除去等）や部品搭載（ウェハ補強フレーム、キャパシタ等）、装置ステージへのウェハの搭載、及びウェハとウェハとの貼り合わせ等に利用可能である。また、上述のマーク認識方法を用いて、ウェハの回路パターン形成面に刻印されたウェハの製造ロット番号、及び１枚１枚のウェハ識別番号等を裏面側から認識することも可能である。
【００４９】
また、本発明によるマーク認識方法は、個片化された半導体チップを基板へダイスボンディングする場合、及びチップとチップとのスタック搭載を高精度に行う場合にも利用可能である。更に、本発明によるマーク認識方法は、特にフリップチップ実装に非常に有効である。
【００５０】
従来のダイシング工程を経て個片化された半導体チップは、その背面がダイシングテープに貼り付けられており、回路パターン面が表向きになっている。このため、半導体チップをピックアップして基板に搭載する際には、まず回路パターン面をコレットで吸着してピックアップし、続いてチップ背面を別のコレットで吸着して保持する。更にそのコレットを反転させて半導体チップの回路パターン形成面を下向きにし（フェースダウン）、基板に実装する。
【００５１】
一方、本発明によるマーク認識方法を用いた場合では、ウェハ背面研削を行った時点からウェハ背面が表向きになったままであり、その状態で裏面ダイシングを経て個片化される。図９は本発明によるマーク認識方法を用いたフリップチップ実装工程を説明するための図である。
【００５２】
図９に示すフリップチップ実装工程では、本発明によるマーク認識方法により裏面側から認識マークの画像認識が行われる。図９に示す例の場合、認識マークとしてポリイミドコート７を除去した部分が用いられる。例えば、半導体チップ９の中央部分のポリイミドコート７を正方形に除去することで、正方形の認識マークを形成することができる。ただし、回路パターン上に形成されたバンプ９ａをチップ背面側から認識することもできるため、必ずしも認識マークを別個に形成する必要はなく、バンプ９ａの画像認識結果に基づいて半導体チップ９の位置を認識してもよい。
【００５３】
そして、画像認識に基づいて半導体チップ９の背面をコレット１０により吸着し、保護テープ４（ダイシングテープとして機能する）から剥離してピックアップする。ここで、半導体チップ９には予め外部接続端子としてバンプ９ａが形成されている。なお、図９において、ポリイミドコート７上にバンプ９ａが形成されているように示されているが、実際はバンプ９ａは回路パターン２上に形成されている。
【００５４】
コレット１０によりピックアップした半導体チップ９は既にフェースダウン状態であるため、そのまま実装用基板１１へフリップチップ実装することができる。従って、本発明によるマーク認識方法を利用したフリップチップ実装では、煩わしいチップの持ち替え、及び反転の動作を省略することができ、実装に関る設備を簡易化することができる。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００５５】
請求項１記載の発明によれば、シリコン基板が可視光を透過するような厚みとされるので、シリコン基板を透過した可視光により、シリコン基板の回路パターン形成面に形成された認識マークを背面側から画像認識することができる。したがって、シリコン基板の背面研削後にそのまま認識マークの画像認識を行うことができ、回路パターン形成面に貼り付けた保護テープを剥離して回路パターン面を露出させる工程を省略することができる。また、シリコン基板を透過する光として可視光用いるので、高価な赤外線発光源や赤外線カメラを用いる必要がなく、安価な画像認識装置を用いることができる。
【００５６】
請求項２記載の発明によれば、保護膜を利用して認識マークを形成することができ、認識マークを別個に形成する必要がなくなる。
【００５７】
請求項３記載の発明によれば、保護膜として用いられているポリイミド樹脂は一般的に赤色光を吸収するので、赤色光を用いて容易に画像認識を行うことができる。
【００５８】
請求項４記載の発明によれば、コントラストを強めて誤認識の可能性を低減することができる。
【００５９】
請求項５記載の発明によれば、シリコン基板を背面研削した後に背面側からダイシングラインに相当する認識マークを画像認識することができる。したがって、回路パターン形成面を露出させる工程が簡略化され、生産タクトの短縮及び製造コストの低減を達成することができる。
【００６１】
請求項６記載の発明によれば、シリコン基板を背面研削した後で保護テープを剥離することなく、そのままダイシングラインを画像認識してダイシングを行うことができるため、テープの貼り替え工程が不要となり、生産タクトの短縮及び製造コストの低減を達成することができる。
【００６３】
請求項７記載の発明によれば、ダイシングによる半導体装置の個片化から実装基板への搭載工程を、テープ貼り替え及び半導体装置の反転無しに行うことができるため、実装工程が簡略化され、実装に用いる設備も簡略化することができる。
【図面の簡単な説明】
【図１】従来のマーク認識方法を説明するための図である。
【図２】従来の半導体装置の製造工程を示す図である。
【図３】シリコンウェハの光透過特性を示すグラフである。
【図４】本発明の基本的な実施形態を示す図である。
【図５】ポリイミドコートを用いて認識マークを形成した例を示す図である。
【図６】ポリイミドコートの厚みとシリコンウェハの厚みを変えた場合の、ポリイミドコートの除去部の画像におけるコントラストの変化を示すグラフである。
【図７】本発明によるマーク認識方法を用いた半導体装置の製造工程の一部を説明するための図である。
【図８】図７に示す工程で特定した認識マークの位置に基づいてウェハをダイシングして半導体装置を個片化する工程を説明するための図である。
【図９】本発明によるマーク認識方法を用いたフリップチップ実装工程を説明するための図である。
【符号の説明】
１ ウェハ
２ 回路パターン
３ 可視光カメラ
４ 保護テープ
５ ダイシングテープ
６ 光源
７ ポリイミドコート
８ ブレード
９ 半導体チップ
９ａ バンプ
１０ コレット
１１ 実装用基板
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体ウェハもしくはチップ上に設けられたマークの認識方法、及びそのようなマーク認識方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、一般的に半導体ウェハあるいは半導体チップの位置認識を行う必要がある。一般的に、位置認識には、半導体ウェハや半導体装置の回路パターン面上に設けられた認識マークを画像認識する方法が用いられる。すなわち、図１に示すように、半導体ウェハ１の回路パターン２と同時に形成した認識マーク（図示せず）に白色光等を照射し、その反射光を回路パターン面側から可視光カメラ３でモニタし、認識マークの位置を認識する。
【０００３】
図２は通常の半導体装置の製造工程を示す図である。図２に示す製造工程において、まず、ウェハ１の回路パターン２の表面に保護テープ４を貼り付け、ウェハ１の背面１ａを研削してウェハ１を薄くする。例えば、研削前のウェハの厚みは７００μｍ程度であり、これを１５μｍ程度となるまで研削する。薄くしたウェハ１の背面１ａにダイシングテープ５を貼り付け、次いで保護テープ４を除去する。これにより、回路パターン２及び認識マークが表面に露出し、回路パターン面側から可視光カメラ３による画像認識が可能となる。
【０００４】
また、特開平６−２４４２４５号公報、特開平３−２３６４６号公報は、シリコン単結晶を透過する赤外光を用いた画像認識方法を開示している。この方法では、シリコン単結晶の透過を赤外光のみに限定し、回路パターン面上に存在する認識マークをチップ裏面から赤外線カメラを用いて認識する。そして、これをフリップチップ実装などのフェースダウン実装に利用することが提案されている。
【０００５】
【発明が解決しようとする課題】
回路パターン面側からの画像認識を考慮した場合、ウェハ１の背面を研削して薄くした後に、ダイシングテープ５を貼り付けて保護テープ４を除去するというテープ貼り替え工程は必す必要となる。このテープ張り替え工程は、大きな生産タクトを必要とし且つコスト増加の要因となっている。
【０００６】
また、薄化されたウェハの機械的強度は著しく低下するため、テープ貼り替え工程において、ウェハの割れやクラックが発生するおそれがある。更に、反射光をモニタする回路パターン面側からの認識の場合、ハレーションや外からのノイズ等の影響により、誤認識を引き起こす可能性も高い。
【０００７】
一方、赤外光の透過を用いてウェハ裏面側から認識する場合、認識マーク及びその周囲に存在する部材（回路パターン等）の膜厚が非常に薄い為、それぞれに赤外光の透過特性が異なるものを用いたとしても、赤外光はほとんど透過してしまい、特性の差異を可視化して表わすことは非常に難しい。従って、認識マークとその周囲の部材とのコントラストが弱くなり、誤認識を起こす可能性が非常に高く、実用的ではない。また、画像認識ユニットとして、汎用の可視光光源やカメラなどを使用することができず、高価な赤外線光源や赤外線カメラが必要となる。
【０００８】
本発明は上記の点に鑑みてなされたものであり、半導体ウェハの回路パターン面側から可視光を照射して、ウェハ裏面側から透過光を可視光カメラにて認識マークを画像認識し、コントラストの強い画像認識を行うことのできるマーク認識方法及びそのようなマーク認識方法を用いた半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
請求項１記載の発明は、シリコン基板の回路パターン形成面上に形成された認識マークを画像認識するマーク認識方法であって、該シリコン基板の厚みを５μｍ〜５０μｍとし、 白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記認識マークを透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１１】
請求項１記載の発明は、シリコン基板の回路パターン形成面上に形成された認識マークを画像認識するマーク認識方法であって、該回路パターン形成面上に回路パターンを形成すると共に該回路パターンにより前記認識マークを形成し、該シリコン基板の厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記認識マーク及び前記シリコン基板を透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１２】
請求項２記載の発明は、シリコン基板の回路パターン形成面上の一部に形成された保護膜を認識マークとして画像認識するマーク認識方法であって、該シリコン基板の厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板を透過した可視光の強度と、前記シリコン基板及び前記認識マークを透過した可視光の強度とを比較することによって前記認識マークを画像認識することを特徴とするものである。
【００１３】
請求項２記載の発明によれば、保護膜を利用して認識マークを形成することができ、認識マークを別個に形成する必要がなくなる。
【００１４】
請求項３記載の発明は、請求項２記載のマーク認識方法であって、前記可視光は赤色光であり、前記保護膜をポリイミド樹脂により形成することを特徴とするものである。
【００１５】
請求項３記載の発明によれば、保護膜として用いられているポリイミド樹脂は一般的に赤色光を吸収するので、赤色光を用いて容易に画像認識を行うことができる。
【００１６】
請求項４記載の発明は、請求項２又は３記載のマーク認識方法であって、前記シリコン基板の厚みに対する前記保護膜の厚みの比を変更することにより、保護膜を透過した可視光の強度を変更し、認識画像における認識マークのコントラストを調整することを特徴とするものである。
【００１７】
請求項４記載の発明によれば、コントラストを強めて誤認識の可能性を低減することができる。
【００１８】
請求項５記載の発明は、複数の半導体装置を一括して形成するシリコン基板を用いた半導体装置の製造方法であって、シリコン基板のダイシングラインを除く部分に保護膜を形成し、該シリコン基板の背面を研削して、厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、前記シリコン基板のみを透過した可視光の強度と、前記シリコン基板及び前記保護膜を透過した可視光の強度とを比較することによって前記ダイシングラインの位置を画像認識し、前記画像認識したダイシングラインに沿って前記シリコン基板をダイシングして半導体装置を個片化することを特徴とするものである。
【００１９】
請求項５記載の発明によれば、シリコン基板を背面研削した後に背面側からダイシングラインに相当する認識マークを画像認識することができる。したがって、回路パターン形成面を露出させてから画像認識する工程が簡略化され、生産タクトの短縮及び製造コストの低減を達成することができる。
【００２１】
また、請求項５記載の発明によれば、保護膜を利用してダイシングラインを示す認識マークを形成することができ、ダイシングライン用の認識マークを別個に形成する必要がなくなる。
【００２２】
請求項６記載の発明は、請求項５記載の半導体装置の製造方法であって、前記シリコン基板を研削する前に、前記シリコン基板の回路パターンを保護する保護膜上に保護テープを貼り付け、前記シリコン基板に貼り付けた前記保護テープをダイシグテープとして用いてダイシングを行うことを特徴とするものである。
【００２３】
請求項６記載の発明によれば、シリコン基板を背面研削した後で保護テープを剥離することなく、そのままダイシングラインを画像認識してダイシングを行うことができるため、テープの貼り替え工程が不要となり、生産タクトの短縮及び製造コストの低減を達成することができる。
【００２６】
請求項７記載の発明は、請求項６記載の半導体装置の製造方法であって、前記ダイシングした半導体装置の各々を背面側から吸着保持し、実装用基板上に移動して回路パターン形成面を前記実装用基板に向けた状態で実装することを特徴とするものである。
【００２７】
請求項７記載の発明によれば、ダイシングによる半導体装置の個片化から実装基板への搭載工程を、テープ貼り替え及び半導体装置の反転無しに行うことができるため、実装工程が簡略化され、実装に用いる設備も簡略化することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３０】
本発明によるマーク認識方法は、シリコンウェハの光透過特性を利用して、シリコンウェハを透過した可視光を用いてウェハ裏面側から回路形成面側の認識マークを画像認識するものである。
【００３１】
図３は実験により求めたシリコンウェハの光透過特性を示すグラフである。１００μｍ厚のウェハは波長８５０ｎｍ以上の赤外光のみを透過し、それ以下の可視光を含む波長の光は透過しない。したがって、１００μｍ厚のウェハの透過限界波長は８５０μｍである。一般に、波長８００ｎｍの光が赤色光であり、それ以上の波長を赤外光と称する。１００μｍ厚のウェハは、赤外光を透過するが可視光は透過しないということができる。
【００３２】
ところが、ウェハを研削して薄くすると、その透過限界波長は短くなり、図３に示すように、５０μｍ厚で波長８００ｎｍ付近の可視光帯域の光を透過するようになる。更に１５μｍ厚まで薄くした場合には、約６００ｎｍの波長の光をも透過することが可能となる。従って、非常に薄いウェハに対しては、可視光の透過を利用したウェハ裏面からの画像認識が可能である。
【００３３】
図４は上述の知見に基づいた本発明の基本的な実施形態を示す図である。ウェハ１の回路パターン２が形成された面側より、認識マーク上に白色光もしくはウェハを透過可能な可視光（波長８００ｎｍ以下）を含む光を光源６から照射する。光源６としては、蛍光灯、電球、ＬＥＤ、レーザ等を用いることができる。照射された光は、その一部はウェハに吸収されるが、ウェハを透過し、透過した光はウェハ裏面側に配置された可視光カメラ３にて受光される。
【００３４】
認識マーク及びその周囲を構成する物質とその構造により、特定の波長に対するその光吸収率は各々異なる。この相違により透過光の強度が変化し、可視光カメラ３には認識マークとしての像が形成される。本発明では、ウェハ１を透過可能な波長は８００ｎｍ以下としており、従ってこの波長帯に対して透過・吸収が明確になるように、認識マーク及びその周りの物質を構成することにより、コントラストの明確な認識マークの像が得られる。
【００３５】
認識マークを形成する方法の一例として、ポリイミドコートを用いる方法がある。図５はポリイミドコートを用いて認識マークを形成した例を示す図である。図５において、回路パターン２はポリイミドコート７により被覆されて保護されているが、ポリイミドコート７の一部は除去されており、この除去した部分が認識マークとして機能する。すなわち、一般にポリイミドコート７は赤褐色であり、赤色光を吸収する光学的特性を有している。そこで、ポリイミドコート７の一部を除去することにより、除去部とその周辺部との可視光（赤色光）吸収率に格差を持たせることができる。
【００３６】
ポリイミドコート７の厚みを２〜２０μmの範囲とし、シリコンウェハ１の厚みを考慮した厚みに設定することにより、任意のコントラストの像を得ることができる。図６はポリイミドコート７の厚みとシリコンウェハ１の厚みを変えた場合の、ポリイミドコート７の除去部の画像におけるコントラストの変化を示すグラフである。
【００３７】
シリコンウェハ１の厚みを５０μｍとし、ポリイミドコート７の厚みを２μｍとした場合、認識マークのコントラストは弱い。ここで、シリコンウェハ１の厚みを２０μｍとし、ポリイミドコート７の厚みを２０μｍとした場合、コントラストは強くなる。さらに、シリコンウェハ１の厚みを５μｍとし、ポリイミドコート７の厚みを２０μｍとした場合、コントラストは非常に強くなる。
【００３８】
以上のように、シリコンウェハ１の厚みを薄くし、ポリイミドコート７の厚みを厚くするほど、認識マーク（ポリイミドコート７の除去部）の画像におけるコントラストは強くなる。すなわち、シリコンウェハを透過した可視光（赤色光）は、ポリイミドコート７が除去された部分では可視光カメラ３にそのまま入射するが、ポリイミドコート７に覆われた部分ではポリイミドコート７により吸収され、その強度が小さくなって可視光カメラ３に入射する。
【００３９】
したがって、ポリイミドコート７が厚いほどウェハ１の透過光を吸収する量が増え、可視光カメラ３に届く光の強度は小さくなる。すなわち、可視光カメラ３による画像は、ポリイミドコート７が厚いほど、コントラストの強い画像となる。また、シリコンウェハ１が薄いほど、透過光の強度が大きくなり、コントラストは強くなる。
【００４０】
上述の例では、ポリイミドコート７の除去部を認識マークとして機能させ、透過光の強度の小さい部分が認識マークに相当するが、認識マーク自体をポリイミド樹脂により形成することとしてもよい。この場合、可視光カメラ３による認識画像において、透過光の強度が小さい部分が認識マークに相当することとなる。また、透過させる可視光の波長を適当に選定すれば、ポリイミド樹脂に限らず、銅（Ｃｕ）やアルミ（Ａｌ）等で形成した認識マークを認識することもできる。この場合、回路パターン２を形成する際に同時に認識マークを形成することができる。また、回路パターン２あるいはその一部を認識マークとして用いることもできる。
【００４１】
次に、上述のマーク認識方法を用いた半導体装置の製造工程について、図７乃至図９を参照しながら説明する。図７は上述のマーク認識方法を用いた半導体装置の製造工程の一部を説明するための図である。
【００４２】
図７に示す製造工程では、まず保護テープ４をウェハ１の回路パターン２の表面（ポリイミドコート等で認識マークが形成されている面）に貼り付け、ウェハ１の背面１ａを研削してウェハを薄くする。研削前のウェハ１の厚みは例えば７００μｍであるが、研削後のウェハ１の厚みは５〜５０μｍとすることが好ましい。ウェハ１の厚みが５μｍより小さいと、ウェハ１に形成された回路に影響を及ぼし、且つウェハ１の強度が小さくなってウェハ割れを起こす可能性が高まる。一方、ウェハ１の厚みが５０μｍを超えると、可視光の透過量が極端に減少し、画像認識ができなくなってしまう。
【００４３】
ウェハの背面研削が終了したら、保護テープ４側から光源６により可視光を照射し、ウェハ１の背面側において可視光カメラ３により透過光を受光する。保護テープ４は透明な粘着テープであり、可視光を透過する。可視光カメラ３は、受光した透過光に基づいて画像認識を行い、認識マークの位置を特定する。
【００４４】
図８は図７に示す工程で特定した認識マークの位置に基づいてウェハ１をダイシングして半導体装置を個片化する工程を説明するための図である。
【００４５】
図８において、認識マークはダイシングラインに沿ってポリイミドコート７を除去した部分として形成されている。すなわち、図８に示すダイシング工程では、回路パターン上に形成されたポリイミドコート７をダイシングラインに沿って除去しておくことにより、ウェハ１の背面研削の後にそのままダイシングラインを透過光を用いて画像認識し、ウェハ１の背面側からブレード８を用いてダイシングする。したがって、ウェハ１の背面研削の後に、ウェハ１を保護テープ４に貼り付けたままで、ダイシングラインの位置認識及び認識したダイシングラインに沿ったダイシングを行うことができる。
【００４６】
従来工程では、ウェハ背面研削後に回路パターン面側からの認識を行うために、テープの貼り替えが行われていた。しかし、本発明では、背面研削後そのままダイシングラインの画像認識を行うことができるため、テープ貼り替え工程は必要ない。すなわち、保護テープ４はそのままダイシングテープとして利用される。これにより、大幅な生産タクトの短縮、及びコストの減少を達成することができる。また、テープ貼り替え工程における、ウェハ割れ・クラック、パターン断線等の不具合が発生することも無くなる。
【００４７】
上述のように、ウェハ１の回路パターン２の形成面にはポリイミドコート７が施されているが、一般的にダイシングライン上はコーティングを行わない。従って、従来のポリイミドコートのままで、ウェハ裏面から明確にダイシングラインを画像認識することができる。この認識結果に基づいて、ダイシングすることにより、回路パターン面側からの画像認識と同様な精度でウェハ１をダイシング（切断）することができる。また、ウェハ１の背面からダイシングすることにより、回路パターン面が露出しない為、切削屑付着による回路パターン２の断線を防止することができる。
【００４８】
本発明によるマーク認識方法は、上述のダイシング工程に利用可能なだけでなく、ウェハ薄化後のウェハへの機械加工（穴、溝、薄膜除去等）や部品搭載（ウェハ補強フレーム、キャパシタ等）、装置ステージへのウェハの搭載、及びウェハとウェハとの貼り合わせ等に利用可能である。また、上述のマーク認識方法を用いて、ウェハの回路パターン形成面に刻印されたウェハの製造ロット番号、及び１枚１枚のウェハ識別番号等を裏面側から認識することも可能である。
【００４９】
また、本発明によるマーク認識方法は、個片化された半導体チップを基板へダイスボンディングする場合、及びチップとチップとのスタック搭載を高精度に行う場合にも利用可能である。更に、本発明によるマーク認識方法は、特にフリップチップ実装に非常に有効である。
【００５０】
従来のダイシング工程を経て個片化された半導体チップは、その背面がダイシングテープに貼り付けられており、回路パターン面が表向きになっている。このため、半導体チップをピックアップして基板に搭載する際には、まず回路パターン面をコレットで吸着してピックアップし、続いてチップ背面を別のコレットで吸着して保持する。更にそのコレットを反転させて半導体チップの回路パターン形成面を下向きにし（フェースダウン）、基板に実装する。
【００５１】
一方、本発明によるマーク認識方法を用いた場合では、ウェハ背面研削を行った時点からウェハ背面が表向きになったままであり、その状態で裏面ダイシングを経て個片化される。図９は本発明によるマーク認識方法を用いたフリップチップ実装工程を説明するための図である。
【００５２】
図９に示すフリップチップ実装工程では、本発明によるマーク認識方法により裏面側から認識マークの画像認識が行われる。図９に示す例の場合、認識マークとしてポリイミドコート７を除去した部分が用いられる。例えば、半導体チップ９の中央部分のポリイミドコート７を正方形に除去することで、正方形の認識マークを形成することができる。ただし、回路パターン上に形成されたバンプ９ａをチップ背面側から認識することもできるため、必ずしも認識マークを別個に形成する必要はなく、バンプ９ａの画像認識結果に基づいて半導体チップ９の位置を認識してもよい。
【００５３】
そして、画像認識に基づいて半導体チップ９の背面をコレット１０により吸着し、保護テープ４（ダイシングテープとして機能する）から剥離してピックアップする。ここで、半導体チップ９には予め外部接続端子としてバンプ９ａが形成されている。なお、図９において、ポリイミドコート７上にバンプ９ａが形成されているように示されているが、実際はバンプ９ａは回路パターン２上に形成されている。
【００５４】
コレット１０によりピックアップした半導体チップ９は既にフェースダウン状態であるため、そのまま実装用基板１１へフリップチップ実装することができる。従って、本発明によるマーク認識方法を利用したフリップチップ実装では、煩わしいチップの持ち替え、及び反転の動作を省略することができ、実装に関る設備を簡易化することができる。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００５５】
請求項１記載の発明によれば、シリコン基板が可視光を透過するような厚みとされるので、シリコン基板を透過した可視光により、シリコン基板の回路パターン形成面に形成された認識マークを背面側から画像認識することができる。したがって、シリコン基板の背面研削後にそのまま認識マークの画像認識を行うことができ、回路パターン形成面に貼り付けた保護テープを剥離して回路パターン面を露出させる工程を省略することができる。また、シリコン基板を透過する光として可視光用いるので、高価な赤外線発光源や赤外線カメラを用いる必要がなく、安価な画像認識装置を用いることができる。
【００５６】
請求項２記載の発明によれば、保護膜を利用して認識マークを形成することができ、認識マークを別個に形成する必要がなくなる。
【００５７】
請求項３記載の発明によれば、保護膜として用いられているポリイミド樹脂は一般的に赤色光を吸収するので、赤色光を用いて容易に画像認識を行うことができる。
【００５８】
請求項４記載の発明によれば、コントラストを強めて誤認識の可能性を低減することができる。
【００５９】
請求項５記載の発明によれば、シリコン基板を背面研削した後に背面側からダイシングラインに相当する認識マークを画像認識することができる。したがって、回路パターン形成面を露出させる工程が簡略化され、生産タクトの短縮及び製造コストの低減を達成することができる。
【００６１】
請求項６記載の発明によれば、シリコン基板を背面研削した後で保護テープを剥離することなく、そのままダイシングラインを画像認識してダイシングを行うことができるため、テープの貼り替え工程が不要となり、生産タクトの短縮及び製造コストの低減を達成することができる。
【００６３】
請求項７記載の発明によれば、ダイシングによる半導体装置の個片化から実装基板への搭載工程を、テープ貼り替え及び半導体装置の反転無しに行うことができるため、実装工程が簡略化され、実装に用いる設備も簡略化することができる。
【図面の簡単な説明】
【図１】従来のマーク認識方法を説明するための図である。
【図２】従来の半導体装置の製造工程を示す図である。
【図３】シリコンウェハの光透過特性を示すグラフである。
【図４】本発明の基本的な実施形態を示す図である。
【図５】ポリイミドコートを用いて認識マークを形成した例を示す図である。
【図６】ポリイミドコートの厚みとシリコンウェハの厚みを変えた場合の、ポリイミドコートの除去部の画像におけるコントラストの変化を示すグラフである。
【図７】本発明によるマーク認識方法を用いた半導体装置の製造工程の一部を説明するための図である。
【図８】図７に示す工程で特定した認識マークの位置に基づいてウェハをダイシングして半導体装置を個片化する工程を説明するための図である。
【図９】本発明によるマーク認識方法を用いたフリップチップ実装工程を説明するための図である。
【符号の説明】
１ ウェハ
２ 回路パターン
３ 可視光カメラ
４ 保護テープ
５ ダイシングテープ
６ 光源
７ ポリイミドコート
８ ブレード
９ 半導体チップ
９ａ バンプ
１０ コレット
１１ 実装用基板
Claims (7)
- シリコン基板の回路パターン形成面上に形成された認識マークを画像認識するマーク認識方法であって、
該回路パターン形成面上に回路パターンを形成すると共に該回路パターンにより前記認識マークを形成し、
該シリコン基板の厚みを５μｍ〜５０μｍとし、
白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、
前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、
前記シリコン基板を透過した可視光の強度と、前記認識マーク及び前記シリコン基板を透過した可視光の強度とを比較することによって前記認識マークを画像認識する
ことを特徴とするマーク認識方法。 - シリコン基板の回路パターン形成面上の一部に形成された保護膜を認識マークとして画像認識するマーク認識方法であって、
該シリコン基板の厚みを５μｍ〜５０μｍとし、
白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、
前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、
前記シリコン基板を透過した可視光の強度と、前記シリコン基板及び前記認識マークを透過した可視光の強度とを比較することによって前記認識マークを画像認識する
ことを特徴とするマーク認識方法。 - 請求項２記載のマーク認識方法であって、
前記可視光は赤色光であり、前記保護膜をポリイミド樹脂により形成することを特徴とするマーク認識方法。 - 請求項２又は３記載のマーク認識方法であって、
前記シリコン基板の厚みに対する前記保護膜の厚みの比を変更することにより、保護膜を透過した可視光の強度を変更し、認識画像における認識マークのコントラストを調整することを特徴とするマーク認識方法。 - 複数の半導体装置を一括して形成するシリコン基板を用いた半導体装置の製造方法であって、
シリコン基板のダイシングラインを除く部分に保護膜を形成し、
該シリコン基板の背面を研削して、厚みを５μｍ〜５０μｍとし、
白色光又は波長８００ｎｍ以下の可視光を前記シリコン基板の回路パターン形成面に照射し、
前記シリコン基板を透過した可視光を前記シリコン基板の背面側から可視光カメラにより受光し、
前記シリコン基板のみを透過した可視光の強度と、前記シリコン基板及び前記保護膜を透過した可視光の強度とを比較することによって前記ダイシングラインの位置を画像認識し、
前記画像認識したダイシングラインに沿って前記シリコン基板をダイシングして半導体装置を個片化する
ことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記シリコン基板を研削する前に、前記シリコン基板の回路パターンを保護する保護膜上に保護テープを貼り付け、
前記シリコン基板に貼り付けた前記保護テープをダイシグテープとして用いてダイシングを行う
ことを特徴とする半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法であって、
前記ダイシングした半導体装置の各々を背面側から吸着保持し、実装用基板上に移動して回路パターン形成面を前記実装用基板に向けた状態で実装する
ことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153519A JP4256115B2 (ja) | 2002-05-28 | 2002-05-28 | マーク認識方法及び半導体装置の製造方法 |
| TW091135990A TW580741B (en) | 2002-05-28 | 2002-12-12 | Recognition method of a mark provided on a semiconductor device |
| US10/321,629 US6869819B2 (en) | 2002-05-28 | 2002-12-18 | Recognition method of a mark provided on a semiconductor device |
| KR1020020082263A KR100864227B1 (ko) | 2002-05-28 | 2002-12-23 | 마크 인식 방법 및 반도체 장치의 제조 방법 및 실장 방법 |
| CNB021604118A CN1228829C (zh) | 2002-05-28 | 2002-12-30 | 半导体器件上的标志的识别方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153519A JP4256115B2 (ja) | 2002-05-28 | 2002-05-28 | マーク認識方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347390A JP2003347390A (ja) | 2003-12-05 |
| JP4256115B2 true JP4256115B2 (ja) | 2009-04-22 |
Family
ID=29561304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153519A Expired - Fee Related JP4256115B2 (ja) | 2002-05-28 | 2002-05-28 | マーク認識方法及び半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6869819B2 (ja) |
| JP (1) | JP4256115B2 (ja) |
| KR (1) | KR100864227B1 (ja) |
| CN (1) | CN1228829C (ja) |
| TW (1) | TW580741B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7668702B2 (en) * | 2002-07-19 | 2010-02-23 | Applied Materials, Inc. | Method, system and medium for controlling manufacturing process using adaptive models based on empirical data |
| JP2004319915A (ja) * | 2003-04-18 | 2004-11-11 | Sharp Corp | 半導体レーザー装置の製造方法および半導体レーザー装置 |
| JP4796271B2 (ja) * | 2003-07-10 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| EP1690301B1 (en) * | 2003-11-12 | 2012-08-15 | Cree, Inc. | Methods of processing semiconductor wafer backsides having light emitting diodes (leds) thereon |
| KR100555559B1 (ko) | 2004-03-03 | 2006-03-03 | 삼성전자주식회사 | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 |
| JP2005315767A (ja) * | 2004-04-30 | 2005-11-10 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープ用絶縁フィルムの検査方法、検査装置、該フィルムの打ち抜き加工装置及び該加工装置の制御方法 |
| US6984876B2 (en) * | 2004-05-27 | 2006-01-10 | Semiconductor Components Industries, L.L.C. | Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof |
| JP4479402B2 (ja) * | 2004-07-29 | 2010-06-09 | 株式会社デンソー | ダイシングラインの位置決め方法 |
| US7343214B2 (en) | 2004-10-15 | 2008-03-11 | Applied Materials, Inc. | Die-level traceability mechanism for semiconductor assembly and test facility |
| US7624318B2 (en) * | 2005-09-27 | 2009-11-24 | International Business Machines Corporation | Method and apparatus for automatically identifying multiple combinations of operational and non-operational components on integrated circuit chips with a single part number |
| US8592286B2 (en) * | 2005-10-05 | 2013-11-26 | Stats Chippac Ltd. | Ultra-thin wafer system and method of manufacture thereof |
| JP2007201433A (ja) * | 2005-12-27 | 2007-08-09 | Nidec-Read Corp | 基板保持台 |
| JP2008003577A (ja) * | 2006-05-25 | 2008-01-10 | Canon Inc | 画像表示装置の製造方法および分断方法 |
| US7494900B2 (en) * | 2006-05-25 | 2009-02-24 | Electro Scientific Industries, Inc. | Back side wafer dicing |
| JP5054949B2 (ja) * | 2006-09-06 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008109015A (ja) * | 2006-10-27 | 2008-05-08 | Disco Abrasive Syst Ltd | ウエーハの分割方法および分割装置 |
| WO2008069212A1 (ja) * | 2006-12-04 | 2008-06-12 | Panasonic Corporation | 半導体ウェハおよびこれを用いた半導体装置の製造方法 |
| KR100867521B1 (ko) * | 2007-06-07 | 2008-11-07 | 삼성전기주식회사 | 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 |
| JP2010118573A (ja) * | 2008-11-14 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR101116301B1 (ko) * | 2009-07-22 | 2012-03-20 | (주) 엔지온 | 반도체 양면 소잉 방법 및 이에 따른 반도체 양면 소잉 장치 |
| US8844123B2 (en) * | 2009-12-03 | 2014-09-30 | Chin-Chi Yang | Method of manufacturing a hollow surface mount type electronic component |
| JP5252007B2 (ja) * | 2011-03-08 | 2013-07-31 | 株式会社村田製作所 | 電子部品の製造方法 |
| US9136222B2 (en) | 2012-05-11 | 2015-09-15 | GlobalFoundries, Inc. | Chip identification pattern and method of forming |
| KR102070087B1 (ko) * | 2013-04-29 | 2020-01-30 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| JP2015118976A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社ディスコ | デバイスウェーハの加工方法 |
| JP2015119085A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社ディスコ | デバイスウェーハの加工方法 |
| US10720495B2 (en) * | 2014-06-12 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| CN106503151B (zh) * | 2016-10-21 | 2019-12-13 | 北京源著智能科技有限公司 | 板材的处理方法和系统 |
| KR102555605B1 (ko) * | 2018-04-24 | 2023-07-18 | 디스코 하이테크 유럽 게엠베하 | 얼라인먼트 장치 및 얼라인먼트 방법 |
| CN111524873B (zh) | 2019-02-01 | 2022-05-13 | 台达电子企业管理（上海）有限公司 | 嵌入式封装模块及其封装方法 |
| US10684118B1 (en) * | 2019-04-09 | 2020-06-16 | Asm Technology Singapore Pte Ltd | Apparatus for determining an orientation of a die |
| KR102545300B1 (ko) | 2019-06-24 | 2023-06-16 | 삼성전자주식회사 | 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538058B2 (ja) | 1989-06-21 | 1996-09-25 | 松下電子工業株式会社 | 半導体チップのパタ―ン認識方法 |
| US5430325A (en) * | 1992-06-30 | 1995-07-04 | Rohm Co. Ltd. | Semiconductor chip having dummy pattern |
| JP2849519B2 (ja) | 1993-02-17 | 1999-01-20 | シャープ株式会社 | 半導体素子接合装置 |
| JP3865184B2 (ja) * | 1999-04-22 | 2007-01-10 | 富士通株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-05-28 JP JP2002153519A patent/JP4256115B2/ja not_active Expired - Fee Related
- 2002-12-12 TW TW091135990A patent/TW580741B/zh not_active IP Right Cessation
- 2002-12-18 US US10/321,629 patent/US6869819B2/en not_active Expired - Fee Related
- 2002-12-23 KR KR1020020082263A patent/KR100864227B1/ko not_active IP Right Cessation
- 2002-12-30 CN CNB021604118A patent/CN1228829C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030091648A (ko) | 2003-12-03 |
| US20030224540A1 (en) | 2003-12-04 |
| TW200307333A (en) | 2003-12-01 |
| US6869819B2 (en) | 2005-03-22 |
| KR100864227B1 (ko) | 2008-10-20 |
| JP2003347390A (ja) | 2003-12-05 |
| TW580741B (en) | 2004-03-21 |
| CN1463032A (zh) | 2003-12-24 |
| CN1228829C (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256115B2 (ja) | マーク認識方法及び半導体装置の製造方法 | |
| JP6315859B2 (ja) | 撮像装置、半導体装置および撮像ユニット | |
| US7371602B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20170170341A1 (en) | Integrated circuit device | |
| US6432796B1 (en) | Method and apparatus for marking microelectronic dies and microelectronic devices | |
| TWI284960B (en) | Manufacturing method of semiconductor device | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| WO2013179765A1 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
| US7022418B2 (en) | Fabrication of stacked microelectronic devices | |
| US9240398B2 (en) | Method for producing image pickup apparatus and method for producing semiconductor apparatus | |
| WO2013075650A1 (zh) | 图像传感器芯片的封装方法以及摄像模组 | |
| JP2000031185A (ja) | 半導体装置の製造方法 | |
| JP6147250B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
| JP2008251794A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
| CN101752273B (zh) | 半导体器件的制造方法 | |
| KR20090029660A (ko) | 반도체 장치의 제조 방법 | |
| KR20050088784A (ko) | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 | |
| JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3811567B2 (ja) | 半導体装置の製造方法 | |
| JP2011211128A (ja) | 半導体装置の製造方法 | |
| JP2006294685A (ja) | 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ | |
| US6972244B1 (en) | Marking semiconductor devices through a mount tape | |
| US7015064B1 (en) | Marking wafers using pigmentation in a mounting tape | |
| TWI258210B (en) | Method for wafer level package of sensor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |