JP4479402B2 - ダイシングラインの位置決め方法 - Google Patents

ダイシングラインの位置決め方法 Download PDF

Info

Publication number
JP4479402B2
JP4479402B2 JP2004222433A JP2004222433A JP4479402B2 JP 4479402 B2 JP4479402 B2 JP 4479402B2 JP 2004222433 A JP2004222433 A JP 2004222433A JP 2004222433 A JP2004222433 A JP 2004222433A JP 4479402 B2 JP4479402 B2 JP 4479402B2
Authority
JP
Japan
Prior art keywords
wafer
dicing
substrate
dicing line
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004222433A
Other languages
English (en)
Other versions
JP2006041394A (ja
Inventor
敬介 五藤
賢一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004222433A priority Critical patent/JP4479402B2/ja
Priority to US11/169,579 priority patent/US7763525B2/en
Priority to DE102005034881.5A priority patent/DE102005034881B4/de
Publication of JP2006041394A publication Critical patent/JP2006041394A/ja
Application granted granted Critical
Publication of JP4479402B2 publication Critical patent/JP4479402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00888Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Machine Tool Sensing Apparatuses (AREA)

Description

本発明は、ダイシングラインの位置決め方法に関するものである。
半導体ウエハのダイシングカットの際には、ウエハの表面側からスクライブ上のアライメントマーク(スクライブテグ)で位置合わせを行いカットする方法が一般的に用いられている。
しかし、図9に示すように基板の表面に力学量センサのような梁構造体(可動部)100を形成した場合、当該梁構造体(可動部)100を保護すべく図10に示すようにウエハの表面に粘着テープ101を貼った状態でウエハ裏面側(ウエハでの梁構造体形成面とは反対の面)からダイシングカットを行う必要がある(特許文献1等)。この時、アライメント方法としては、図10に示すように、ウエハの表面側においてシリコンを透過する波長の光を発する光源102を用いてウエハ裏面側において撮像装置103により撮像して図11に示すように梁構造体(可動部)100の形状(輪郭)で位置合わせを行う。即ち、梁構造体100の形状のエッジで位置検出を行って所定のダイシングラインに沿ってダイシングカットする。
この梁構造体(可動部)100が図9に示すような基板の裏面に開口する凹部104によって作られる場合においては、シリコンを透過する光により梁構造体100を投影することができるため、画像が鮮明でウエハ裏面の状態にかかわらず高い精度を確保することができる。
しかし、図12に示すように、梁構造体100の下に支持基板110が存在する場合には、シリコンを透過する光が支持基板110を透過するため、ウエハ裏面の状態により散乱が発生し、精度よく梁構造体100の形状(輪郭)を認識することが困難であった。
特開2000−223446号公報
本発明は、このような背景の下になされたものであり、その目的は、積層基板における支持基板の透過光を用いて高精度にダイシングラインの位置を決定することができるようにすることにある。
請求項1に記載のダイシングラインの位置決め方法は、半導体装置を多数作り込んだウエハ状の積層基板における半導体層に粘着テープを貼り付ける第1工程と、ウエハ状の積層基板の半導体層側に配した光源からの支持基板を透過した光をウエハ状の積層基板の支持基板側に配した撮像手段に入力して画像を取得する第2工程と、取得した画像から画像認識にて半導体層上に配した複数のマークの中心位置を求めるとともに、これら中心位置を結ぶ線と当該線に対し直交する線にて直交2軸座標系を作り、この直交2軸座標において、それら中心位置からダイシングラインの位置を決定する第3工程と、を備えている。
よって、積層基板の支持基板を透過した光により撮像手段において撮像され、その後に画像認識することで高精度にダイシングラインの位置を決定することができる。つまり、従来では支持基板を透過した光は支持基板の表面状態により散乱が発生し可動部の形状を精度よく認識することが困難であったが、本発明においては画像認識にて半導体層上に配した複数のマークの中心位置、並びに上記直交2軸座標を求めてダイシングラインの位置を精度よく決定することができる。
ここで、請求項2に記載のように、請求項1に記載のダイシングラインの位置決め方法においてマークはボンディングパッドであると、既存のボンディングパッドを容易にマークとして用いることができる。
また、請求項に記載のように、請求項1に記載のダイシングラインの位置決め方法においてマークは専用のマークであると、任意の形状や個数のマークを任意の位置に配置することができる。
また、請求項に記載のように、請求項に記載のダイシングラインの位置決め方法において専用のマークは金属よりなるものであると、マークの位置を求めやすくなる。
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1,2,3には、本実施形態における半導体加速度センサを示す。図1は、半導体加速度センサの平面図であり、図2は図1のA−A線での断面図であり、図3は図1のB−B線での断面図である。
図2,3において、積層基板1としてSOI基板を用いており、SOI基板は支持基板(シリコン基板)2の上に埋込酸化膜(SiO2膜)3を介してシリコン層4を配置することにより構成されている。積層基板(SOI基板)1での埋込酸化膜3における所定領域が除去され空洞5が形成されており、この空洞5は横方向(水平方向)に延びている。また、積層基板(SOI基板)1でのシリコン層4には、溝6が形成され、この溝6は縦方向に延び、かつ、空洞5に達している。この空洞5および溝6を用いて、図1に示すように、四角枠部7、梁構造体8および固定電極部9,10が区画形成されている。四角枠部7は積層基板(SOI基板)1の側壁にて構成されている。
梁構造体8は、アンカー部11,12と、梁部13,14と、質量部15と、可動電極16,17を備えている。固定電極部9はアンカー部9aと固定電極9bからなる。同様に、固定電極部10はアンカー部10aと固定電極10bからなる。四角枠部7と、固定電極部9,10のアンカー部9a,10aと、梁構造体8のアンカー部11,12とはその下に空洞5が無く、固定部となっている。これに対し、固定電極部9,10の固定電極9b,10b、梁構造体8の梁部13,14、質量部15および可動電極16,17はその下に空洞5が形成されている。梁構造体8のアンカー部11,12には梁部13,14を介して質量部15が連結支持されている。質量部15における一方の側面からは4つの可動電極16が突出している。また、質量部15における他方の側面からは4つの可動電極17が突出している。可動電極16,17は、等間隔で平行に延びる櫛歯状の形状になっている。梁部13,14、質量部15および可動電極16,17により可動部が構成され、そのうちの質量部15および可動電極16,17が力学量である加速度により基板表面に平行な方向(詳しくは図1中、X方向)に変位する。
固定電極部9に関して、アンカー部9aの側面から4つの固定電極9bが突出している。固定電極9bは、可動電極16の一方の側面と対向している。同様に、固定電極部10に関して、アンカー部10aの側面から4つの固定電極10bが突出している。固定電極10bは、可動電極17の一方の側面と対向している。
固定電極部9におけるアンカー部9aの上面にはアルミパッド18が形成され、同アルミパッド18によりボンディングワイヤーを通して固定電極9bが外部と電気的に接続される。また、固定電極部10におけるアンカー部10aの上面にはアルミパッド19が形成され、同アルミパッド19によりボンディングワイヤーを通して固定電極10bが外部と電気的に接続される。さらに、梁構造体8におけるアンカー部12の上面にはアルミパッド20が形成され、同アルミパッド20によりボンディングワイヤーを通して可動電極16,17が外部と電気的に接続される。
このように本実施形態の半導体装置としての半導体加速度センサは、半導体材料よりなる支持基板2の上に埋込絶縁膜としての埋込酸化膜3を介して半導体層としてのシリコン層4を配した積層基板1を用いて構成されている。また、積層基板1においてシリコン層4に可動部(梁部13,14、質量部15、可動電極16,17)が区画形成されるとともにシリコン層4上にアルミパッド18,19,20が配置されている。
上述した構成において、可動電極16と固定電極9bとの間には第1のコンデンサが、また、可動電極17と固定電極10bとの間には第2のコンデンサが形成されている。可動電極16と固定電極9bとの間の距離と、可動電極17と固定電極10bとの間の距離は差動的に変化して、両コンデンサの容量は差動的に変化する。この容量変化から加速度の大きさを求めることができることとなる。
次に、半導体加速度センサのダイシング工程について説明する。
図4(a)に示すように、半導体加速度センサを多数作り込んだウエハ状の積層基板1を用意し、支持基板2側に粘着テープ30を貼る。一方、図4(b)に示すように、フレーム35に粘着テープ36を貼り付ける。粘着テープ36はシート基材37の一面に粘着剤38を形成したものである。粘着剤38はUV硬化性接着剤よりなる。さらに、図4(c)に示すように、粘着テープ36のシート基材37にメタルマスク40を配置するとともにUV光を照射して粘着剤38の所定領域(センサチップにおける梁構造体の配置予定領域)38aを選択的に粘着力を低下させる。これを、ダイシング装置におけるXYテーブルにセットする(載置する)。
そして、図4(c)の粘着テープ36に対し図4(a)のウエハ状の基板1を、図5(a)に示すように、ウエハ状の積層基板1におけるシリコン層4側(梁構造体8の形成面側)と粘着テープ36の粘着剤38とが当接するように貼る。さらに、図5(b)に示すように、ローラ41を用いて圧着する。粘着テープ36の貼り付けの際に梁構造体8に対向する領域38aを選択的に粘着力を低下させているので、粘着剤38が押し広げられることがなく梁構造体8(可動部)の領域に入るのを防止することができる。また、この状態においては、ダイシングカットは図8に示すごとくウエハ裏面、即ち、支持基板2側から行われるためにウエハの表面側(シリコン層4側)が下になる。
図5(c)において、ウエハ下側(ウエハ状の積層基板1のシリコン層4側)には光源42が配置されている。光源42からは赤外光が出力され、赤外光はシリコンを透過する波長の光である。また、ウエハ上側(ウエハ状の積層基板1の支持基板2側)にはCCDカメラ43が配置されている。CCDカメラ43にはパソコン44が接続され、同パソコン44にはモニタ(ディスプレイ)45が接続されている。
この図5(c)に示す設備を用いてダイシングラインの位置決めが行われる。まず、光源42から赤外光をウエハに照射する。このウエハ(積層基板1)の支持基板2の透過光をCCDカメラ43に入力して画像を取得する。この画像を図6に示す。図6において、支持基板2を通った光は弱く梁構造体の形状(輪郭)は捉えられず、また、アルミパッド18,19,20の形状が不明確ではあるが捉えられている。そして、図5(c)のパソコン44において画像処理と画像認識が行われる。具体的には、画像処理として、画像中のノイズ成分を除去した後に画像を拡大し(ゲインを上げ)、さらに、図7に示すように、画像処理後の画像から画像認識によってアルミパッド18,19,20の中心位置Pc1,Pc2,Pc3を算出する。さらに、パソコン44において、この中心位置Pc1,Pc2,Pc3に基づいて縦横のダイシングラインLd1,Ld2,Ld3,Ld4の位置が求められる。
具体的には、例えば、図7において各アルミパッド18,19,20の中心位置Pc1,Pc2,Pc3を結ぶ線と当該線に対し直交する線にて直交2軸座標系を作る。そして、この直交2軸座標において、アルミパッド19の中心位置Pc3から距離D1,D2だけ離れた横のダイシングラインLd1,Ld2の位置を決定する。同じく前述の直交2軸座標において、アルミパッド19の中心位置Pc3から距離D3だけ離れた縦のダイシングラインLd3の位置を決定する。さらに、前述の直交2軸座標において、アルミパッド18の中心位置Pc1から距離D4だけ離れた、もう一方の縦のダイシングラインLd4の位置を決定する。よって、ウエハ内でのセンサチップ形成領域の周囲のダイシングラインLd1〜Ld4を高精度に位置決めすることができる(アライメント精度を向上させることができる)。
詳しくは、図2,3に示したように梁構造体8の下に支持基板2がある場合、ダイシングカット時にはウエハ裏側、即ち、支持基板2側からカットすることになる。この際、図5(c)のごとくウエハ下側からシリコンを透過する光を照射し、透過光を上側でCCDカメラ43に取り込んだ後に画像処理を行う。画像処理後の像では位置合わせ精度が不充分であるが、更に画像認識を行うことによりアルミパッド18,19,20の中心位置Pc1,Pc2,Pc3を正確に判断してダイシングラインLd1〜Ld4の位置を決定することができる。
なお、図5(c)のモニタ(ディスプレイ)45には撮像した像等が表示される。
その後、図8に示すように、ブレード60により、ウエハ状の積層基板1の裏面(ウエハ状の積層基板1における支持基板2側)から、ダイシングラインLd1〜Ld4に沿ってウエハ状の積層基板1をダイシングカットする。このとき、粘着テープ36により切削水や切削くず等から梁構造体8(可動部)を保護しつつダイシングカットすることができる。
次に、粘着テープ36における粘着剤38の全域にUV光を照射して粘着力を低下させた後に、粘着テープ36を剥がすとともに粘着テープ30を剥がす。これにより、図1〜3に示したチップを得ることができる。
以上のごとく、ダイシングラインの位置決め方法として、図5に示すように、センサを多数作り込んだウエハ状の積層基板1におけるシリコン層4に粘着テープ36を貼り付ける(第1工程)。そして、ウエハ状の積層基板1のシリコン層4側に配した光源42からの支持基板2を透過した光をウエハ状の積層基板1の支持基板2側に配した撮像手段としてのCCDカメラ43に入力して画像を取得する(第2工程)。さらに、取得した画像から画像認識にてシリコン層4上に配したマークとしてのアルミパッド18,19,20の位置を求めるとともに、アルミパッド18,19,20の位置からダイシングラインLd1〜Ld4の位置を決定する(第3工程)。
よって、積層基板1の支持基板2を透過した光によりCCDカメラ43において撮像され、その後に画像認識することで高精度にダイシングラインの位置を決定することができる(ダイシングの際のアライメント精度を向上させることができる)。つまり、従来では図12の支持基板110を透過した光は支持基板110の表面状態により散乱が発生し梁構造体の形状を精度よく認識することが困難であった(梁構造体のエッジ(輪郭)で位置検出を行っていたが、支持基板がある場合では画像処理後でも透過像が不鮮明なためエッジ(梁構造体の輪郭)で位置検出することができない)。本実施形態においては画像認識にてシリコン層4上に配したマークとしてのアルミパッド18,19,20の位置(中心位置)を求めてダイシングラインの位置を精度よく決定することができる(正確な絶対位置を決めることができる)。
また、マークはボンディングパッド(アルミパッド18,19,20)であるので、既存のボンディングパッドを容易にマークとして用いることができる。
また、マークとしてのボンディングパッド(アルミパッド18,19,20)の中心位置Pc1,Pc2,Pc3からダイシングラインLd1〜Ld4の位置を決定するようにしたので、角形をなすボンディングパッドにおいて中心位置は精度よく検出でき、実用上好ましいものとなる。
上記実施形態においてマークはアルミパッド(アルミ製ボンディングパッド)18,19,20であったが、これに代わり、マークは画像認識専用のマークであってもよい。この場合には、任意の形状や個数のマークを任意の位置に配置することができる。また、専用のマークとして金属(例えばアルミ)を用いるとよい。こうすると、マークの位置を求めやすくなる。
半導体力学量センサとして半導体加速度センサに適用したが他のセンサでもよい。さらに、センサ以外の半導体装置に適用してもよい。
実施形態における半導体加速度センサの平面図。 図1のA−A線での縦断面図。 図1のB−B線での縦断面図。 (a)〜(c)はダイシング工程を説明するための縦断面図。 (a)〜(c)はダイシング工程を説明するための縦断面図。 撮像した像を示す図。 画像認識を説明するための像を示す図。 ダイシング工程を説明するための縦断面図。 背景技術を説明するための半導体力学量センサを示す図。 背景技術を説明するためのダイシング工程を示す縦断面図。 背景技術を説明するための撮像した像を示す図。 背景技術を説明するための半導体力学量センサを示す図。
符号の説明
1…積層基板、2…支持基板、3…埋込酸化膜、4…シリコン層、13…梁部、14…梁部、15…質量部、16…可動電極、17…可動電極、18…アルミパッド、19…アルミパッド、20…アルミパッド、36…粘着テープ、42…光源、43…CCDカメラ、44…パソコン、60…ブレード。

Claims (4)

  1. 半導体材料よりなる支持基板(2)の上に埋込絶縁膜(3)を介して半導体層(4)を配した積層基板(1)を用いて構成され、前記半導体層(4)に可動部(13,14,15,16,17)が区画形成された半導体装置におけるダイシングラインの位置決め方法であって、
    前記半導体装置を多数作り込んだウエハ状の積層基板(1)における半導体層(4)に粘着テープ(36)を貼り付ける第1工程と、
    前記ウエハ状の積層基板(1)の半導体層(4)側に配した光源(42)からの前記支持基板(2)を透過した光を前記ウエハ状の積層基板(1)の支持基板(2)側に配した撮像手段(43)に入力して画像を取得する第2工程と、
    前記取得した画像から画像認識にて前記半導体層(4)上に配したマーク(18,19,20)の中心位置(Pc1,Pc2,Pc3)を求めるとともに、これら中心位置(Pc1,Pc2,Pc3)を結ぶ線と当該線に対し直交する線にて直交2軸座標系を作り、この直交2軸座標において、それら中心位置(Pc1,Pc2,Pc3)からダイシングライン(Ld1〜Ld4)の位置を決定する第3工程と、
    を備えたことを特徴とするダイシングラインの位置決め方法。
  2. 前記マークはボンディングパッド(18,19,20)であることを特徴とする請求項1に記載のダイシングラインの位置決め方法。
  3. 前記マークは専用のマークであることを特徴とする請求項1に記載のダイシングラインの位置決め方法。
  4. 前記専用のマークは金属よりなることを特徴とする請求項に記載のダイシングラインの位置決め方法。
JP2004222433A 2004-07-29 2004-07-29 ダイシングラインの位置決め方法 Expired - Fee Related JP4479402B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004222433A JP4479402B2 (ja) 2004-07-29 2004-07-29 ダイシングラインの位置決め方法
US11/169,579 US7763525B2 (en) 2004-07-29 2005-06-30 Method for positioning dicing line of wafer
DE102005034881.5A DE102005034881B4 (de) 2004-07-29 2005-07-26 Verfahren zum Positionieren einer Trennlinie eines Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004222433A JP4479402B2 (ja) 2004-07-29 2004-07-29 ダイシングラインの位置決め方法

Publications (2)

Publication Number Publication Date
JP2006041394A JP2006041394A (ja) 2006-02-09
JP4479402B2 true JP4479402B2 (ja) 2010-06-09

Family

ID=35668779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004222433A Expired - Fee Related JP4479402B2 (ja) 2004-07-29 2004-07-29 ダイシングラインの位置決め方法

Country Status (3)

Country Link
US (1) US7763525B2 (ja)
JP (1) JP4479402B2 (ja)
DE (1) DE102005034881B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2008016628A (ja) * 2006-07-05 2008-01-24 Sharp Corp 半導体装置及びその製造方法
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
JP5906103B2 (ja) * 2012-03-02 2016-04-20 株式会社ディスコ パッケージ基板の加工方法および位置関係検出装置
JP6204008B2 (ja) * 2012-09-14 2017-09-27 株式会社ディスコ 加工装置
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
CN104445045B (zh) * 2013-09-24 2016-02-17 中芯国际集成电路制造(上海)有限公司 晶振的形成方法
US10153204B2 (en) * 2014-06-04 2018-12-11 Flir Systems, Inc. Wafer level packaging of reduced-height infrared detectors
KR101646691B1 (ko) 2015-09-18 2016-08-08 주식회사클로버세븐 외상매출채권을 이용한 유류 구매 서비스 시스템 및 그 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213117A (en) * 1977-11-28 1980-07-15 Hitachi, Ltd. Method and apparatus for detecting positions of chips on a semiconductor wafer
JPH06196556A (ja) 1992-12-22 1994-07-15 Hitachi Ltd ダイシング装置
GB2274333B (en) 1993-01-07 1996-12-11 Hochiki Co Smoke detecting apparatus capable of detecting both smoke and fine particles
JPH06224293A (ja) 1993-01-27 1994-08-12 Sumitomo Electric Ind Ltd 半導体ウェーハの切断ライン位置検出方法及び装置
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH07169720A (ja) 1993-12-14 1995-07-04 Sony Corp ダイシング装置
JP3170777B2 (ja) 1994-01-17 2001-05-28 株式会社東京精密 ダイシング方法及び装置
US6487307B1 (en) * 1994-11-30 2002-11-26 Isoa, Inc. System and method of optically inspecting structures on an object
JP3496347B2 (ja) 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
JPH11192292A (ja) 1998-01-06 1999-07-21 Nohmi Bosai Ltd 殺菌機能付き冷却装置
US6019663A (en) * 1998-02-20 2000-02-01 Micron Technology Inc System for cleaning semiconductor device probe
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
WO2002001231A1 (en) * 2000-06-26 2002-01-03 Microsensors, Inc. Multi-axis gyro structure
DE60120921T2 (de) * 2001-04-27 2007-02-01 Stmicroelectronics S.R.L., Agrate Brianza Aus Halbleitermaterial hergestellter integrierter Kreisel
JP4256115B2 (ja) * 2002-05-28 2009-04-22 富士通マイクロエレクトロニクス株式会社 マーク認識方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7763525B2 (en) 2010-07-27
JP2006041394A (ja) 2006-02-09
DE102005034881A1 (de) 2006-02-16
US20060024920A1 (en) 2006-02-02
DE102005034881B4 (de) 2016-02-11

Similar Documents

Publication Publication Date Title
US7763525B2 (en) Method for positioning dicing line of wafer
TWI275450B (en) Dicing saw, manufacturing method of semiconductor device
US6193132B1 (en) Method for bonding semiconductor chip and device therefor
US7428841B2 (en) Acceleration sensor and inclination-detecting method
US20010016786A1 (en) Tool position measurement method, offset measurement method, reference member and bonding apparatus
CN104655006B (zh) 晶圆正面的器件图形与背面的背孔对准的检测方法
TWI583931B (zh) Miniature piezoresistive pressure sensor
US11161734B2 (en) MEMS assembly and manufacturing method thereof
JP6955975B2 (ja) ウェーハの加工方法
TWI259563B (en) Surface mount chip package
JP2010071799A (ja) 加速度センサおよび加速度センサの製造方法
US7319581B2 (en) Capacitive pressure sensor
JP2008122304A (ja) 静電容量式加速度センサ
JP5135824B2 (ja) 慣性力センサ素子の製造方法
US6406940B1 (en) Method and apparatus for stacking IC devices
CN117080095B (zh) 晶圆扇出封装方法和封装设备
JP4157414B2 (ja) 静電容量型外力検出装置
KR20190098363A (ko) 리브 마크 두께 검사 방법
KR102409885B1 (ko) 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치
JP2921129B2 (ja) 撮像装置の校正方法
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
JP6961289B2 (ja) ウェーハの加工方法
CN112158797B (zh) 一种晶片键合过程中对准检测方法
JP2009079948A (ja) 半導体加速度センサ及びその製造方法
JP2009264843A (ja) 半導体センサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4479402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees