DE102005034881A1 - Verfahren zum Positionieren einer Trennlinie eines Wafers - Google Patents

Verfahren zum Positionieren einer Trennlinie eines Wafers Download PDF

Info

Publication number
DE102005034881A1
DE102005034881A1 DE102005034881A DE102005034881A DE102005034881A1 DE 102005034881 A1 DE102005034881 A1 DE 102005034881A1 DE 102005034881 A DE102005034881 A DE 102005034881A DE 102005034881 A DE102005034881 A DE 102005034881A DE 102005034881 A1 DE102005034881 A1 DE 102005034881A1
Authority
DE
Germany
Prior art keywords
wafer
image
light
bonding
dividing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005034881A
Other languages
English (en)
Other versions
DE102005034881B4 (de
Inventor
Keisuke Kariya Goto
Kenichi Kariya Yokoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005034881A1 publication Critical patent/DE102005034881A1/de
Application granted granted Critical
Publication of DE102005034881B4 publication Critical patent/DE102005034881B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Machine Tool Sensing Apparatuses (AREA)
  • Micromachines (AREA)

Abstract

Ein Verfahren zur Positionierung einer Trennlinie (Ld1-Ld4) enthält die folgenden Schritte: Bonden eines Klebebands (36) mit einer Halbleiterschicht (4) eines Wafers (1-4), Erfassen eines Bildes des Wafers (1-4) durch eine Abbildungsvorrichtung (43, 45) auf der Grundlage von Licht, das den Wafer (1-4) durchdringt, und Bestimmen der Trennlinie (Ld1-Ld4) des Wafers (1-4) auf der Grundlage einer Position eines Bildes einer Markierung (18-20), die auf der Halbleiterschicht (4) des Wafers (1-4) angeordnet ist. Das Bild der Markierung (18-20) wird durch Bilderkennung des erfassten Bildes des Wafers (1-4) erhalten.

Description

  • Die vorliegenden Erfindung betrifft ein Verfahren zum Positionieren einer Trennlinie eines Wafers.
  • Wenn ein Halbleiterwafer durch ein Dicen bzw. ein Trennschneideverfahren in mehrere Chips geschnitten wird, wird die Position des Wafers unter Verwendung einer Ausrichtungsmarkierung (d.h. Anreißmarkierung) ausgerichtet. Insbesondere wird der Wafer derart positioniert, dass die Ausrichtungsmarkierung auf dem Anreißer von der Oberfläche des Wafers ausgerichtet ist. Somit wird der Wafer in mehrere Chips geschnitten. Wenn jedoch mehrere Sensoren für eine physikalische Größe, die eine Balkenstruktur 100 als beweglichen Abschnitt aufweisen, auf der Oberfläche des Wafers ausgebildet sind, wie es in den 9A bis 9C gezeigt ist, ist es notwendig, die Balkenstruktur 100 während des Trennens des Wafers zu schützen. Insbesondere wird die Balkenstruktur 100 durch Aufbringen eines Klebebandes 101 auf die Oberfläche des Wafers geschützt. Danach wird der Wafer von einer Rückseite des Wafers geschnitten, die der Balkenstruktur 100 gegenüberliegt. Dieses Trennverfahren ist in der japanischen Patentveröffentlichung Nr. 2000-223446 beschrieben. Zu diesem Zeitpunkt wird, wie es in 10 gezeigt ist, eine Lichtquelle 102 zum Emittieren von Licht mit einer Wellenlänge, die in der Lage ist, den Siliziumwafer zu durchdringen, auf der Vorderseite des Wafers angeordnet. Das Licht wird durch den Wafer durch gesendet. Danach wird das Licht durch eine Abbildungsvorrichtung bzw. Bildgebungsvorrichtung 103 erfasst. Die Abbildungsvorrichtung 103 ist auf der Rückseite des Wafers angeordnet. Wie es in 11 gezeigt ist, wird ein Umriss der Balkenstruktur 100 zu einer Trennlinie ausgerichtet, so dass der Wafer positioniert ist. Insbesondere wird die Positionierung des Wafers unter Verwendung der Kante der Balkenstruktur 100 durchgeführt, und anschließend wird der Wafer entlang der Trennlinie geschnitten.
  • Wenn die Balkenstruktur 100 bei einer Konkavität 104 mit einer Öffnung zum Öffnen der Rückseite des Wafers ausgebildet ist, kann die Balkenstruktur 100 durch das Licht, das den Siliziumwafer durchdringt, projiziert werden. Somit ist das Bild der Balkenstruktur 100 klar und offensichtlich, so dass die Genauigkeit der Positionierung des Wafers sogar dann hoch ist, wenn die Rückseite des Wafers rau ist.
  • Wie es in 12 gezeigt ist, durchdringt jedoch, wenn der Wafer ein Trägersubstrat 110 enthält, das unter der Balkenstruktur 100 angeordnet ist, das Licht das Trägersubstrat 110. Daher kann das Licht an der Rückseite des Wafers gestreut werden. Somit ist es schwierig, den Wafer auszurichten. Dieses kommt daher, dass es schwierig ist, den Umriss der Balkenstruktur 100 klar und genau festzustellen. Somit wird die Genauigkeit des Positionierverfahrens des Wafers verschlechtert.
    •
  • Daher ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Positionieren einer Trennlinie mit hoher Genauigkeit bereitzustellen.
  • Die Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Es wird ein Verfahren zum Positionieren einer Trennlinie eines Halbleiterwafers mit mehreren Halbleitervorrichtungen, die auf dem Wafer angeordnet sind, angegeben, wobei der Wafer ein Trägersubstrat, eine eingebettete Isolierschicht und eine Halbleiterschicht enthält, die in dieser Reihenfolge aufeinander geschichtet sind, und wobei jede Halbleitervorrichtung einen beweglichen Abschnitt enthält, der in der Halbleiterschicht des Wafers ausgebildet ist, wobei das Verfahren die folgenden Schritte aufweist: Bonden eines Klebebandes mit der Halbleiterschicht des Wafers, Erfassen eines Bildes des Wafers durch eine Abbildungsvorrichtung auf der Grundlage von Licht, das den Wafer durchdringt, wobei das Licht von einer Lichtquelle emittiert wird, die auf einer Halbleiterschicht des Wafers angeordnet ist, und wobei die Abbildungsvorrichtung auf einem Trägersubstrat des Wafers angeordnet ist, und Bestimmen der Trennlinie des Wafers auf der Grundlage einer Position eines Bildes einer Markierung, die auf der Halbleiterschicht des Wafers angeordnet ist, wobei das Bild der Markierung durch Bilderkennung aus dem erfassten Bild des Wafers erhalten wird. Das obige Verfahren bestimmt die Trennlinie des Wafers genau, so dass der Wafer genau in Chips geschnitten werden kann.
  • Vorzugsweise besteht die Markierung aus mehreren Bondflächen auf dem Wafer. Der Schritt des Bestimmens der Trennlinie enthält die folgenden Schritte: Verarbeiten des Bildes des Wafers durch einen Computer, Erkennen des verarbeiteten Bildes, so dass eine Mittenposition einer jeweiligen Bondfläche definiert wird, und Bestimmen der Trennlinie auf der Grundlage mehrerer Mittenpositionen der Bondflächen. Weiter vorzugsweise wird die Trennlinie derart bestimmt, dass ein Koordinatensystem mit zwei orthogonalen Achsen auf dem Bild des Wafers unter Verwendung der Mittenpositionen der Bondflächen definiert wird.
    •
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genauen Beschreibung mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
  • 1 eine Draufsicht, die einen Halbleiterbeschleunigungssensor zeigt, der durch ein Positionierverfahren gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ausgebildet wird,
  • 2 einen Querschnitt, der den Sensor entlang der Linie II-II in 1 zeigt,
  • 3 einen Querschnitt, der den Sensor entlang der Linie III-III in 1 zeigt,
  • 4A bis 4C Querschnitte zur Erläuterung des Positionierverfahrens eines Trennprozesses gemäß der bevorzugten Ausführungsform,
  • 5A bis 5C Querschnitte zur Erläuterung des Positionierverfahrens des Trennprozesses gemäß der bevorzugten Ausführungsform,
  • 6 eine Draufsicht, die ein Bild des Sensors gemäß der bevorzugten Ausführungsform zeigt,
  • 7 eine Draufsicht zur Erläuterung einer Bilderkennung des Sensors gemäß der bevorzugten Ausführungsform,
  • 8 einen Querschnitt zur Erläuterung des Trennprozesses gemäß der bevorzugten Ausführungsform,
  • 9A eine Draufsicht, die einen Sensor zeigt, der durch ein Positionierverfahren gemäß dem Stand der Technik ausgebildet wird, 9B einen Querschnitt, der den Sensor entlang der Linie IXB-IXB in 9A zeigt, und
  • 9C einen Querschnitt, der den Sensor entlang der Linie IXC-IXC in 9A zeigt,
  • 10 einen Querschnitt zur Erläuterung des Positionierverfahrens des Sensors gemäß dem Stand der Technik,
  • 11 eine Draufsicht, die ein Bild des Sensors gemäß dem Stand der Technik zeigt, und
  • 12A eine Draufsicht, die einen Sensor für eine physikalische Größe zeigt, der durch das Positionierverfahren gemäß dem Stand der Technik ausgebildet wird, 12B einen Querschnitt, der den Sensor entlang der Linie XIIB-XIIB in 12A zeigt, und 12C einen Querschnitt, der den Sensor entlang der Linie XIIC-XIIC in 12A zeigt.
  • Im Folgenden wird ein Verfahren zur Positionierung einer Trennlinie gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung beschrieben. Die 1 bis 3 zeigen einen Halbleiterbeschleunigungssensor. Der Sensor enthält ein SOI-Substrat (d.h. Silizium auf Isolierung) als ein mehrschichtiges Substrat 1. Das mehrschichtige Substrat 1 enthält ein Trägersubstrat 2 als ein Siliziumsubstrat, eine eingebettete Oxidschicht 3 als eine SiO2-Schicht und eine Siliziumschicht 4, die in dieser Reihenfolge aufeinandergeschichtet sind. Ein vorbestimmter Teil der eingebetteten Oxidschicht 3 in dem mehrschichtigen Substrat 1 wird entfernt, so dass ein Hohlraum 5 ausgebildet wird. Der Hohlraum 5 erstreckt sich in horizontaler Richtung. Außerdem wird eine Nut 6 in der Siliziumschicht 4 des Substrats 1 ausgebildet. Die Nut 6 erstreckt sich in vertikaler Richtung des Substrats 1 und erreicht den Hohlraum 5. Die Nut 6 und der Hohlraum 5 schaffen einen Rahmen 7 mit einer quadratischen Gestalt, eine Balkenstruktur 8 und ein Paar fester Elektroden 9, 10. Somit werden der Rahmen 7, die Balkenstruktur 8 und die festen Elektrodenabschnitte 9, 10 durch die Nut 6 und den Hohlraum 5 unterteilt. Der Rahmen 7 besteht aus einer Seitenwand des Substrats 1.
  • Die Balkenstruktur 8 enthält ein Paar Anker 11, 12, ein Paar Balken 13, 14, einen Gewichtsabschnitt 15 und ein Paar beweglicher Elektroden 16, 17. Der feste Elektrodenabschnitt 9 enthält einen festen Anker 9a und eine feste Elektrode 9b. Auf ähnliche Weise enthält der feste Elektrodenabschnitt 10 einen festen Anker 10a und eine feste Elektrode 10b. Unter dem Rahmen 7, den festen Ankern 9a, 10a der festen Elektrodenabschnitte 9, 10 und den Ankern 11, 12 der Balkenstruktur 8 ist kein Hohlraum vorhanden. Somit sind sie auf dem Substrat 1 fixiert. Andererseits ist der Hohlraum 5 unter den festen Elektroden 9b, 10b der festen Elektrodenabschnitte 9, 10, den Balken 13, 14 der Balkenstruktur 8, dem Gewichtsabschnitt 15 und den beweglichen Elektroden 16, 17 ausgebildet. Der Gewichtsabschnitt 15 ist mit den Ankern 11, 12 der Balkenstruktur 8 durch die Balken 13, 14 verbunden. Vier bewegliche Elektroden 16 stehen von einer Seite des Gewichtsabschnitts 15 vor. Außerdem stehen vier bewegliche Elektroden 17 von der anderen Seite des Gewichtsabschnitts 15 vor. Jeder bewegliche Elektrodensatz 16, 17 weist eine kammzahnartige Gestalt auf, und die beweglichen Elektroden 16, 17 sind parallel und in demselben Intervall angeordnet. Die Balken 13, 14, der Gewichtsabschnitt 15 und die beweglichen Elektroden 16, 17 schaffen einen beweglichen Abschnitt. Der Gewichtsabschnitt 15 mit den beweglichen Elektroden 16, 17 wird in einer beweglichen Richtung parallel zur Oberfläche des Substrats 1 entsprechend einer Beschleunigung als physikalische Größe verschoben. Insbesondere ist der bewegliche Abschnitt in der X-Richtung der 1 verschiebbar.
  • In Bezug auf den festen Elektrodenabschnitt 9 stehen vier feste Elektroden 9b von einer Seite des Ankers 9a vor. Die feste Elektrode 9b liegt der einen Seite der beweglichen Elektrode 16 gegenüber. Auf ähnliche Weise stehen den festen Elektrodenabschnitt 10 betreffend vier feste Elektroden 10b von einer Seite des Ankers 10a vor. Die feste Elektrode 10b liegt der einen Seite der beweglichen Elektrode 17 gegenüber.
  • Auf der Oberfläche des Ankers 9a ist eine Aluminiumfläche 18 ausgebildet. Die feste Elektrode 9b ist durch einen Bonddraht bzw. Verbindungsdraht, der auf die Aluminiumfläche 18 gebondet ist, elektrisch mit einer externen Schaltung verbunden. Eine andere Aluminiumfläche 19 ist auf der Oberfläche des Ankers 10a ausgebildet. Die feste Elektrode 10b ist durch einen Bonddraht, der auf die Aluminiumfläche 19 gebondet ist, elektrisch mit einer externen Schaltung verbunden. Außerdem ist eine dritte Aluminiumfläche 20 auf der Oberfläche des Ankers 12 der Balkenstruktur 8 ausgebildet. Die bewegliche Elektrode 16, 17 ist durch einen Bondierungsdraht, der auf die dritte Aluminiumfläche 20 gebondet ist, mit einer externen Schaltung verbunden.
  • Der Halbleiterbeschleunigungssensor wird von dem mehrschichtigen Substrat 1 als eine Halbleitervorrichtung ausgebildet. Der bewegliche Abschnitt ist in der Siliziumschicht 4 ausgebildet, und die Aluminiumflächen 18 bis 20 sind auf der Siliziumschicht 4 ausgebildet.
  • Der erste Kondensator wird zwischen der beweglichen Elektrode 16 und der festen Elektrode 9b ausgebildet, und der zweite Kondensator wird zwischen der beweglichen Elektrode 17 und der festen Elektrode 10b ausgebildet. Der Abstand zwischen der beweglichen Elektrode 16 und der festen Elektrode 9b und der Abstand zwischen der bewegli chen Elektrode 17 und der festen Elektrode 10b werden differenziell geändert, so dass die Kapazitäten der ersten und zweiten Kondensatoren ebenfalls differenziell geändert werden. Die Beschleunigung wird auf der Grundlage der Kapazitätsänderungen der Kondensatoren gemessen.
  • Anschließend wird der Wafer, der mehrere Halbleiterbeschleunigungssensoren aufweist, durch ein Trennverfahren in einzelne Sensoren geschnitten.
  • Wie es in 4A gezeigt ist, wird der Wafer, der mehrere Sensoren enthält, vorbereitet. Ein Klebeband 30 wird auf das Trägersubstrat 2 aufgebracht. Wie es in 4B gezeigt ist, wird ein anderes Klebeband 36 auf einen Rahmen 35 aufgebracht. Das Klebeband 36 besteht aus einem Blatt bzw. einer Folie 37 und einem Klebemittel 38. Das Klebemittel 38 wird auf einer Oberfläche des Blattes bzw. der Folie 37 aufgebracht. Das Klebemittel 38 besteht aus einem unter Ultraviolettlicht härtendem Klebemittel. Außerdem wird, wie es in 4C gezeigt ist, eine Metallmaske 40 auf der Folie 37 des Klebebands 36 angeordnet. Dann wird das ultraviolette Licht auf das Klebemittel 38 abgestrahlt, so dass ein vorbestimmter Teil 38a des Klebemittels 38 selektiv durch das Licht bestrahlt wird. Dadurch wird das Klebevermögen des vorbestimmten Teils 38a des Klebemittels 38 verringert. Danach wird das Klebeband 36 auf einem X-Y-Tisch einer Trennausrüstung angebracht.
  • Das Klebeband 36, das in 4C gezeigt ist, und der Wafer, der in 4A gezeigt ist, werden derart gebondet, dass das Klebemittel 38 des Klebebands 36 und die Siliziumschicht 4 des Wafers gebondet bzw. verbunden werden, wie es in 5A gezeigt ist. Hier wird die Balkenstruktur 8 auf der Siliziumschichtseite des Wafers ausgebildet. Wie es in 5B gezeigt ist, werden der Wafer und das Klebeband 36 durch einen Roller 41 gedrückt. Hier besitzt der Teil 38a des Klebemittels 38 in dem Klebeband 36 ein schwaches Klebevermögen, wobei der Teil 38a der Balkenstruktur 8 gegenüberliegt. Daher dehnt sich das Klebemittel 38 nicht aus, so dass das Klebemittel 38 daran gehindert wird, in die Balkenstruktur 8 einzudringen. In diesem Fall wird der Wafer von der Rückseite des Wafers geschnitten, wie es in 8 gezeigt ist. Hier liegt die Rückseite des Wafers der Vorderseite des Wafers gegenüber. Die Rückseite ist die Seite des Trägersubstrats. Die Vorderseite des Wafers ist die Seite der Siliziumschicht, so dass die Balkenstruktur an der Vorderseite des Wafers angeordnet ist.
  • In 5C ist eine Lichtquelle 42 auf der Siliziumschichtseite des Wafers angeordnet. Insbesondere ist die Lichtquelle 42 unter dem Wafer angeordnet. Die Lichtquelle 42 sendet infrarotes Licht aus. Das infrarote Licht durchdringt den Siliziumwafer. Außerdem ist eine CCD-Kamera (d.h. eine ladungsgekoppelte Vorrichtung) 43 über dem Wafer angeordnet. Insbesondere ist die CCD-Kamera 43 auf der Trägersubstratseite des Wafers angeordnet. Die CCD-Kamera 43 ist elektrisch mit einem Personalcomputer (d.h. PC) 44 verbunden. Der PC 44 ist mit einem Monitor 45 als eine Anzeige verbunden.
  • Die Positionierung des Wafers wird unter Verwendung einer in 5C gezeigten Ausrüstung bestimmt. Insbesondere wird die Trennlinie des Wafers durch die Ausrüstung bestimmt. Zuerst wird das infrarote Licht von der Lichtquelle 42 emittiert, so dass der Wafer mit dem infraroten Licht bestrahlt wird. Das infrarote Licht durchdringt den Wafer. Insbesondere durchdringt das Licht das Trägersubstrat 2. Dann wird das durchgedrungene Licht von der CCD-Kamera 43 erfasst. Somit wird das Bild des Wafers von der CCD-Kamera 43 erhalten. 6 zeigt das Bild des Wafers.
  • In 6 ist die Stärke des durchgedrungenen Lichts schwach, so dass der Umriss der Balkenstruktur breiter wird. Obwohl die Gestalten der Aluminiumflächen 18 bis 20 nicht klar definiert sind, werden jedoch die Umrisse der Aluminiumflächen 18 bis 20 erhalten. Das Bild des Wafers wird verarbeitet, so dass das Bild durch den Computer 44 erkannt wird. Insbesondere wird Rauschen in dem Bild entfernt, und dann wird das Bild verstärkt, d.h. die Verstärkung des Bildes wird erhöht. Außerdem wird, wie es in 7 gezeigt ist, das Bild des Wafers auf der Grundlage des bildverarbeiteten Bildes erkannt, so dass die Mitte Pc1–Pc3 einer jeweiligen Aluminiumfläche 18 bis 20 bestimmt wird. Außerdem wird auf dem Bildschirm der Anzeige des Computers 44 eine jeweilige Trennlinie Ld1-Ld4 auf der Grundlage der Mitten Pc1–Pc3 der Aluminiumflächen 18–20 bestimmt.
  • Insbesondere werden Linien zwischen den Mitten Pc1–Pc3 der Aluminiumflächen 18–20 gezogen. Auf der Grundlage der Linien wird ein orthogonales Koordinatensystem mit zwei orthogonalen Achsen ausgebildet. In dem orthogonalen Koordinatensystem werden die horizontalen Trennlinien Ld1, Ld2 bestimmt. Die obere horizontale Trennlinie Ld1 wird von der Mitte Pc3 der Aluminiumfläche 19 um den Abstand D1 getrennt. Die untere horizontale Trennlinie Ld2 wird von der Mitte Pc3 der Aluminiumfläche 19 um den Abstand D2 getrennt. Auf ähnliche Weise wird die rechtsseitige vertikale Trennlinie Ld3 bestimmt. Die rechtsseitige vertikale Trennlinie Ld3 wird von der Mitte Pc3 der Aluminiumfläche 19 um den Abstand D3 getrennt. Außerdem wird die linksseitige vertikale Trennlinie Ld4 bestimmt. Die linksseitige vertikale Trennlinie Ld4 wird von der Mitte Pc1 der Aluminiumfläche 19 um den Abstand D4 getrennt. Somit werden die Positionen der Trennlinien Ld1-Ld4 genau bestimmt. Somit wird die Genauigkeit der Ausrichtung des Wafers verbessert.
  • Insbesondere wird, wenn das Trägersubstrat 2 unter der Balkenstruktur 8 angeordnet ist, der Wafer von der Rückseite des Wafers geschnitten. Somit wird der Wafer von der Trägersubstratseite geschnitten. In diesem Fall durchdringt Licht den Siliziumwafer von der unteren Seite des Wafers. Dann wird das durchgedrungene Licht von der CCD-Kamera 43 erfasst, so dass das Bild des Wafers verarbeitet wird. Nach der Verarbeitung des Bildes ist das Bild nicht klar definiert. Das verarbeitete Bild wird jedoch durch den Computer 44 erkannt. Somit werden die Mitten Pc1–Pc3 der Aluminiumflächen 18 bis 20 genau bestimmt, so dass die Trennlinien Ld1-Ld4 bestimmt werden.
  • Hier zeigt der Monitor 45 als Anzeige des Computers das Bild des Wafers. Danach schneidet ein Messer 60 den Wafer von der Rückseite des Wafers, die an der Trägersubstratseite des Wafers angeordnet ist. Hier wird der Wafer entlang der Trennlinien Ld1-Ld4 geschnitten. Somit wird der Wafer in mehrere Chips geschnitten. Zu diesem Zeitpunkt wird die Balkenstruktur 8 als der bewegliche Abschnitt mit dem Klebeband 36 gegenüber Schnittresten und Trennwasser geschützt.
  • Dann wird die gesamte Oberfläche des Klebemittels 38 des Klebebands 36 mit ultraviolettem Licht (d.h. UV-Licht) bestrahlt, so dass das Klebevermögen des Klebebands 36 verringert wird. Somit wird das Klebeband 36 von dem Wafer entfernt, so dass mehrere Chips erhalten werden.
  • Wie es oben beschrieben ist, enthält das Verfahren zur Bestimmung einer Position der Trennlinie den ersten Schritt des Bonden bzw. Verbinden des Klebebands 36 mit der Siliziumschicht 4 in dem Wafer, der mehrere Sensoren aufweist, die auf diesem ausgebildet sind, den zweiten Schritt des Erfassens des Bildes des Wafers mit der CCD-Kamera 43 als eine Abbildungsvorrichtung, wobei das Bild durch Eingeben des durchgedrungenen Lichts, das das Trägersubstrat 2 durchdringt, von der Lichtquelle 42, die auf der Siliziumschichtseite des Wafers angeordnet ist, erhalten wird, und wobei die CCD-Kamera 43 auf der Trägersubstratseite des Wafers angeordnet ist, den dritten Schritt des Bestimmens der Trennlinien Ld1-Ld4 auf der Grundlage des verarbeiteten und erkannten Bildes der Mitten Pc1–Pc3 der Aluminiumflächen 18 bis 20 als eine Markierung, die auf der Siliziumschicht 4 angeordnet ist.
  • Somit schafft das Verfahren ein hochgenaues Positionierverfahren der Trennlinie des Wafers, wenn der Wafer geschnitten wird. Gemäß dem in 12 gezeigten Stand der Technik wird das Licht, das das Trägersubstrat 110 durchdringt, durch die Oberflächenrauhigkeit des Trägersubstrats 110 gestreut. Daher ist die Gestalt der Balkenstruktur nicht klar definiert. Insbesondere wird der Umriss der Balkenstruktur breiter, so dass der Wafer nur auf der Grundlage der Kante der Balkenstruktur positioniert wird. Somit ist es schwierig, die Trennlinie des Wafers genau zu bestimmen. Andererseits wird in dieser Ausführungsform das Bild des Wafers verarbeitet und durch den Computer erkannt, so dass die Mitte Pc1–Pc3 der Aluminiumflächen 18–20 durch den Computer 44 bestimmt wird. Daher wird die Trennlinie des Wafers genau auf der Grundlage der Mitte Pc1–Pc3 der Aluminiumfläche 18–20 bestimmt.
  • Da außerdem die Aluminiumfläche 18 bis 20 die Markierung bereitstellt, wird kein zusätzlicher Prozess zum Vorbereiten der Markierung benötigt. Somit werden die Kosten des Verfahrens zur Positionierung der Trennungslinie niedriger. Die Aluminiumfläche 18–20 als eine Bondfläche bzw. Verbindungsfläche wird zum Feststellen der Trennlinie Ld1-Ld4 verwendet. In diesem Fall wird die Mitte Pc1–Pc3 der Fläche 18–20, die eine quadratische Gestalt aufweist, leicht und genau durch den Computer 44 bestimmt.
  • Obwohl die Aluminiumfläche 18–20 als die Markierung verwendet wird, kann eine andere Markierung verwendet werden. Außerdem kann, obwohl die Anzahl der Markierungen 18–20 drei beträgt, eine andere Anzahl von Markierungen verwendet werden. Außerdem kann die Markierung eine andere Gestalt aufweisen, obwohl die Fläche hier eine quadratische Gestalt aufweist. Obwohl die Markierungen auf einer Seite des quadratischen Sensors angeordnet sind, können die Markierungen auch an einer anderen Position des Wafers angeordnet sein. Obwohl die Fläche aus Aluminium besteht, kann ein anderes Material die Markierung schaffen. Obwohl der Sensor ein Sensor für eine physikalische Größe ist, kann ein anderer Sensor durch dieses Verfahren positioniert werden. Obwohl der Gegenstand ein Sensor für eine physikalische Größe ist, kann ein anderer Gegenstand durch dieses Verfahren positioniert werden.
  • Derartige Änderungen und Modifikationen liegen innerhalb des Bereichs der Erfindung, der durch die zugehörigen Ansprüche definiert wird.

Claims (9)

  1. Verfahren zum Positionieren einer Trennlinie (Ld1-Ld4) eines Halbleiterwafers (1–4), der mehrere Halbleitervorrichtungen aufweist, die auf dem Wafer (1–4) angeordnet sind, wobei der Wafer (1–4) ein Trägersubstrat (2), eine eingebettete Isolierschicht (3) und eine Halbleiterschicht (4) enthält, die in dieser Reihenfolge aufeinandergeschichtet sind, und wobei jede Halbleitervorrichtung einen beweglichen Abschnitt (8) enthält, der in der Halbleiterschicht (4) des Wafers (1–4) ausgebildet ist, wobei das Verfahren die folgenden Schritte aufweist: Bonden eines Klebebands (36) mit der Halbleiterschicht (4) des Wafers (1–4), Erfassen eines Bildes des Wafers (1–4) durch eine Abbildungsvorrichtung (43, 45) auf der Grundlage von Licht, das den Wafer (1–4) durchdringt, wobei das Licht von einer Lichtquelle (42) emittiert wird, die auf einer Halbleiterschichtseite des Wafers (1–4) angeordnet ist, und wobei die Abbildungsvorrichtung (43, 45) auf einer Trägersubstratseite des Wafers (1–4) angeordnet ist, und Bestimmen der Trennlinie (Ld1–Ld4) des Wafers (1–4) auf der Grundlage einer Position eines Bildes einer Markierung (18–20), die auf der Halbleiterschicht (4) des Wafers (1–4) angeordnet ist, wobei das Bild der Markierung (18–20) durch Bilderkennung des erfassten Bildes des Wafers (1–4) erhalten wird.
  2. Verfahren nach Anspruch 1, wobei die Markierung (18–20) eine Bondfläche (18–20) des Wafers (1–4) ist.
  3. Verfahren nach Anspruch 2, wobei in dem Schritt des Bestimmens der Trennlinie (Ld1-Ld4) die Trennlinie (Ld1-Ld4) auf der Grundlage einer Mittenposition (Pc1–Pc3) der Bondfläche (18–20) bestimmt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Markierung (18–20) nur zur Bestimmung der Trennlinie (Ld1-Ld4) verwendet wird.
  5. Verfahren nach Anspruch 4, wobei die Markierung (18–20) aus Metall besteht.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das außerdem die folgenden Schritte aufweist: Bonden eines anderen Klebebands (30) mit dem Trägersubstrat (2) des Wafers (1–4) vor dem Schritt des Erfassens des Bildes des Wafers (1–4), und unter Druck setzen des Wafers (1–4) mit dem Klebeband (36) und dem anderen Klebeband (30) durch eine Rolle (41).
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Licht Infrarotlicht ist und die Abbildungsvorrichtung (43, 45) eine Kamera mit einer ladungsgekoppelten Vorrichtung (43) ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Markierung (18–20) aus mehreren Bondflächen (18–20) auf dem Wafer (1–4) ausgebildet wird und der Schritt des Bestimmens der Trennlinie (Ld1-Ld4) die folgenden Schritte enthält: Verarbeiten des Bildes des Wafers (1–4) durch einen Computer (44), Erkennen des verarbeiteten Bildes des Wafers (1–4), so dass eine Mittenposition (Pc1–Pc3) einer jeweiligen Bondfläche (18–20) definiert wird, und Bestimmen der Trennlinie (Ld1-Ld4) auf der Grundlage der Mittenpositionen (Pc1–Pc3) der Bondflächen (18–20).
  9. Verfahren nach Anspruch 8, wobei die Trennlinie (Ld1-Ld4) derart bestimmt wird, dass ein Koordinatensystem mit zwei orthogonalen Achsen auf dem Bild des Wafers (1–4) unter Verwendung der Mittenpositionen (Pc1–Pc3) der Bondflächen (18–20) definiert wird.
DE102005034881.5A 2004-07-29 2005-07-26 Verfahren zum Positionieren einer Trennlinie eines Wafers Expired - Fee Related DE102005034881B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004222433A JP4479402B2 (ja) 2004-07-29 2004-07-29 ダイシングラインの位置決め方法
JP2004-222433 2004-07-29

Publications (2)

Publication Number Publication Date
DE102005034881A1 true DE102005034881A1 (de) 2006-02-16
DE102005034881B4 DE102005034881B4 (de) 2016-02-11

Family

ID=35668779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005034881.5A Expired - Fee Related DE102005034881B4 (de) 2004-07-29 2005-07-26 Verfahren zum Positionieren einer Trennlinie eines Wafers

Country Status (3)

Country Link
US (1) US7763525B2 (de)
JP (1) JP4479402B2 (de)
DE (1) DE102005034881B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2008016628A (ja) * 2006-07-05 2008-01-24 Sharp Corp 半導体装置及びその製造方法
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
JP5906103B2 (ja) * 2012-03-02 2016-04-20 株式会社ディスコ パッケージ基板の加工方法および位置関係検出装置
JP6204008B2 (ja) * 2012-09-14 2017-09-27 株式会社ディスコ 加工装置
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
CN104445045B (zh) * 2013-09-24 2016-02-17 中芯国际集成电路制造(上海)有限公司 晶振的形成方法
US10153204B2 (en) * 2014-06-04 2018-12-11 Flir Systems, Inc. Wafer level packaging of reduced-height infrared detectors
KR101646691B1 (ko) 2015-09-18 2016-08-08 주식회사클로버세븐 외상매출채권을 이용한 유류 구매 서비스 시스템 및 그 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213117A (en) * 1977-11-28 1980-07-15 Hitachi, Ltd. Method and apparatus for detecting positions of chips on a semiconductor wafer
JPH06196556A (ja) 1992-12-22 1994-07-15 Hitachi Ltd ダイシング装置
GB2274333B (en) 1993-01-07 1996-12-11 Hochiki Co Smoke detecting apparatus capable of detecting both smoke and fine particles
JPH06224293A (ja) 1993-01-27 1994-08-12 Sumitomo Electric Ind Ltd 半導体ウェーハの切断ライン位置検出方法及び装置
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH07169720A (ja) 1993-12-14 1995-07-04 Sony Corp ダイシング装置
JP3170777B2 (ja) 1994-01-17 2001-05-28 株式会社東京精密 ダイシング方法及び装置
US6487307B1 (en) * 1994-11-30 2002-11-26 Isoa, Inc. System and method of optically inspecting structures on an object
JP3496347B2 (ja) 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
JPH11192292A (ja) 1998-01-06 1999-07-21 Nohmi Bosai Ltd 殺菌機能付き冷却装置
US6019663A (en) * 1998-02-20 2000-02-01 Micron Technology Inc System for cleaning semiconductor device probe
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
WO2002001231A1 (en) * 2000-06-26 2002-01-03 Microsensors, Inc. Multi-axis gyro structure
DE60120921T2 (de) * 2001-04-27 2007-02-01 Stmicroelectronics S.R.L., Agrate Brianza Aus Halbleitermaterial hergestellter integrierter Kreisel
JP4256115B2 (ja) * 2002-05-28 2009-04-22 富士通マイクロエレクトロニクス株式会社 マーク認識方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7763525B2 (en) 2010-07-27
US20060024920A1 (en) 2006-02-02
DE102005034881B4 (de) 2016-02-11
JP2006041394A (ja) 2006-02-09
JP4479402B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
DE102005034881B4 (de) Verfahren zum Positionieren einer Trennlinie eines Wafers
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE2152081C2 (de) Verfahren zum Anbringen von Chips mit integrierter Schaltung auf einem isolierenden Träger
DE68921790T2 (de) Halbleiterplättchen und Verfahren zu dessen Verteilung.
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE3306493C2 (de) Elektrisch leitfähiges Klebeband
EP0053272A2 (de) Mehrlagen-Leiterplatte und Verfahren zur Ermittlung der Ist-Position innenliegender Anschlussflächen
DE10031252A1 (de) Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
DE19613561C2 (de) Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
DE102012004110B4 (de) Verfahren zur Herstellung eines Widerstands
DE102016212666A1 (de) Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement
DE2658169A1 (de) Verfahren zur herstellung einer anzeigevorrichtung
DE102005043914B4 (de) Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
DE19940480A1 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102019218781A1 (de) Drucksensor mit externem vertikalem elektrischem verbindungssystem
WO2020187630A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von bauelementen in einem halbleiterwafer
DE102007003824B4 (de) Verfahren zum Auftragen einer Wärmeleitpaste
DE102013210847B4 (de) Verfahren zum bestücken von schaltungsträgern
DE102004043084B4 (de) Einrichtung und Verfahren für die Montage oder Verdrahtung von Halbleiterchips
DE112014003859B4 (de) Laserbauelementeverbund und Verfahren zum Herstellen eines Laserbauelements
WO2015036505A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112017001517T5 (de) Sensor
DE112014004627B4 (de) Verfahren zum Positionieren eines Trägers mit elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE102016226257A1 (de) Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20110627

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee