DE102005043914B4 - Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung - Google Patents

Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102005043914B4
DE102005043914B4 DE102005043914A DE102005043914A DE102005043914B4 DE 102005043914 B4 DE102005043914 B4 DE 102005043914B4 DE 102005043914 A DE102005043914 A DE 102005043914A DE 102005043914 A DE102005043914 A DE 102005043914A DE 102005043914 B4 DE102005043914 B4 DE 102005043914B4
Authority
DE
Germany
Prior art keywords
semiconductor component
component according
metallization layer
structural elements
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005043914A
Other languages
English (en)
Other versions
DE102005043914A1 (de
Inventor
Hubert Maier
Thomas Dr. Detzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005043914A priority Critical patent/DE102005043914B4/de
Priority to US11/521,087 priority patent/US9059182B2/en
Publication of DE102005043914A1 publication Critical patent/DE102005043914A1/de
Application granted granted Critical
Publication of DE102005043914B4 publication Critical patent/DE102005043914B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Halbleiterbauelement mit einem Halbleiterkörper (1), dessen Oberfläche einen Oberflächenabschnitt (2) aufweist, auf dem eine erste Metallisierungsschicht (10) angeordnet ist, mit einer zwischen dem Oberflächenabschnitt (2) und der ersten Metallisierungsschicht (10) angeordneten Justagestruktur (4), sowie mit einer zwischen der ersten Metallisierungsschicht (10) und dem Oberflächenabschnitt (2) angeordneten zweiten Metallisierungsschicht (20), wobei die Justagestruktur (4) aus einem zwischen der ersten Metallisierungsschicht (10) und der zweiten Metallisierungsschicht (20) angeordneten, strukturierten Intermetall-Dielektrikum gebildet ist, wobei die Justagestruktur (4) in einer Schnittebene (A-A') entlang einer Linie und entlang des Umfangs einer Fläche angeordnet ist, und wobei die erste Metallisierungsschicht (10) im Bereich des Oberflächenabschnitts (2) eine Bondposition (3) aufweist, die in lateraler Richtung innerhalb der Fläche angeordnet ist.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement, das mittels einer Bondverbindung elektrisch kontaktiert werden soll. Die Kontaktierung erfolgt mittels eines Bondpartners, beispielsweise eines Bonddrahtes, der innerhalb eines vorgegebenen zulässigen Bereichs mit der Oberfläche des Halbleiterkörpers des Halbleiterbauelement elektrisch verbunden werden muss.
  • Die Verbindung erfolgt in der Regel nicht unmittelbar zwischen der Oberfläche des Halbleiterkörpers und dem Bondpartner, sondern unter Zwischenschaltung einer Metallisierung wie z. B. einem Bondpad.
  • Um Defekte an dem Halbleiterbauelement zu vermeiden, muss der Bondpartner bei der Herstellung der Bondverbindung gezielt an einer vorgegebenen Bondposition, beispielsweise einer bestimmten Stelle auf einer Metallisierung des Halbleiterkörpers, platziert werden.
  • Insbesondere ist es auch von Interesse, eine genaue Bondposition auf einer großflächigen Metallisierung zu ermitteln, um stark unterschiedliche Stromdichten im Bereich der Metallisierung zu vermeiden.
  • Bisherige Leistungshalbleiterbauelemente sind üblicherweise mit einer Imid- und/oder Nitrid-Passivierung versehen, die zur Herzustellung der Bondverbindung eine Aussparung aufweisen. Die Ränder dieser Aussparungen konnten somit als Referenz für die exakte Positionierung des Bondpartners innerhalb der Aussparung verwendet werden.
  • In jüngster Zeit wird allerdings auf derartige Passivierungsschichten verzichtet. Damit entfällt auch die Möglichkeit, die Ränder von Öffnungen einer Passivierung als Referenz für die Positionierung eines Bondpartners einzusetzen.
  • Aus der US 5,475,268 A ist ein Halbleiterbauelement mit einer Justagemarke bekannt, die mittels eines Laserstrahl detektiert werden kann. Das Halbleiterbauelement umfasst ein Halbleitersubstrat, auf dem ein erster isolierender Film, eine erste Verbindungsschicht, ein zweiter isolierender Film und eine zweite Verbindungsschicht aufeinanderfolgend angeordnet sind. In dem zweiten isolierenden Film sind Öffnungen ausgebildet, in welche sich die zweite Verbindungsschicht bis zur ersten Verbindungsschicht erstreckt. Oberhalb der Vertiefungen des zweiten isolierenden Films weist die zweite Verbindungsschicht ebenfalls Vertiefungen auf. Jeweils mehrere Vertiefungen der zweiten Verbindungsschicht sind zu Gruppen zusammengefasst, wobei zwischen benachbarten Gruppen ein ebener Abschnitt der zweiten Verbindungsschicht angeordnet ist, in dem sich keine Vertiefungen befinden. Die Tatsache, dass auf die Oberfläche der zweiten Verbindungsschicht einfallendes Laserlicht im Bereich der ebenen Abschnitte anders reflektiert wird als im Bereich der die Vertiefungen aufweisenden Gruppen, wird zur Justage des Halbleiterbauelements verwendet.
  • Aus der JP 5243318 A ist ein Verfahren zur Erkennung eines Bondpads eines integrierten Schaltkreises bekannt. Hierzu ist der Bondpad mit einer als Vertiefung ausgebildeten Erkennungsmarkierung versehen. Der integrierte Schaltkreis weist ein Halbleitersubstrat auf, auf dem aufeinanderfolgend eine Oxidschicht, eine isolierende Zwischenschicht sowie ein Bondpaar angeordnet sind. Das Halbleitersubstrat und der isolierende Zwischenfilm erstrecken sich in Öffnungen der Oxidschicht hinein und grenzen dort aneinander an. Die Vertiefung des Bondpads ist oberhalb der Öffnung in der Oxidschicht ausgebildet.
  • Die JP 57152130 A betrifft ein Halbleiterbauelement mit einem zur Justierung verwendeten Muster, das in einem Bondpad aus gebildet ist. Das Muster besteht aus einer Markierung, die in einem Bondpad oder einem daran angrenzenden Bereich ausgebildet ist. Hierzu wird auf einem Siliziumwafer eine Vertiefung hergestellt. Anschließend wird auf der Waferoberfläche Aluminium für Verdrahtungszwecke abgeschieden.
  • Die US 5,767,567 A zeigt einen MOSFET mit einem Chip, an den mehrere Aluminiumdrähte im Bereich von Bondstellen aufgebondet sind.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement bereitzustellen, bei dem eine exakte Positionierung des Bondpartners in Bezug auf den Halbleiterkörper eines Halbleiterbauelements möglich ist. Des weiteren besteht die Aufgabe der vorliegenden Erfindung in der Bereitstellung eines Verfahrens zu Herstellung einer solchen Bondverbindung.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 sowie durch ein Verfahren zu Herstellung einer Bondverbindung eines solchen Halbleiterbauelements gemäß Patentanspruch 21 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauelement umfasst einen Halbleiterkörper, dessen Oberfläche einen Oberflächenabschnitt aufweist, auf dem eine erste Metallisierungsschicht angeordnet ist. Des Weiteren sind zwischen dem Oberflächenabschnitt und der ersten Metallisierungsschicht eine Justagestruktur und eine zweite Metallisierungsschicht angeordnet. Die Justagestruktur ist aus einem strukturierten Intermetall-Dielektrikum gebildet, das sich der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht befindet. Außerdem ist die Justagestruktur in einer Schnittebene entlang einer Linie und entlang des Umfangs einer Fläche angeordnet. Die erste Metallisierungsschicht weist im Bereich des Oberflächenabschnitts eine Bondposition auf, die in lateraler Richtung innerhalb dieser Fläche angeordnet ist. Durch die unter der ersten Metallisierungsschicht befindliche Justagestruktur zeichnet sich auf der Oberseite der ersten Metallisierungsschicht lokal eine Erhöhung ab. Die Lage der lokalen Erhöhung kann optisch, beispielsweise mittels eines Bilderkennungssystems, in Bezug auf den Halbleiterkörper bestimmt werden. Mit der Kenntnis der Lage der lokalen Erhöhung lässt sich nun ein Bondwerkzeug ansteuern, das einen Bondpartner an einer vorgesehenen Bondposition auf der ersten Metallisierungsschicht platziert und mit dieser verbindet.
  • Die Justagestruktur ist aus einem Dielektrikum, beispielsweise einem Oxid, besonders bevorzugt einem Oxid vom Material des Halbleiterkörpers, gebildet.
  • Optional kann das Halbleiterbauelement eine oder mehrere weitere zwischen der ersten Metallisierungsschicht und dem Oberflächenabschnitt angeordnete Metallisierungsschichten aufweisen. In diesem Fall kann die Justagestruktur zwischen im Bereich des Oberflächenabschnitts benachbarten Metallisierungsschichten angeordnet sein.
  • Ebenso ist es jedoch möglich, dass die Justagestruktur zwischen dem Oberflächenabschnitt und der diesem nächstliegenden Metallisierungsschicht angeordnet ist. Dabei kann die Justagestruktur mittelbar oder unmittelbar auf dem Oberflächenabschnitt angeordnet sein.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung kann die Justagestruktur als Teil einer zwischen zwei Metallisierungsschichten angeordneten Intermetall-Dielektrikumsschicht ausgebildet sein, so dass die Justagestruktur durch eine lediglich geringfügige Anpassung der Intermetall-Dielektrikumsschicht ohne eine zusätzlich erforderliche Schichtabscheidung oder ohne einen zusätzlich erforderlichen Fotoprozess erzeugt werden kann. Auf diese Weise kann auch die Geometrie der Justagestruktur auf einfache Weise den Anforderungen der Bondmaschine angepasst werden.
  • Die Justagestruktur ist entlang einer Linie und entlang des Umfangs einer Fläche angeordnet, wobei die Fläche insbesondere als Kreis, Ellipse oder als regelmäßiges oder unregelmäßiges Polygon ausgebildet sein kann.
  • Ein solches Polygon ist vorzugsweise als Dreieck, als Viereck, als Fünfeck, als Sechseck, als Achteck, als Parallelogramm oder als Raute ausgebildet sein.
  • Die Justagestruktur kann sowohl aus einem einzelnen Element als auch aus zwei oder mehreren voneinander äquidistant beabstandeten Strukturelementen bestehen. Ebenso können die Strukturelemente unterschiedlich weit voneinander beabstandet sein und/oder unterschiedliche Längen und/oder Formen aufweisen. Dadurch ergibt sich die Möglichkeit, der Justagestruktur eine Kodierung einzuprägen, die bei der Auswertung beispielsweise mittels eines Bilderkennungssystems ausgewertet und zur Bestimmung der Lage und der Orientierung der Justagestruktur in Bezug auf den Halbleiterkörper herangezogen werden kann.
  • Die Strukturelemente sind bevorzugt stegartig ausgebildet und weisen einen rechteckigen Querschnitt auf. Insbesondere können zwei oder mehrere der Strukturelemente einer Justagestruktur identisch geformt sein.
  • Die Strukturelemente weisen eine Länge von vorzugsweise 2 μm bis 100 μm, eine Breite von 5 μm bis 50 μm und eine Höhe von 0,5 μm bis 3 μm auf.
  • Die Erfindung wird nachfolgend anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf Figuren näher erläutert. In den Figuren zeigen:
  • 1 einen Halbleiterkörper mit einer oberen Metallisierungsschicht in Draufsicht,
  • 2 einen Querschnitt durch einen Halbleiterkörper mit einer p-dotierten Halbleiterzone, die sich bis zur Oberfläche des Halbleiterkörpers erstreckt, wobei die Justagestruktur in lateraler Richtung im Bereich der p-dotierten Halbleiterzone auf der Oberfläche des Halbleiterkörpers angeordnet ist,
  • 3 eine Anordnung gemäß 2, bei der die Justagestruktur in lateraler Richtung außerhalb der p-dotierten Halbleiterzone auf der Oberfläche des Halbleiterkörpers angeordnet ist,
  • 4 einen Querschnitt durch ein DMOS-Halbleiterbauelement mit einer zwischen zwei Metallisierungsschichten angeordneten Justagestruktur,
  • 5 einen parallel zur Oberfläche des Halbleiterkörpers verlaufenden Querschnitt durch die Anordnung gemäß 4 durch die Justagestruktur und durch die oberste Metallisierungsebene,
  • 6a einen Querschnitt durch ein Halbleiterbauelement entsprechend dem Querschnitt gemäß 5, bei dem die Justagestruktur entlang des Umfangs eines Kreises angeordnet ist,
  • 6b eine Anordnung gemäß 6a, bei dem die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 7a eine Anordnung, bei dem die Justagestruktur entlang des Umfangs einer Ellipse angeordnet ist,
  • 7b eine Anordnung gemäß 7a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 8a eine Anordnung, bei dem die Justagestruktur entlang des Umfangs eines Polygons angeordnet ist,
  • 8b eine Anordnung gemäß 8a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 9a eine Anordnung, bei der die Justagestruktur entlang des Umfangs eines gleichseitigen Dreiecks angeordnet ist,
  • 9b eine Anordnung gemäß 9a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 10a eine Anordnung, bei der die Justagestruktur entlang des Umfangs eines Rechtecks angeordnet ist,
  • 10b eine Anordnung gemäß 10a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 11a eine Anordnung, bei der die Justagestruktur entlang des Umfangs einer Raute angeordnet ist,
  • 11b eine Anordnung gemäß 11a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 12a eine Anordnung, bei der die Justagestruktur entlang des Umfangs eines Fünfecks angeordnet ist,
  • 12b eine Anordnung gemäß 12a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 13a eine Anordnung, bei der die Justagestruktur entlang des Umfangs eines Sechsecks angeordnet ist,
  • 13b eine Anordnung gemäß 13a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist,
  • 14a eine Anordnung, bei der die Justagestruktur entlang des Umfangs eines Achtecks angeordnet ist,
  • 14b eine Anordnung gemäß 14a, bei der die Justagestruktur aus voneinander beabstandeten Strukturelementen gebildet ist, und
  • 15 eine Anordnung mit einer Justagestruktur, die entlang des Umfangs eines Vierecks angeordnet ist, und die aus vier voneinander beabstandeten Strukturelementen besteht, von denen sich jedes an einer Ecke des Vierecks befindet.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt die Draufsicht auf einen Halbleiterkörper 1, der mit einer strukturierten Metallisierung 10 versehen ist. Zur elektrischen Kontaktierung des Halbleiterkörpers 1 soll die in einem gestrichelt angedeuteten Oberflächenabschnitt 2 des Halbleiterkörpers 1 oberste Metallisierungsschicht 10 mit einem Bondpartner, beispielsweise einem Bonddraht, verbunden werden. Dabei wird zur Herstellung der Bondverbindung eine in lateraler Richtung r innerhalb des Oberflächenabschnitts 2 befindliche Bondposition 3 bevorzugt.
  • 2 zeigt einen Vertikalschnitt durch ein Halbleiterbauelement gemäß 1, auf dem eine Bondverbindung hergestellt ist.
  • Der Halbleiterkörper 1 besteht bevorzugt aus einem Substrat, beispielsweise einem Halbleiterwafer. In den Halbleiterkörper 1, der eine schwache n-Grunddotierung aufweist, ist ausgehend von einer Vorderseite 13 des Halbeiterkörpers 1 eine p-dotierte Halbleiterzone 1b eingebracht.
  • Auf die Vorderseite 13 sind eine erste Metallisierungsschicht 10 und eine zwischen der ersten Metallisierungsschicht 10 und der Vorderseite 13 angeordnete, strukturierte zweite Metallisierungsschicht 20 aufgebracht. Zwischen der ersten Metallisierungsschicht 10 und der zweiten Metallisierungsschicht 20 ist eine strukturierte Dielektrikumsschicht 15 angeordnet.
  • Die zweite Metallisierungsschicht 20 weist Abschnitte 21, 22 auf, wobei der Abschnitt 22 die p-dotierte Halbleiterzone 1b elektrisch kontaktiert.
  • Zur Äußeren elektrischen Kontaktierung der p-dotierten Halbleiterzone 1b ist ein Bonddraht 50 im Bereich eines Oberflächenabschnitts 2 des Halbleiterkörpers 1 an einer bevorzugten Bondposition 3 mit der im Bereich des Oberflächenabschnitts 2 obersten Metallisierungsschicht 10 verbunden.
  • Um die bevorzugte Bondposition 3 ermitteln zu können, ist in lateraler Richtung r innerhalb des Oberflächenbereichs 2 unmittelbar auf die Vorderseite 13 eine Justagestruktur 4 aufgebracht.
  • Alternativ dazu kann die Justagestruktur 4 auch mittelbar oberhalb einer Metallisierungsschicht und/oder einer Dielektrikumsschicht auf der Vorderseite 13 angeordnet sein.
  • Die Justagestruktur 4 beeinflusst die Topographie der im Bereich des Oberflächenabschnitts 2 auf ihr aufliegenden, obersten Metallisierungsschicht 10, so dass die Metallisierungsschicht 10 im Bereich des Oberflächenabschnitts 2 lokale Erhöhungen 11 aufweist.
  • Die Lage dieser lokalen Erhöhungen 11 in Bezug auf den Halbleiterkörper 1 kann auf optischem Weg, beispielsweise mittels eines an die Bondmaschine gekoppelten Bilderkennungssystems, bestimmt und zur Ermittlung der bevorzugten Bondposition 3 herangezogen werden.
  • Die Justagestruktur 4 kann prinzipiell aus beliebigen Materialien, beispielsweise einem Metall, vorzugsweise jedoch aus einem Dielektrikum, gebildet sein. Die Justagestruktur 4 weist vorzugsweise einen rechteckigen Querschnitt auf.
  • Während die Justagestruktur 4 bei dem Ausführungsbeispiel gemäß 2 in lateraler Richtung r im Bereich der p-dotierten Halbleiterzone 1b angeordnet ist, befindet sich die Justagestruktur 4 bei dem Ausführungsbeispiel gemäß 3 in lateraler Richtung r außerhalb der p-dotierten Halbleiterzone 1b.
  • 4 zeigt einen vertikalen Schnitt durch einen integrierten Leistungsschaltkreis mit monolithisch integrierter Logik mit einer Anzahl nicht dargestellter DMOS-Transistorzellen.
  • Auf der Vorderseite 13 des Halbleiterkörpers 1 sind aufeinanderfolgend eine strukturierte Dielektrikumsschicht 16, eine zweite Metallisierungsschicht 20 und eine erste, oberste Metallisierungsschicht 10 angeordnet.
  • Zur Kontaktierung der DMOS-Transistorzellen erstrecken sich Abschnitte der zweiten Metallisierungsschicht 20 durch Öffnungen der strukturierten Dielektrikumsschicht 16 bis an die Vorderseite 13 des Halbleiterkörpers 1. In lateraler Richtung r befindet sich innerhalb eines Oberflächenabschnitts 2 des Halbleiterkörpers 1 eine bevorzugte Bondposition 3, an der ein Bonddraht 50 mit der obersten Metallisierungsschicht 10 verbunden ist. Zu beachten ist, dass auf der obersten Metallisierungsschicht 10 keine Passivierungsschicht aufgebracht ist.
  • Um einen möglichst geringen Einschaltwiderstand des Bauelements zu erhalten, ist die Bondposition 3 so gewählt, dass eine möglichst gleichmäßige Stromverteilung in den Metallisierungsschichten 10 und 20 erreicht wird.
  • Zur exakten Positionierung des Bonddrahtes 50 an der bevorzugten Bondposition 3 ist eine Justagestruktur 4 aus Oxid, beispielsweise Siliziumdioxid, vorgesehen, die zwischen der ersten, obersten Metallisierungsschicht 10 und dem Oberflächenabschnitt 2 sowie zwischen der ersten, obersten Metallisierungsschicht 10 und der zweiten Metallisierungsschicht 20 angeordnet ist. Die Justagestruktur 4 ist aus Abschnitten eines strukturierten Intermetall-Dielektrikums gebildet, von denen in der vorliegenden Ansicht die Abschnitte 44 und 48 erkennbar sind und die eine Höhe h von vorzugsweise 0,5 μm bis 3 μm aufweisen.
  • Oberhalb der Abschnitte 44, 48 der Justagestruktur 4 weist die im Bereich des Oberflächenabschnitts 2 oberste Metallisierungsschicht 10 lokale Erhöhungen 11 auf. Bei der Herstellung der Bondverbindung konnte die Lage der lokalen Erhöhungen 11 im Bezug auf den Halbleiterkörper 1 mittels eines Bilderkennungssystems bestimmt und abhängig davon die Lage der bevorzugten Bondposition 3 auf der obersten Metallisierungsschicht 10 ermittelt werden.
  • 5 zeigt einen Querschnitt durch die Anordnung gemäß 4 durch eine in 4 dargestellte Ebene A-A' durch die oberste Metallisierungsschicht 10 und die Justagestruktur 4.
  • Umgekehrt zeigt 4 einen Vertikalschnitt durch die Anordnung gemäß 5 in einer Schnittebene B-B'.
  • In 5 ist zu erkennen, dass die Justagestruktur 4 aus äquidistant voneinander beabstandeten Strukturelementen 41 bis 44 gebildet ist.
  • Die Strukturelemente 41 bis 48 sind als gerade Stege 42, 44, 46, 48 oder als gewinkelte Stege 41, 43, 45, 47 ausgebildet und verlaufen entlang des Umfangs eines Rechtecks, innerhalb dessen lateraler Abmessungen sich die bevorzugte Bondposition 3 befindet.
  • Die Strukturelemente 41–48 weisen jeweils eine Länge l von vorzugsweise 2 μm bis 100 μm und eine Breite b von vorzugsweise 5 μm bis 50 μm auf.
  • Die 6a, 7a, ..., 14a zeigen verschiedene Flächen, entlang deren Umfang jeweils eine Justagestruktur 4 angeordnet ist.
  • Gemäß bevorzugter Ausführungsformen der Erfindung sind diese Flächen als Kreis (6a), als Ellipse (7a), als Polygon (8a), als regelmäßiges oder unregelmäßiges Dreieck (9a), als Rechteck oder Quadrat (10a), als Raute (11a), als regelmäßiges oder unregelmäßiges Fünfeck (12a), als regelmäßiges oder unregelmäßiges Sechseck (13a) oder als regelmäßiges oder unregelmäßiges Achteck (14a) ausgebildet.
  • Zu den 6a, 7a, ..., 14a ist in korrespondierenden 6b, 7b, ..., 14b gezeigt, dass die Justagestruktur 4 auch aus voneinander beabstandeten Strukturelementen 41, 42, 43 gebildet sein kann, die entlang des Umfangs der genannten Flächen angeordnet sind.
  • Bei allen Ausführungsbeispielen gemäß den 6a, 7a, 14a, 6b, 7b, ..., 14b sind die bevorzugten Bondpositionen 3 innerhalb der jeweiligen Fläche, entlang deren Umfang die Justagestruktur 4 verläuft, angeordnet.
  • Ein weiteres bevorzugtes Ausführungsbeispiel für eine Justagestruktur zeigt 15. Bei dieser Anordnung weist die Justagestruktur 4 Abschnitte 41, 43, 45, 47 auf, die jeweils gewinkelt ausgebildet sind und im Eckbereich eines Vierecks verlaufen. Jedes der Strukturelemente 41, 42, 43, 44 weist zwei längliche Abschnitte auf, die zueinander in einem Winkel von 90° stehen.
  • Die anhand der 4, 5, 6a, 7a, ..., 14a, 6b, 7b, ..., 14b beschriebenen Justagestrukturen können nicht nur zwischen zwei Metallisierungsschichten, sondern auch zwischen einer obersten Metallisierungsschicht und einem Halbleiterkörper mittelbar oder unmittelbar auf dem Halbleiterkörper angeordnet sein.

Claims (23)

  1. Halbleiterbauelement mit einem Halbleiterkörper (1), dessen Oberfläche einen Oberflächenabschnitt (2) aufweist, auf dem eine erste Metallisierungsschicht (10) angeordnet ist, mit einer zwischen dem Oberflächenabschnitt (2) und der ersten Metallisierungsschicht (10) angeordneten Justagestruktur (4), sowie mit einer zwischen der ersten Metallisierungsschicht (10) und dem Oberflächenabschnitt (2) angeordneten zweiten Metallisierungsschicht (20), wobei die Justagestruktur (4) aus einem zwischen der ersten Metallisierungsschicht (10) und der zweiten Metallisierungsschicht (20) angeordneten, strukturierten Intermetall-Dielektrikum gebildet ist, wobei die Justagestruktur (4) in einer Schnittebene (A-A') entlang einer Linie und entlang des Umfangs einer Fläche angeordnet ist, und wobei die erste Metallisierungsschicht (10) im Bereich des Oberflächenabschnitts (2) eine Bondposition (3) aufweist, die in lateraler Richtung innerhalb der Fläche angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die erste Metallisierungsschicht (10) oberhalb der Justagestruktur (4) lokale Erhöhungen (11) aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Justagestruktur (4) aus einem Oxid gebildet ist.
  4. Halbleiterbauelement nach Anspruch 3, bei dem die Justagestruktur (4) aus einem Oxid vom Material des Halbleiterkörpers (1) gebildet ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Justagestruktur (4) zwischen dem Oberflächenabschnitt (2) und der dem Oberflächenabschnitt (2) nächstliegenden (20) der Metallisierungsschichten (10, 20) angeordnet ist.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Justagestruktur (4) entlang dem Umriss eines Kreises oder einer Ellipse angeordnet ist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Justagestruktur (4) entlang dem Umriss eines Polygons angeordnet ist.
  8. Halbleiterbauelement nach Anspruch 7, bei dem das Polygon ein Dreieck oder ein Viereck oder ein Fünfeck oder ein Sechseck oder ein Achteck ist.
  9. Halbleiterbauelement nach Anspruch 7 oder 8, bei dem das Polygon regelmäßig ausgebildet ist.
  10. Halbleiterbauelement nach Anspruch 7 oder 8, bei dem das Polygon unregelmäßig ausgebildet ist.
  11. Halbleiterbauelement nach Anspruch 7, bei dem das Polygon ein Parallelogramm oder eine Raute ist.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Justagestruktur (4) wenigstens zwei voneinander beabstandete Strukturelemente (41–49) aufweist.
  13. Halbleiterbauelement nach Anspruch 12, bei dem jeweils benachbarte Strukturelemente (41–49) äquidistant voneinander beabstandet sind.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, bei dem die Strukturelemente (41–49) identisch geformt sind.
  15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, bei dem zumindest eines der Strukturelemente (41–49) stegartig ausgebildet ist.
  16. Halbleiterbauelement nach einem der Ansprüche 12 oder 13, bei dem zumindest eines der Strukturelemente (41–49) einen rechteckigen Querschnitt aufweist.
  17. Halbleiterbauelement nach einem der Ansprüche 12 bis 16, bei dem die Strukturelemente (41–49) eine Länge von 2 μm bis 50 μm aufweisen.
  18. Halbleiterbauelement nach einem der Ansprüche 12 bis 17, bei dem die Strukturelemente (41–49) eine Breite von 5 μm bis 50 μm aufweisen.
  19. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zwischen einem Bondpartner und der ersten Metallisierungsschicht (10) im Bereich des Oberflächenabschnitts (2) eine Bondverbindung hergestellt ist.
  20. Halbleiterbauelement nach Anspruch 19, bei dem der Bondpartner als Bonddraht ausgebildet ist.
  21. Verfahren zur Herstellung einer Bondverbindung eines Halbleiterbauelements gemäß Anspruch 19 oder 20 mit folgenden Schritten: – Bereitstellen eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 17, – Ermitteln der Lage der Justagestruktur (4), – Ermitteln einer Bondposition (3) auf der ersten Metallisierungsschicht (10) im Bereich des Oberflächenabschnitts (2) auf der Grundlage der ermittelten Lage der Justagestruktur (4), und – Herstellen einer Bondverbindung zwischen dem Bondpartner (50) und der ersten Metallisierungsschicht (10) an der Bondposition (3).
  22. Verfahren nach Patentanspruch 21, bei dem zum Ermitteln der Lage der Justagestruktur (4) die Lage von oberhalb der Justagestruktur angeordneter lokaler Erhöhungen (11) der ersten Metallisierungsschicht (10) ermittelt wird.
  23. Verfahren nach Patentanspruch 21 oder 22, bei dem die Lage der Justagestruktur (4) mittels eines Bilderkennungssystems erfolgt, das an eine Bondmaschine zur Herstellung der Bondverbindung gekoppelt ist.
DE102005043914A 2005-09-14 2005-09-14 Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung Active DE102005043914B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005043914A DE102005043914B4 (de) 2005-09-14 2005-09-14 Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
US11/521,087 US9059182B2 (en) 2005-09-14 2006-09-14 Method for producing bonding connection of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005043914A DE102005043914B4 (de) 2005-09-14 2005-09-14 Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102005043914A1 DE102005043914A1 (de) 2007-03-15
DE102005043914B4 true DE102005043914B4 (de) 2009-08-13

Family

ID=37763176

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005043914A Active DE102005043914B4 (de) 2005-09-14 2005-09-14 Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung

Country Status (2)

Country Link
US (1) US9059182B2 (de)
DE (1) DE102005043914B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007063839B9 (de) * 2007-04-30 2016-06-30 Infineon Technologies Ag Verkrallungsstruktur
DE102007020263B4 (de) 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
WO2012049087A2 (en) * 2010-10-13 2012-04-19 Abb Research Ltd Semiconductor module and method of manufacturing a semiconductor module
DE102018124497B4 (de) * 2018-10-04 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152130A (en) * 1981-03-16 1982-09-20 Nec Corp Semiconductor device
JPH05243318A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 集積回路素子用ボンディングパッドの識別方法
US5475268A (en) * 1994-06-13 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an alignment mark
US5767567A (en) * 1996-09-10 1998-06-16 Magemos Corporation Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308549A (en) * 1978-12-18 1981-12-29 Xerox Corporation High voltage field effect transistor
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
JP2830658B2 (ja) * 1992-11-25 1998-12-02 日本電気株式会社 微細金属配線形成方法
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3514314B2 (ja) * 2001-07-25 2004-03-31 ローム株式会社 半導体装置およびその製造方法
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6677228B1 (en) * 2002-11-07 2004-01-13 Taiwan Semiconductor Manufacturing Company Reinforced aluminum copper bonding pad
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152130A (en) * 1981-03-16 1982-09-20 Nec Corp Semiconductor device
JPH05243318A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 集積回路素子用ボンディングパッドの識別方法
US5475268A (en) * 1994-06-13 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an alignment mark
US5767567A (en) * 1996-09-10 1998-06-16 Magemos Corporation Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance

Also Published As

Publication number Publication date
US9059182B2 (en) 2015-06-16
US20070063318A1 (en) 2007-03-22
DE102005043914A1 (de) 2007-03-15

Similar Documents

Publication Publication Date Title
EP1815238B1 (de) Elektrisches Bauelement
DE102005043914B4 (de) Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
DE10014300A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008063422A1 (de) Sensor zur Erfassung einer physikalischen Grösse
DE102005038219B4 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
DE102009044597A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102008012678A1 (de) Verfahren zum Bilden einer metallischen Elektrode und die metallische Elektrode aufweisende Halbleitervorrichtung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19541497A1 (de) Lateraler Feldeffekttransistor
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE2109865A1 (de) Vibrationselement zum Ultraschallschweissen
DE102010042606A1 (de) Manufacturing method of semiconductor device
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE10196677B4 (de) Elektrodenstruktur und Verfahren zum Herstellen eines Dünnschicht-Strukturkörpers
DE112019001349T5 (de) Integrierte schaltungs- (ic-) vorrichtung mit einem kraftminderungssystem zur reduzierung von schäden unterhalb von pads, die durch drahtbonden verursacht werden
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE112018007169T5 (de) Halbleitervorrichtung
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
DE102010000951B4 (de) Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren
DE2543651A1 (de) Halbleitersubstrat
EP0833390B1 (de) Kathodenanordnung für GTO-Thyristor
DE102012212152A1 (de) Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition