CN100499117C - 多层结构半导体模块及其制造方法 - Google Patents

多层结构半导体模块及其制造方法 Download PDF

Info

Publication number
CN100499117C
CN100499117C CNB2006100736006A CN200610073600A CN100499117C CN 100499117 C CN100499117 C CN 100499117C CN B2006100736006 A CNB2006100736006 A CN B2006100736006A CN 200610073600 A CN200610073600 A CN 200610073600A CN 100499117 C CN100499117 C CN 100499117C
Authority
CN
China
Prior art keywords
mentioned
resin
resin substrates
semiconductor chip
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100736006A
Other languages
English (en)
Other versions
CN1855479A (zh
Inventor
川端毅
佐藤元昭
福田敏行
津田俊雄
登一博
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1855479A publication Critical patent/CN1855479A/zh
Application granted granted Critical
Publication of CN100499117C publication Critical patent/CN100499117C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0652Bump or bump-like direct electrical connections from substrate to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Abstract

本发明公开了一种多层结构半导体模块及其制造方法。目的在于:提供一种在谋求提高耐湿可靠性的同时,抑制了弯曲的产生的多层结构半导体模块及其制造方法。半导体模块(1)是通过交替叠层树脂衬底和片状部件(5)而成,该树脂衬底具有第1埋入导体(7),在上表面上安装了半导体芯片(2),该片状部件(5)形成了收纳半导体芯片(2)的开口部(10),具有与第1埋入导体(7)电连接的第2埋入导体(9)。半导体模块(1)具备多个树脂衬底及片状部件(5),树脂衬底中的布置在最下层的第1树脂衬底(4)厚于第2树脂衬底(3)。片状部件(5)具有覆盖半导体芯片(2)的上表面及侧面的粘合部件。

Description

多层结构半导体模块及其制造方法
技术领域
本发明涉及一种交替叠层装有半导体芯片的树脂衬底和片状部件,立体构成的多层结构半导体模块及其制造方法。
背景技术
随着携带电话和数码照像机等各种电子装置的小型化、高性能化的要求,提出了将电子产品,特别是半导体芯片叠层多个,使它们一体化的多层结构半导体模块。
至今为止,提出了为了简便且便宜地制造这样的叠层型半导体模块的方法。
以往的半导体模块,为将印刷电路板、半导体芯片和层间部件聚在一起叠层而成的模块,该印刷电路板形成了规定的布线回路,该半导体芯片安装在印刷电路板上,该层间部件形成有可收容半导体芯片的开口部,具有可连接到印刷电路板的布线电路上的导电性隆起物。并且,以往的半导体模块,是由包含下述工序的方法制造而成(例如,参照专利文献1),这些工序为:将保护膜贴在成为层间部件的绝缘性基材两面的工序;在绝缘性基材的规定位置形成通孔的工序;对通孔填充导电性膏来形成导电性隆起物的工序;将保护膜剥离的工序;在绝缘性基材形成可收容半导体芯片的开口部的工序;和交替叠层绝缘性基材和印刷电路板,将它们粘合在一起的工序。
根据此方法,能够通过在两面贴有保护膜的绝缘性基材的规定位置形成通孔,对该通孔填充导电性膏,然后,将保护膜剥离,来形成在绝缘性基材的两面突出的导电性隆起物。在此方法中,由于对贯穿绝缘性基材的通孔填充导电性膏,因此与关闭了一个开口的引线孔(via hole)时相比,能够回避填充时在孔内产生间隙的现象,能够提高连接的可靠性。并且,由于不必进行需要时间和精力的电解镀,因此能够简便且成本较低地制造半导体模块。
而且,随着IC卡和携带电话等电子设备的小型化,为了实现半导体模块更进一步地高密度化和薄型化,还提出了通过交替叠层安装了半导体芯片的电路衬底和层间部件,进行加热加压所制作的叠层型半导体模块(例如,参照专利文献2)。具体地说,通过粘合剂层交替叠层预先安装有半导体芯片的电路衬底和具有可收容半导体芯片的开口部的层间部件,对该叠层体进行加热加压。这样一来,能够将半导体芯片埋在层间部件的开口部内,通过在层间部件形成的导体柱(post),使半导体芯片之间电连接。根据此方法,能够谋求半导体芯片之间距离的缩短,降低因布线电阻和电感而引起的不良现象。其结果,能够在没有延迟的情况下,传达电信号,能够谋求布线衬底的高密度化、高性能化及薄型化。
【专利文献1】特开2002—64179号公报
【专利文献2】特开2003—218273号公报
近年来,正在开发研磨半导体芯片使其更薄的技术、和将该更薄的半导体芯片成品率较好地安装在衬底上的技术,多层叠层时的叠层数呈进一步增加的趋势。并且,例如,在半导体存储器中,芯片面积也随着存储器容量的增加而变大。在将面积较大的半导体芯片叠层多层来构成模块时,存在有模块弯曲的问题。并且,模块的弯曲随着印刷电路板的进一步薄型化而呈增大的趋势。所以,抑制弯曲的产生成为在将安装了半导体芯片的印刷电路板和层间部件叠层多层时的重要课题。
另一方面,近年来,为了实现电子装置的小型、薄型化,通过BGA(小型球栅阵列封装)方式等进行半导体芯片和半导体模块安装的越来越多。在这样的安装方法中,不能使用以与母板连接而形成的焊药(solder)球和隆起物电极的高度太高。因此,在常温下产生弯曲时和在进行接合时的加热产生弯曲时,不能将半导体模块安装在母板上。或者,有时因弯曲的产生而造成部分性地安装不良。即,存在有这样的课题:即使半导体模块在电特性方面为良品,在安装面方面也为不良品。另外,在以存储器为主体的模块中,既要求例如DRAM与SRAM的混合装载、和DRAM与闪光存储器(flash memory)的混合装载,还要求装载控制它们的控制用半导体芯片。因此,也期望抑制叠层厚度和特性不同的半导体芯片时产生的弯曲。
而且,对于模块不仅仅从使用目的出发强烈要求小型化、薄型化,还要求具有与其它半导体装置一样的耐湿可靠性水准。但是,在叠层装载了半导体芯片的电路衬底的结构上,与一般半导体装置相比,难以确保可经受残酷条件的耐湿可靠性。
有关这些课题,在上述以往的方法中,仅示出了叠层安装了相同形状的半导体芯片的衬底的结构及其方法,对于抑制叠层时的半导体模块的弯曲以及使半导体模块的耐湿可靠性提高方面没有作出任何提案。
发明内容
本发明的目的在于:提供一种在谋求提高耐湿可靠性的同时,抑制了弯曲的产生的多层结构半导体模块及其制造方法。
为了解决上述课题,本发明的半导体模块是将树脂衬底和片状部件交替叠层而成的多层结构半导体模块,其中,该树脂衬底具有第1树脂基材和贯穿上述第1树脂基材的第1埋入导体、在该树脂衬底的上表面上安装了半导体芯片;该片状部件具有形成了收纳上述半导体芯片的开口部的第2树脂基材和贯穿上述第2树脂基材的与上述第1埋入导体电连接的第2埋入导体。还包括覆盖上述半导体芯片的上表面及侧面的粘合部件。上述树脂衬底及上述片状部件有多个。上述树脂衬底中的布置在最下层的树脂衬底厚于其它上述树脂衬底。上述片状部件还具有第2粘合层,该第2粘合层设置在上述第2树脂基材的上表面及下表面的至少一个表面的、从平面上来看围绕上述开口部的区域上;上述粘合部件,由软化点低于上述第2粘合层,刚性低于上述第2粘合层的低应力树脂构成。
另外,覆盖半导体芯片的上表面及侧面的既可以是粘合部件,也可以是软化温度低于粘合部件,刚性低于粘合部件的低应力部件。
根据本发明的半导体模块,由于最下层部分的树脂衬底厚于其它树脂衬底,因此能够抑制整个半导体模块所产生的弯曲。并且,由于用粘合部件或软化点较低且硬度较低的特性的树脂材料覆盖半导体芯片的露出部,因此能够阻止水分、湿气、腐蚀性气体,这些水分、湿气、腐蚀性气体使在半导体芯片和树脂衬底上使用的布线材料发生腐蚀,能够防止因断线而产生的故障。
另外,由于若使粘合部件中的位于开口部上方的部分的厚度较厚的话,则能够更好地覆盖半导体芯片,且能够削减部件数目,因此较受欢迎。并且,本发明的多层结构半导体模块,还能够具有各种各样的变化,例如,使一部分第1埋入部件及第2埋入部件的直径较大,粘贴刚性板。并且,也可以当以背面朝向树脂衬底的形式设置半导体芯片时,用树脂密封半导体芯片。
本发明的第1多层结构半导体模块的制造方法,包括:工序(a),准备好第1树脂衬底、第2树脂衬底和片状部件,该第1树脂衬底在上表面安装半导体芯片、具有第1埋入导体,该第2树脂衬底在上表面安装半导体芯片、具有上述第1埋入导体、厚度厚于上述第1树脂衬底,该片状部件具有形成了平面尺寸大于上述半导体芯片的开口部的树脂基材、布置在上述树脂基材的上表面及下表面的至少一个表面的粘合部件以及贯穿上述树脂基材的第2埋入导体;工序(b),以上述第2树脂衬底为最下层,将上述半导体芯片布置在上述开口部内的形式,在上述第2树脂衬底上交替叠层上述片状部件和上述第1树脂衬底;以及工序(c),从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热及加压,让上述第1树脂衬底、上述第2树脂衬底和上述片状部件粘合在一起,让上述第1埋入导体和上述第2埋入导体连接在一起,且让上述粘合部件流动,覆盖上述半导体芯片。
根据本发明的制造方法,由于在工序(b)中以将粘合部件布置在第2树脂基材的上表面及下表面的至少一个表面的状态下进行加热及加压,因此与以往的制造方法相比,能够在不增加工序数的情况下将半导体芯片的露出部分覆盖。所以,根据本发明的制造方法,能够提供对防止湿气等的侵入较强的多层结构半导体模块。
本发明的第2多层结构半导体模块的制造方法,包括:工序(a),准备好第1树脂衬底、第2树脂衬底、片状部件和低应力部件,该第1树脂衬底在上表面安装半导体芯片、具有第1埋入导体,该第2树脂衬底在上表面安装半导体芯片、具有上述第1埋入导体、厚度厚于上述第1树脂衬底的厚度,该片状部件具有形成了平面尺寸大于上述半导体芯片的开口部的树脂基材、布置在上述树脂基材的上表面及下表面中的从平面上来看围绕上述开口部的区域中的粘合层以及贯穿上述树脂基材的第2埋入导体,该低应力部件由软化点低于上述粘合层、刚性低于上述粘合层的树脂构成、平面尺寸小于上述开口部;工序(b),以上述第2树脂衬底为最下层,将上述半导体芯片布置在上述开口部内的形式,在上述第2树脂衬底上交替叠层上述片状部件和上述第1树脂衬底,同时,在上述半导体芯片上布置上述低应力部件;工序(c),从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热及加压,让上述低应力部件流动,用上述低应力部件覆盖上述半导体芯片;以及工序(d),通过从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热且同时进行加压,并加热到温度高于上述工序(c)的温度,来让上述第1树脂衬底及上述第2树脂衬底、和上述片状部件粘合在一起,且让上述第1埋入导体和上述第2埋入导体连接在一起。
根据此方法,由于能够在工序(d)中让各部件一体化之前,在工序(c)中覆盖半导体芯片的上表面及侧面,因此能够更确实地覆盖半导体芯片。
(发明的效果)
本发明的多层结构半导体模块,由于所叠层的多个树脂衬底中的位于连接在外部衬底那一侧的最下层的树脂衬底的厚度厚于其它树脂衬底的厚度,因此抑制了整个半导体模块的弯曲的产生。所以,即使在端子数增加时,也能够用较高的可靠性将其安装在母板上,对电子装置的高性能化和低成本化发挥很好的效果。而且,由于用粘合部件等覆盖半导体芯片的露出部分,因此防止了湿气和腐蚀气体等的侵入,与以往的半导体模块相比,难以发生故障。
附图的简单说明
图1为示出了本发明的第1实施例所涉及的半导体模块的整体结构的概要立体图。
图2为沿着图1所示的ll—ll线将第1实施例所涉及的半导体模块切断时的剖面图。
图3(a)为从上面一侧来看使用在第1实施例所涉及的半导体模块中的树脂衬底时的概要平面图,图3(b)为沿着图3(a)所示的llla—llla线将第1实施例的树脂衬底切断时的剖面图,图3(c)为从下面一侧来看第1实施例的树脂衬底时的概要平面图。
图4(a)、图4(b)为示出了使用在第1实施例所涉及的半导体模块中的片状部件中的粘合部件的一个例子的平面图、以及示出了沿lVb—lVb线切断时的该粘合部件的剖面图。并且,图4(c)、图4(d)为示出了第1实施例所涉及的粘合部件的其它例子的平面图、以及示出了沿lVd—lVd线切断时的第1实施例所涉及的该粘合部件的剖面图。
图5(a)、图5(b)为分别示出了第1实施例所涉及的片状部件中的第2树脂基材的平面图及部分剖面图。
图6(a)~图6(c)为示出了安装在第1实施例所涉及的半导体模块中的半导体芯片的制造方法的一个例子的剖面图。
图7(a)~图7(d)为示出了使用在第1实施例所涉及的半导体模块中的树脂衬底的制作方法的剖面图。
图8(a)~图8(f)为示出了使用在第1实施例所涉及的半导体模块中的片状部件的制作方法的剖面图。
图9为将图1所示的第1实施例所涉及的半导体模块分解而示出的图。
图10为示出了在第1实施例所涉及的半导体模块的制造工序中,第1粘合部件及第2粘合部件覆盖半导体芯片的侧面及上表面的样子的剖面图。
图11为示出了本发明的第2实施例所涉及的多层结构半导体模块的整体结构的概要立体图。
图12为沿着图11所示的Xll—Xll线将第2实施例的半导体模块切断时的剖面图。
图13(a)~图13(g)为示出了使用在第2实施例所涉及的半导体模块中的片状部件的制造方法的剖面图。
图14为将图11及图12所示的第2实施例所涉及的半导体模块分解而示的图。
图15为示出了本发明的第3实施例所涉及的半导体模块的整体结构的概要立体图。
图16为沿着图15所示的XVl—XVl线将第3实施例所涉及的半导体模块切断时的剖面图。
图17(a)~图17(g)为示出了使用在第3实施例所涉及的半导体模块中的片状部件的制造方法的剖面图。
图18为将图15及图16所示的第3实施例所涉及的半导体模块分解而示的图。
图19为示出了本发明的第4实施例所涉及的半导体模块的整体结构的剖面图。
图20为示出了本发明的第5实施例所涉及的半导体模块的结构的剖面图。
图21为示出了第5实施例所涉及的半导体模块的变形例的剖面图。
图22为示出了本发明的第6实施例所涉及的半导体模块的结构的剖面图。
图23(a)、图23(b)为示出了使用在本发明的第7实施例所涉及的半导体模块中的第1树脂衬底的上表面及下表面的图。
图24(a)、图24(b)分别为安装在第7实施例所涉及的第1树脂衬底的半导体芯片的平面图、以及沿图24(a)所示的第1树脂衬底的XXlVb—XXlVb线的剖面图。
图25为示出了将第7实施例所涉及的半导体芯片安装在第1树脂衬底上的状态的剖面图。
图26为使用在本发明的第8实施例所涉及的半导体模块中的第1树脂衬底的平面图。
图27为示出了第9实施例所涉及的半导体模块的结构的剖面图。
图28(a)~图28(d)为示出了第9实施例所涉及的半导体模块中的具有由树脂密封的半导体芯片的第1树脂衬底3的制造方法的剖面图。
图29(a)~图29(d)为示出了使用在第9实施例所涉及的半导体模块的变形例中的、安装了半导体芯片的第1树脂衬底的制造方法的剖面图。
(符号的说明)
1、100、110、120、130、140、160、170—半导体模块;2、2a、2b、2c、2d、200、210—半导体芯片;3、3a、3b、3c、300、400—第1树脂衬底;4—第2树脂衬底;5、5a、5b、5c、5d—片状部件;7、7a、7b、132—第1埋入导体;8、80—第1树脂基材;9、9a、9b—第2埋入导体;10—开口部;11、116—半导体元件连接端子;12、120—布线;13、131—连接片(land);15—粘合层;16—第2树脂基材;17—焊药球;18—两面贴铜衬底;19—铜箔;20—感光性膜;21—掩蔽膜(maskingfilm);22—刚性板;23—树脂基材;24—密封树脂;28、280—电极隆起物;30—半导体晶片;31—第一层第1树脂衬底;32—第二层第1树脂衬底;33—第三层第1树脂衬底;41—第一层低应力树脂;42—第二层低应力树脂;43—第三层低应力树脂;51—第一层第2树脂基材;52—第二层第2树脂基材;53—第三层第2树脂基材;60—金属细线;62—固定剂;64—树脂成型模具;66—密封树脂;68—液体密封树脂;70、90、250—贯穿孔;131—连接片;140—虚拟电极;151—第1粘合部件;152—第2粘合部件;205—耐热性保护膜;240—液体状树脂;251—第一层第1粘合部件;252—第二层第1粘合部件;253—第三层第1粘合部件;310—突起部;320—低应力树脂;330—辅助突起;351—第一层第2粘合部件;352—第二层第2粘合部件;353—第三层第2粘合部件。
具体实施方式
(第1实施例)
—半导体模块的结构—
图1为示出了本发明的第1实施例所涉及的多层结构半导体模块的整体结构的概要立体图。图2为沿着图1所示的ll—ll线将本实施例的多层结构半导体模块切断时的剖面图。并且,图3(a)为从上面一侧来看使用在本实施例的多层结构半导体模块中的树脂衬底时的概要平面图,图3(b)为沿着图3(a)所示的lllb—lllb线将本实施例的树脂衬底切断时的剖面图,图3(c)为从下面一侧来看本实施例的树脂衬底时的概要平面图。并且,图4(a)、图4(b)为示出了使用在本实施例的多层结构半导体模块中的片状部件中的粘合部件的平面图、以及示出了沿lVb—lVb线切断时的第1粘合部件的剖面图。并且,图4(c)、图4(d)为示出了本实施例的粘合部件的一个例子的平面图、以及示出了沿lVd—lVd线切断时的第1粘合部件的剖面图。图5(a)、图5(b)为分别示出了本实施例的片状部件中的第2树脂基材的平面图、以及沿图5(a)所示的Vb—Vb线切断的该第2树脂基材的剖面图。另外,在这些图中,各厚度和长度等从图的制作上来看与实际形状不同。并且,埋入导体、外部连接用外部连接端子的个数和形状也与实际形状不同,为便于用图表示的形状。另外,在本说明书中,各部件的「上表面」以及「下表面」是以图1、图2的上下方向为基准所称的。
如图1、图2所示,本实施例的半导体模块1是将在上表面安装了半导体芯片2的第1树脂衬底3和片状部件5交替叠层而形成的。而且,在半导体模块1中,用在最下层的树脂衬底(第2树脂衬底4)的厚度厚于其它树脂衬底,且成为外部连接端子的焊药球17被设置在第2树脂衬底4的下表面。半导体模块1具有通过叠层这些第1树脂衬底3、第2树脂衬底4及片状部件5,进行加热和加压而成为一体化的结构。在本实施例的例子中,在半导体模块1中将多个第1树脂衬底3与片状部件5共同叠层在一起。并且,在本实施例的半导体模块1中,用为片状部件5的一部分的第1粘合部件151及第2粘合部件152覆盖半导体芯片2的上表面(背面,即与主面对着的面)及侧面。
对本实施例的半导体模块的结构进行更详细地说明。
如图3(a)~图3(c)所示,每一个第1树脂衬底3具有第1树脂基材(第1树脂中心(core))8;例如形成在第1树脂基材8的上表面的中央区域中,用以与半导体芯片2连接的多个半导体元件连接端子11;设置在第1树脂基材8的周边部,贯穿第1树脂基材8的多个第1埋入导体7;设置在第1树脂基材8的两面上,且设置在第1埋入导体7的两端的多个连接片13;和连接规定的半导体元件连接端子11与连接片13及第1埋入导体7的多根布线12。
这里,将导电性树脂材料或镀导体用作第1埋入导体7的材料。并且,第1树脂基材(第1树脂中心)8能够使用由热固性树脂和加固件构成的基材。能够利用从环氧树脂、聚(酰)亚胺树脂、聚亚苯基醚树脂、酚醛树脂氟树脂及异氰酸盐树脂中选出的至少一种作为热固性树脂。能够利用由玻璃纤维构成的纺织布和无纺织布、为有机纤维的芳族聚酰胺纤维的纺织布和无纺织布作为加固部件。
并且,虽然第2树脂衬底4在整体上与第1树脂衬底3的结构一样,具有第1树脂基材8、半导体元件连接端子11、第1埋入导体7及连接片13,但是厚度厚于第1树脂衬底3,且在为用以与母板连接的外部连接端子的连接片13上、衬底的下表面隔所规定的间隔形成有焊药球17。半导体模块1利用该焊药球17接合在母板上。
并且,半导体芯片2通过设置在其主面上的电极隆起物28连接在第1树脂衬底3及第2树脂衬底4的半导体元件连接端子11上,利用密封树脂24将其周围保护起来。该密封树脂24具有从外部环境保护半导体芯片2的主面(图1中的下面),同时,吸收热变形等的作用。另外,在本说明书中,「半导体芯片的主面」意味着形成了半导体装置等的电路形成面。
其次,各片状部件5具有第2树脂基材(第2树脂中心)16、形成在第2树脂基材16的上表面上的第1粘合部件151、形成在第2树脂基材16的下表面上的第2粘合部件152、和在与第1树脂衬底3的第1埋入导体7一致的位置上设置的由导电性树脂材料构成的第2埋入导体9,在第2树脂基材16的中央区域形成有可收容半导体芯片2的开口部10,如图4(a)~图4(d)及图5(a)、图5(b)所示。因此,开口部10的平面尺寸大于半导体芯片2的平面尺寸。另外,也可以使第1粘合部件151及第2粘合部件152的形状均为图4(a)、图4(b)所示的厚度均匀的片状。并且,也可以使第1粘合部件151为中央部厚于其它部分的形状,如图4(c)、图4(d)所示,使第2粘合部件152为厚度均匀的片状。这样一来,当将片状部件5与树脂衬底一起叠层,进行加压和加热时,能够更确实地覆盖半导体芯片2的侧面及上表面(与主面对着的面)。这里,由于第1粘合部件151在被加热及加压处理时沿着半导体芯片2大幅度变形,因此最好为厚度均匀的片状。但是,第1粘合部件151及第2粘合部件152的形状并不限定于此。第1粘合部件151中的从平面上来看没有与开口部10重复的部分粘合着第2树脂基材16和第1树脂基材8。第2粘合部件152中的从平面上来看没有与开口部10重复的部分,让第2树脂基材16和构成第2树脂衬底4的第1树脂基材8、或者第2树脂基材16和构成第1树脂衬底3的第1树脂基材8连接。
并且,特征在于:在半导体模块1中,第1粘合部件151和第2粘合部件152中的从平面上来看与开口部10重复的部分,相互粘结在一起,同时,覆盖半导体芯片2的侧面及上表面(与主面对着的面)。
另外,装载在第1树脂衬底3及第2树脂衬底4的上表面上的半导体芯片2的每一个,在半导体模块1中被布置在第2树脂基材16的开口部10内。在开口部10中,上述第1粘合部件151及第2粘合部件152将半导体芯片2和第2树脂基材16之间的间隙、以及半导体芯片2和位于其上方的第1树脂衬底3之间的间隙埋住。这样的结构是通过在叠层了第1树脂衬底3及第2树脂衬底4、和片状部件5的状态下进行加热及加压处理制作而成,以后进行详细说明。具体地说,因加热而流动的第1粘合部件151及第2粘合部件152将开口部10内埋住。
可以将含环氧树脂的半固化片(prepreg)状基材用在由玻璃纺织布和芳族聚酰胺无纺织布构成的加固构件上作为第1粘合部件151及第2粘合部件152,还能够利用通过加压和加热融化软化的热可塑性树脂。作为热可塑性树脂,能够举出有机膜(film),能够举出全芳香族聚酯、氟树脂、聚亚苯基氧化物、间规聚苯乙烯树脂、聚(酰)亚胺树脂、酰胺树脂、芳族聚酰胺树脂及聚亚苯基硫化物树脂。
并且,如图5所示,第2埋入导体9的形状为贯穿第2树脂基材16且其两端从第2树脂基材16的上表面及下表面仅突出所规定的高度。在图中,第2埋入导体9的从第2树脂基材16突出的突出部分为突起部310。
并且,该第2埋入导体9在叠层前为半固化状态,通过叠层后的加压和加热而被压缩固化,同时,主要通过与第1树脂衬底3及第2树脂衬底4的第1埋入导体7机械接触而产生电连接。
另外,在本实施例的半导体模块1中设置在第1树脂衬底3及第2树脂衬底4的引线柱塞(via)为埋入导体7,第1树脂衬底3及第2树脂衬底4也可以都是一般的装配衬底。那时,由于装配衬底的引线柱塞是通过电镀形成为凹陷形状的,因此通过与片状部件5的第2埋入导体9的突起部310的嵌合效果,能够提高电连接时的可靠性,能够很容易地调整位置。
另外,构成片状部件5的第2树脂基材16,可以使用玻璃环氧树脂和芳族聚酰胺环氧树脂等,与第1树脂衬底3及第2树脂衬底4一样的材料,也可以是第1树脂衬底3和第2树脂衬底4使用例如玻璃环氧树脂,片状部件5使用例如芳族聚酰胺环氧树脂等,相互使用不同的材料。另外,片状部件5、和第1树脂衬底3及第2树脂衬底4的平面外形尺寸相同。而且,也可以在片状部件5的第2树脂基材16、和第1树脂衬底3或第2树脂衬底4的叠层粘合中使用由半固化片状环氧和芳族聚酰胺环氧树脂等构成的第1粘合部件151和第2粘合部件152。另外,使平面外形尺寸与树脂衬底相同。
并且,以下对本实施例的多层结构半导体模块1中的各构成部件的主要部分的形状的一个例子加以说明。
最好整个半导体模块的形状为例如长方形,半导体芯片的厚度为30μm或30μm以上150μm或150μm以下。并且,将第1树脂衬底3的厚度设计为60μm或60μm以上200μm或200μm以下,将第1埋入导体7的直径设计为50μm或50μm以上500μm或500μm以下,将其节距设计为100μm或100μm以上750μm或750μm以下的范围。
并且,使第2树脂衬底4的厚度为100μm或100μm以上300μm或300μm以下的范围,至少厚于第1树脂衬底3。另外,使第1埋入导体7的直径和节距与第1树脂衬底3一样。
使为片状部件5的构成部件的第2树脂基材16的厚度为45μm或45μm以上200μm或200μm以下,至少厚于半导体芯片2。而且,将具有10μm或10μm以上100μm或100μm以下的厚度的粘合层设置在第2树脂基材16的两面。另外,使第2埋入导体9的直径和节距与第1树脂衬底3一样。若以这些范围为基本进行设计的话,则能够实现本实施例的多层结构半导体模块1。
而且,构成片状部件5的第1粘合部件151和第2粘合部件152为玻璃环氧树脂和芳族聚酰胺环氧树脂等半固化片状树脂,使厚度为15μm或15μm以上150μm或150μm以下。
若以这些范围为基本进行设计的话,则能够实现本实施例的多层结构半导体模块1。
—半导体模块的作用和效果—
根据上述本实施例的多层结构半导体模块1的结构,由于将布置在最下层的第2树脂衬底4形成为厚于第1树脂衬底3,因此即使使模块为多层结构时,也能够使弯曲非常小。而且,在本实施例的多层结构半导体模块1中,由于第1粘合部件151及第2粘合部件152覆盖半导体芯片2的侧面及上表面,因此使让布线材料腐蚀的水分、湿气、腐蚀性气体等难以进入开口部10内,能够防止因布线的断线而产生的故障。即,本实施例的半导体模块1,与以往的半导体模块相比,能够提高耐湿性。其结果在向使用了焊药球17的母板进行安装时难以产生不良现象,即使端子数增加时,也能够实现低成本、高可靠性的半导体模块。
并且,关于第1树脂衬底3及第2树脂衬底4,能够在安装半导体芯片2后,进行必要的电检查和预烧(burn-in)试验,仅将良品使用在半导体模块的制作中。由于在叠层树脂衬底及片状部件5时,通过加压和加热来压缩且固化构成片状部件5的第2树脂基材16的第2埋入导体9,因此能够同时实现第2埋入导体9和第1埋入导体7的电连接,以及第2埋入导体9的低电阻化。
而且,由于当将构成片状部件5的刚性较高的第2树脂基材16的厚度形成得厚于半导体芯片2时,能够降低制造时加在半导体芯片2上的负荷,因此能够防止在半导体芯片2自身、和半导体芯片2与树脂衬底的连接部发生不良现象。
另外,没有特别限定形成在半导体芯片2上的半导体装置,例如,也可以在安装在第1树脂衬底3的半导体芯片2形成半导体存储装置,同时,在安装在第2树脂衬底4的半导体芯片2形成控制半导体存储装置的控制用半导体装置。
—半导体模块的制造方法—
以下,参照附图对本实施例的半导体模块的制造方法加以说明。
首先,对获得规定形状的半导体芯片2的方法加以说明。
图6(a)~图6(c)为示出了装载在本实施例的半导体模块1的半导体芯片的制造方法的一个例子的剖面图。
如图6(a)所示,对于完成了半导体芯片所需的电路加工工序的半导体晶片30,通过电解镀和SBB(标准隆起物焊接)法在多个半导体芯片2的主面的焊接衬垫(bonding pad)上形成电极隆起物28。
其次,如图6(b)所示,利用切割和激光从主面一侧开始沿布置在半导体晶片30内的多个半导体芯片2之间的分离区将其切到途中为止。
其次,如图6(c)所示,能够通过用化学蚀刻、背面研磨或等离子体蚀刻的任意一个方法、或者并用这些方法来除去半导体晶片30的背面,使半导体晶片的厚度为30μm或30μm以上150μm或150μm以下左右,使半导体芯片2成为单片。
其次,利用图7对制作用以安装半导体芯片2的第1树脂衬底3及第2树脂衬底4的方法的一个例子加以说明。以下,以第1树脂衬底3为例加以说明。这里,对将玻璃环氧树脂用作第1树脂衬底3的构成部件的第1树脂基材8,将铜箔19用作布线12及连接片13的情况加以说明。图7(a)~图7(d)为示出了用在本实施例的半导体模块中的树脂衬底的制作方法的剖面图。
如图7(a)所示,准备好在第1树脂基材8的两面形成了铜箔19的两面贴铜衬底18。该两面贴铜衬底18,在厚度为70μm的第1树脂基材8的两面粘合有厚度为9μm、12μm、24μm、35μm的任意一个尺寸的铜箔19,总厚度大约在100μm前后。
其次,如图7(b)所示,通过激光在该两面贴铜衬底18的规定位置形成贯通的贯穿孔70。这里,也可以用钻孔机形成贯穿孔70。
接着,如图7(c)所示,在两面贴铜衬底18的两面贴上感光性膜20,在第1树脂基材8的一个面分别形成半导体元件连接端子11、连接片13、连接半导体连接端子11和连接片13的布线12。并且,在另一个面形成连接片13。该图案的形成是使用感光性膜20,通过光刻和蚀刻技术进行的。然后,将感光性膜20从两面贴铜衬底18的两面剥离掉(图中没有示出)。
然后,如图7(d)所示,向贯穿孔70填充例如导电性膏。若对该导电性膏加热,使其固化的话,则能够获得具有第1埋入导体7的第1树脂衬底3。另外,第1树脂衬底3及第2树脂衬底4不仅仅是通过上述制造方法,也可以用一般制作两面布线衬底的制造方法和材料来制作。
其次,参照图8对制作构成片状部件5的第2树脂基材16的方法加以说明。图8(a)~图8(f)为示出了用在本实施例的半导体模块中的片状部件的制作方法的剖面图。
其次,如图8(a)所示,准备好厚度厚于半导体芯片2的第2树脂基材16。例如,能够使用玻璃布环氧树脂作为第2树脂基材16。例如,在半导体芯片2的厚度为75μm时,使第2树脂基材16的厚度大约为100μm的厚度。
其次,如图8(b)所示,在第2树脂基材16的上表面及下表面形成由聚(酰)亚胺和PET树脂等构成的厚度各为15μm左右的耐热性保护膜205。
其次,如图8(c)所示,用激光在该第2树脂基材16的规定位置形成贯穿孔90。并且,同样使用激光在第2树脂基材16的中央区域形成可收容半导体芯片2的大小的开口部10。然后,从第2树脂基材16的上表面及下表面将耐热性保护膜205剥掉。另外,在图8(c)中一直表示到形成贯穿孔90及开口部10为止的地方。
接着,如图8(d)所示,将与在第2树脂基材16形成的贯穿孔90对应的位置上设置了孔的掩蔽膜21贴在第2树脂基材16的两面后,例如,用丝网印刷法对贯穿孔90填充导电性膏。掩蔽膜21是用以形成第2埋入导体9的突起部310的。
其次,如图8(e)所示,通过一边对填充到贯穿孔90内和掩蔽膜21的孔的导电性膏加压,一边加热,来使导电性膏为半固化状态,且提高导电性膏的填充密度。这样一来,导电性膏实现了在电方面的低电阻化。
其次,如图8(f)所示,若剥掉掩蔽膜21的话,就完成了构成片状部件5的第2树脂基材16的制作。另外,由于被填充了导电性膏的第2埋入导体9还处于半固化状态,因此在通过加压和加热被压缩的同时,具有固化的特性。
其次,对制作图4(a)、图4(b)所示的片状部件5用的第1粘合部件151的方法加以说明(图中没有示出)。
首先,用规定量调配为玻璃环氧树脂和芳族聚酰胺环氧树脂等热固性树脂的主要材料的液体状树脂和固化剂、固化促进剂、无机填充剂、连接剂等材料。其次,将调配的混合物维持在40℃或40℃以上120℃或120℃以下的温度,充分搅拌。其次,作为一个例子,预先设定20μm的均等间隔,且向维持在40℃或40℃以上120℃或120℃以下的温度的辊(roller)注入材料的混合物。这样一来,混合物就经过辊成为厚度为20μm的被固化的树脂薄板。其次,利用加压、激光和切断机将所获得的树脂薄板分为单个的第1树脂衬底3、第2树脂衬底4或第2树脂基材16的大小。另外,也可以根据需要使被固化的树脂薄板的纵横尺寸为单个的整数倍。并且,有时根据其用途在材料的混合物中不调配无机填充剂。藉此方法,来制作第1粘合部件151。
另一方面,制作图4(c)、图4(d)所示的片状部件5用的第2粘合部件152的方法如下。
首先,将让混合材料的上述混合物经过的辊的间隙预先设定为40μm的均等间隙,在温度低于上述辊温度的情况下向辊内注入混合物。藉此方法,获得半固化树脂的薄板。然后,通过用可形成比开口部小的凸起区域的成型模具对与第2树脂基材16的开口部10对应的区域进行加压,来制作图4(c)、图4(d)所示的中央部分厚于其它部分的第2粘合部件152。另外,将成型模具的温度维持在40℃或40℃以上120℃或120℃以下的温度。
通过上述方法,能够制作使用在片状部件5的第1粘合部件151及第2粘合部件152。另外,在叠层树脂衬底时,既可以将厚度均匀的粘合部件贴在第2树脂基材16的两面,也可以将中央部的厚度厚于其它部分的粘合部件贴在第2树脂基材16的两面。
其次,对在第1树脂衬底3及第2树脂衬底4上安装半导体芯片2的工序加以说明。
半导体芯片2的安装是例如用焊药和导电性树脂将半导体芯片2的电极隆起物28、和第1树脂衬底3及第2树脂衬底4的半导体元件连接端子11接合在一起。也可以让半导体芯片2的背面与树脂衬底面对面,通过引线接合将半导体芯片2和半导体元件连接端子11连接在一起,这里没有示出。而且,在半导体芯片2上涂敷密封树脂24,使其固化,将接合后的间隙部分埋住。藉此方法,来制作安装了半导体芯片2的第1树脂衬底3和第2树脂衬底4。若在这之后进行电检查和预烧(burn-in)试验的话,则能够获得与一般被封装的半导体元件具有相同的可靠性的半导体元件。
其次,参照图9对通过片状部件5叠层安装了半导体芯片2的第1树脂衬底3和第2树脂衬底4,使它们一体化的工序加以说明。图9为将图1所示的第1实施例所涉及的半导体模块分解而示的图。在同图中,为了便于说明,将第1树脂衬底3分别称为第一层第1树脂衬底31、第二层第1树脂衬底32及第三层第1树脂衬底33。并且,对构成片状部件5的第2树脂基材16也同样分别称为第一层第2树脂基材51、第二层第2树脂基材52及第三层第2树脂基材53。而且,对第1粘合部件151及第2粘合部件152也同样分别称为第一层第1粘合部件251、第二层第1粘合部件252、第三层第1粘合部件253、第一层第2粘合部件351、第二层第2粘合部件352及第三层第2粘合部件353。
如图9所示,将第2树脂衬底4布置在最下层,在第2树脂衬底4上依次布置第一层第2粘合部件351、第一层第2树脂基材51、第一层第1粘合部件251、第一层第1树脂衬底31,以后交替布置第二层第2粘合部件352、第二层第2树脂基材52、第二层第1粘合部件252、第二层第1树脂衬底32、第三层第2粘合部件353、第三层第2树脂基材53、第三层第1粘合部件253及第三层第1树脂衬底33。
此时,将分别安装在第1树脂衬底3和第2树脂衬底4的半导体芯片2分别布置在各自的上表面。并且,把第1树脂衬底3和第2树脂衬底4分别布置为使半导体芯片2被收容在构成各自的片状部件5的第2树脂基材16的开口部10。并且,精确地进行各第1树脂衬底3和第2树脂衬底4的连接片13、与构成片状部件5的第2树脂基材16的第2埋入导体9的突起部310的位置调整。
其次,在如上述那样布置各构成部件,让它们粘附在一起后,在大气中对该叠层体进行加热及加压。
这样一来,从第一层设置到第三层的各粘合部件软化,第一层第1树脂衬底31到第三层第1树脂衬底33的树脂衬底与第2树脂衬底4粘合在一起。而且,将两端部因加压及加热成为突起部310的第2埋入导体9布置在第2树脂基材16的上表面及下表面,穿过软化的第1粘合部件151和第2粘合部件152。因此,第2埋入导体9与分别设置在第2树脂衬底4、第一层第1树脂衬底31、第二层第1树脂衬底32以及第三层第1树脂衬底33的连接片13机械地接触,进行电连接。
与此同时,第1粘合部件151及第2粘合部件152流动,覆盖布置在第2树脂基材16的开口部10内的半导体芯片2的侧面及上表面(与主面对着的面),同时,第1粘合部件151及第2粘合部件152填充开口部10内。即,因加压和加热,第1粘合部件151和第2粘合部件152软化,同时,半固化状导电性膏被压缩,紧密地填充到贯穿孔中,且与连接片13产生良好的接触,完成低电阻的连接。若用规定时间进行加压和加热后将叠层体冷却取出的话,则能够获得用两个粘合部件覆盖半导体芯片2,叠层为一体化的多层结构半导体模块。
并且,在上述多层结构中,也可以将第一层第1粘合部件251和第一层第2粘合部件351贴在第一层第2树脂基材51的两面中的除了第2埋入导体9的突起部310的地方,将第二层第1粘合部件252和第二层第2粘合部件352贴在第二层第2树脂基材52的两面中的除了第2埋入导体9的突起部310的地方,将第三层第1粘合部件253和第三层第2粘合部件353贴在第三层第2树脂基材53的各树脂基材的两面中的除了第2埋入导体9的突起部310的地方。并且,也可以使用仅将粘合部件贴在一个面的树脂基材(图中没有示出)。
然后,若将焊药球17接合在第2树脂衬底4下表面的片(land)上的话,则能够获得可安装在母板上的多层结构半导体模块1。根据上述本实施例的半导体模块1的制造方法,由于使第2树脂衬底较厚,因此在为多层结构半导体模块1时、以及安装在母板上时都难以产生弯曲,同时,由于用第1粘合部件151以及第2粘合部件152覆盖半导体芯片2,因此能够完成耐湿性及机械环境可靠性较高的安装。另外,这里,示出了对每个模块叠层3个第1树脂衬底3的例子,也可以再叠层多个。
其次,对在通过上述加热及加压进行叠层体的一体化的工序中,第1粘合部件151和第2粘合部件152覆盖半导体芯片2的侧面及上表面的样子加以更详细地说明。
图10为示出了在本实施例的半导体模块的制造工序中,第1粘合部件151及第2粘合部件152覆盖半导体芯片2的侧面及上表面的样子的剖面图。
首先,如图10(a)所示,一边调整各构成部件的纵横位置,一边从最下层依次叠层安装了半导体芯片2的第2树脂衬底4、第一层第2粘合部件351、第一层第2树脂基材51、第一层第1粘合部件251、安装了半导体芯片2的第一层第1树脂衬底31。
其次,如图10(b)所示,一边对第2树脂衬底4的与安装了半导体芯片2的面对着的面(下表面)、和第一层第1树脂衬底31的半导体芯片2的安装面之间施加压力,一边进行加热。在本工序中,将各构成部件加压到彼此接触的位置为止。
其次,如图10(c)所示,因加热而软化的第一层第2粘合部件351覆盖半导体芯片2的上表面(与主面对着的面)和侧面,开始填充到第一层第2树脂基材51的开口部10,同时,第一层第2树脂基材51的第2埋入导体9的突起部310的一部分进入到第一层第1粘合部件251和第一层第2粘合部件351两粘合部件中。
接着,如图10(d)所示,第一层第1粘合部件251和第一层第2粘合部件351完全覆盖半导体芯片2,将第一层第2树脂基材51的开口部10埋住,同时,设置在第一层树脂衬底3a的第2埋入导体9两端的突起部310,分别穿破第一层第1粘合部件251和第一层第2粘合部件351两个粘合部件,与第一层第1树脂衬底31和设置在第2树脂衬底4的连接片13机械地接触。藉此方法,来进行这些连接片13和第2埋入导体9之间的电连接。与此同时,第一层第1树脂衬底31和第2树脂衬底4通过第一层第2树脂基材51叠层且粘合在一起,获得多层结构半导体模块。根据上述本实施例的半导体模块1的制造方法,由于使第2树脂衬底较厚,因此在使半导体模块1为多层结构时和将其安装在母板上时难以产生弯曲,同时,由于用第1粘合部件151及第2粘合部件152覆盖半导体芯片2,因此能够实现耐湿性及机械环境可靠性较好的安装。
另外,为了将第1粘合部件151及第2粘合部件152填充到开口部10内,可以在空气中进行加压和加热,也可以为了无缝隙地完全埋住半导体芯片2而在真空中进行加压及加热,预先在树脂衬底设置放出空气的孔也较有效。
另外,如图4(c)、图4(d)所示,当使用让中央部分较厚的粘合部件时,与使用厚度均匀的粘合部件时相比,能够更确实地填充开口部10。
(第2实施例)
以下,参照图11到图14对本发明的第2实施例所涉及的多层结构半导体模块100加以说明。
—半导体模块的结构—
图11为示出了本实施例的多层结构半导体模块100的整体结构的概要立体图。图12为沿着图11所示的Xll—Xll线将本实施例的多层结构半导体模块切断时的剖面图。另外,在这些图中,各厚度和长度等从图的制作上来看与实际形状不同。并且,埋入导体、外部连接用外部连接端子的个数和形状也与实际形状不同,为便于用图表示的形状。这在以后的图中也是一样。另外,在图11及图12中,对与第1实施例相同的同一部件标注与图1及图2同一的符号。
本实施例的多层结构半导体模块100与第1实施例的多层结构半导体模块的不同之处在于:在树脂衬底的叠层工序中设置有预先粘合在片状部件5的下表面的粘合层(第2粘合部件)15。
如图11及图12所示,本实施例的半导体模块100是通过将在上表面安装了半导体芯片2的第1树脂衬底3和片状部件5交替叠层而成的。而且,在半导体模块100中,用在最下层的树脂衬底(第2树脂衬底4)的厚度厚于其它树脂衬底,同时,将成为外部连接端子的焊药球17设置在第2树脂衬底4的下表面。半导体模块100具有通过叠层这些第1树脂衬底3、第2树脂衬底4及片状部件5,进行加热和加压而使其为一体化的结构。在本实施例的例子中,在半导体模块100中多个第1树脂衬底3与片状部件5共同叠层在一起。并且,在本实施例的半导体模块100中,用为片状部件5的一部分的第1粘合部件151覆盖半导体芯片2的上表面(背面,即与主面对着的面)及侧面。在第2粘合部件没有覆盖半导体芯片2的方面与第1实施例的半导体模块不同。
对本实施例的半导体模块的结构进行更详细地说明。
由于使用在本实施例的半导体模块100中的第1树脂衬底3及第2树脂衬底4的结构与第1实施例一样,因此在此省略说明。
其次,片状部件5具有在中央区域形成有可收容半导体芯片2的开口部10的第2树脂基材16;向第2树脂基材16内的与设置在第1树脂衬底3的第1埋入导体7一致的位置埋入的、由导电性树脂材料构成的第2埋入导体9;在中央区域形成可收容半导体芯片2的开口部10,设置在第2树脂基材16的下表面上的粘合层15;和布置在第2树脂基材16的上表面上,中央部分覆盖半导体芯片2的上表面及侧面,且填充开口部10的第1粘合部件151。
第1粘合部件151和粘合层15都由通过加热软化而产生粘合性的材料构成,也可以相互用同一材料构成。
第2埋入导体9具有其两端从第2树脂基材16、第1粘合部件151及粘合层15的表面突出所规定的高度的突起部310。并且,该第2埋入导体9在叠层前为半固化状态,通过叠层后的加压和加热被压缩固化,同时,通过主要与第1树脂衬底3及第2树脂衬底4的第1埋入导体7机械地接触而产生电连接。构成该片状部件5的第2树脂基材的上表面图与图5(a)一样。并且,在半导体模块100中,粘合第1树脂衬底3的下表面(与安装面对着的面)和片状部件5的上表面的第1粘合部件151与第1实施例的第1粘合部件151一样,在此对其说明加以省略。另外,第1粘合部件151,既可以使用厚度均匀的,也可以使用仅使中央部分较厚的。
本实施例的半导体模块100为上述结构。另外,作为构成第1树脂衬底3和第2树脂衬底4的第1树脂基材8、以及构成片状部件5的第2树脂基材16,既可以使用玻璃环氧树脂和芳族聚酰胺环氧树脂等彼此相同的材料,也可以是对第1树脂衬底3和第2树脂衬底4例如使用玻璃环氧树脂,而对片状部件5例如使用芳族聚酰胺环氧树脂等,各自使用不同的材料。另外,两者的平面外形尺寸相同。而且,设置在片状部件5的第1粘合部件151和粘合层15也可以由半固化片状玻璃环氧树脂和芳族聚酰胺环氧树脂等构成。另外,平面外形尺寸与树脂衬底相同。
并且,也可以在叠层树脂衬底和片状部件5之前,预先将第一层第1粘合部件251贴在第一层第2树脂基材51的没有设置粘合层15的面(上表面)中的除了第2埋入导体9的突起部310的地方,将第二层第1粘合部件252贴在第二层第2树脂基材52的没有设置粘合层15的面(上表面)中的除了第2埋入导体9的突起部310的地方,将第三层第1粘合部件253贴在第三层第2树脂基材53的没有设置粘合层15的面(上表面)中的除了第2埋入导体9的突起部310的地方(图中没有示出,参照图9的符号)。
并且,也可以在各第2树脂基材16的下表面布置粘合部件,在上表面设置在叠层工序之前贴上的粘合层15(图中没有示出)。
上述本实施例的半导体模块100与第1实施例所涉及的半导体模块1发挥几乎相同的效果。即,根据本实施例的半导体模块,由于将布置在最下层的第2树脂衬底4形成得厚于第1树脂衬底3,因此在让模块为多层结构时,也能够使弯曲非常地小。而且,在本实施例的半导体模块1中,由于第1粘合部件151及第2粘合部件152覆盖半导体芯片2的侧面及上表面,因此让布线材料腐蚀的水分、湿气、腐蚀性气体等难以进入开口部10内,能够防止因布线的断线而发生的故障。即,本实施例的半导体模块1,与以往的半导体模块相比,在提高耐湿性的同时,还提高了可靠性。因此,在向使用了焊药球17的母板进行安装时难以产生不良现象,能够用低成本实现可靠性较高的半导体模块。
而且,由于在将构成片状部件5的刚性较高的第2树脂基材16的厚度形成得厚于半导体芯片2时,能够降低在制造时施加在半导体芯片2的负荷,因此能够防止在半导体芯片2的自身、以及半导体芯片2和树脂衬底的连接部产生不良。
—半导体模块的制造方法—
以下,参照图13和图14对叠层分别安装了半导体芯片2的第1树脂衬底3及第2树脂衬底4、和布置在树脂衬底之间的片状部件5,使其一体化的工序加以说明。
图13(a)~图13(g)为示出了使用在本实施例的半导体模块中的片状部件的制造方法的剖面图,图14为将图11及图12所示的本实施例的半导体模块分解而示的图。
首先,如图13(a)所示,准备好厚度厚于半导体芯片2的玻璃布环氧树脂衬底等作为本实施例的片状部件5的第2树脂基材16。例如,当半导体芯片2的厚度为75μm时,最好使第2树脂基材16的厚度大约为100μm。
其次,如图13(b)所示,在第2树脂基材16的一个面形成由玻璃环氧树脂和芳族聚酰胺环氧树脂构成的半固化片粘合层(粘合层15)。使该粘合层15的厚度为20μm或20μm以上。
接着,如图13(c)所示,在第2树脂基材16的两面形成由聚酰亚胺和PET树脂构成的耐热性保护膜205。
其次,如图13(d)所示,用激光在第2树脂基材16、粘合层15及耐热性保护膜205的规定位置上形成贯穿孔90。并且,与此同时,在第2树脂基材16的中央区域形成可收容半导体芯片2的尺寸的开口部10。然后,将耐热性保护膜205从第2树脂基材16及粘合层15剥掉。
接着,如图13(e)所示,粘贴在第2树脂基材16的上表面及粘合层15的下表面中的、从平面上来看与贯穿孔90对应的位置上设置了孔的掩蔽膜21。该孔是用以形成第2埋入导体9的突起部310的。然后,例如,用丝网印刷法向贯穿孔90填充导电性膏。此时,在形成了粘合层15的面形成厚度薄于形成在相反一侧的面的掩蔽膜21。这样一来,能够使第2埋入导体9的第2树脂基材16的上表面一侧的突起部310与第2树脂基材16的下表面一侧的突起部310的高度相同。但是,突起部310的高度在第2树脂基材16的两个面并一定必须要相同,也可以彼此不同。
其次,如图13(f)所示,通过一边对填充到贯穿孔90及掩蔽膜21的孔中的导电性膏加压,一边加热,来提高导电性膏的填充密度,实现该导电性膏在电方面的低电阻化,同时,使该导电性膏为半固化状态。
其次,如图13(g)所示,在将掩蔽膜21从第2树脂基材16剥掉后,就能够制作在片状部件5的一个面具有粘合层15的第2树脂基材16。另外,由于在本工序结束时第2埋入导体9还处于半固化状态,因此在通过加压和加热被压缩的同时,还具有固化的特性。
另外,由于将半导体芯片2安装到各树脂衬底的方法、将焊药球17连接到第2树脂衬底4的方法等与第1实施例相同,因此在此加以省略。
通过使片状部件5为上述结构,除了能够获得在第1实施例的半导体模块中获得的优点之外,还能够删除构成部品的数目,能够减少制造成本。
其次,参照图14对叠层第1树脂衬底3及第2树脂衬底4、和片状部件5,使其一体化的工序加以说明,该第1树脂衬底3及该第2树脂衬底4安装了半导体芯片2,片状部件5由在一个面具备粘合层15的第2树脂基材16和第1粘合部件151构成。在图14中,为了便于说明,将3个第1树脂衬底3分别称为第一层第1树脂衬底31、第二层第1树脂衬底32及第三层第1树脂衬底33。并且,对构成片状部件5的第2树脂基材16也同样分别称为第一层第2树脂基材51、第二层第2树脂基材52及第三层第2树脂基材53。并且,对第1粘合部件151也同样分别称为第一层第1粘合部件251、第二层第1粘合部件252、第三层第1粘合部件253。
如图14所示,将第2树脂衬底4布置在最下层,在第2树脂衬底4上依次布置第一层第2树脂基材51、第一层第1粘合部件251、第一层第1树脂衬底31,以后交替依次布置第二层第2树脂基材52、第二层第1粘合部件252、第二层第1树脂衬底32、第三层第2树脂基材53、第三层第1粘合部件253及第三层第1树脂衬底33。
此时,将分别安装在多个第1树脂衬底3的半导体芯片2的每一个和安装在第2树脂衬底4的半导体芯片2布置为从平面上来看彼此重叠的样子。并且,将各第1树脂衬底3和第2树脂衬底4布置为使半导体芯片2被收容在第2树脂基材16的开口部10。并且,进行位置调整,使第1树脂衬底3和第2树脂衬底4的连接片13、与设置在片状部件5的第2埋入导体9的突起部310准确地连接在一起。
通过这样布置叠层树脂衬底及片状部件5,让各部件粘附在一起后,在大气中对叠层体进行加热及加压。这样一来,从第一层设置到第三层为止的各第1粘合部件151及设置在各第2树脂基材16的一个面的粘合层15软化,使第一层第1树脂衬底31到第三层第1树脂衬底33为止的各树脂衬底与第2树脂衬底4粘合在一起。而且,使第2树脂衬底4、和第一层第1树脂衬底31到第三层第1树脂衬底33为止的各连接片13连接在一起。此时,第2埋入导体9的突起部310布置在第2树脂基材16的一个面,穿透软化的第1粘合部件151,与第1埋入导体7机械地接触,电连接。并且,与此同时,第1粘合部件151流动,注入到第2树脂基材16的开口部10内,覆盖布置在开口部10内的半导体芯片2的上表面及侧面,同时,第1粘合部件151填充到开口部10。
即,因加压和加热,第1粘合部件151软化,同时,半固化状导电性膏被压缩,紧密地填充到贯穿孔中。并且,与连接片13产生良好的接触,形成低电阻的连接。若用规定时间进行加压和加热后将半导体模块冷却取出的话,则能够获得用第1粘合部件151覆盖半导体芯片2,叠层为一体化的多层结构半导体模块。
根据上述本实施例的半导体模块100的制造方法,由于使第2树脂衬底4较厚,因此在为多层结构半导体模块1时、以及将其安装到母板上时都难以产生弯曲,同时,由于用第1粘合部件151覆盖半导体芯片2,因此与以往的半导体模块相比,能够提高耐湿性及机械环境的可靠性。
(第3实施例)
以下,参照图15到图18对本发明的第3实施例所涉及的多层结构半导体模块110加以说明。
图15为示出了第3实施例所涉及的半导体模块的整体结构的概要立体图,图16为沿着图15所示的XVl—XVl线将本实施例的半导体模块切断时的剖面图。对与第1实施例及第2实施例所涉及的半导体模块的同一部件标注与图1、图2及图11、图12同一的符号,对其详细说明加以省略。
—半导体模块的结构—
如图15及图16所示,本实施例的半导体模块110,包括第2树脂衬底4和叠层体,该第2树脂衬底4安装了半导体芯片2,该叠层体是将形成了收容半导体芯片2的开口部10的片状部件5、和安装了半导体芯片2的第1树脂衬底3交替叠层多次而成,布置在第2树脂衬底4上。在树脂衬底中布置在最下层的第2树脂衬底4厚于第1树脂衬底3。并且,在第2树脂衬底4的下表面设置有成为用以连接到母板(图中没有示出)的外部连接端子的焊药球17。并且,第2树脂衬底4及第1树脂衬底3通过为片状部件5的一部分的粘合层15粘合在一起,成为一体化。
本实施例的半导体模块110的特征在于:用比粘合层15的软化温度低的低应力树脂320覆盖布置在开口部10内的各半导体芯片2的上表面(背面)及侧面,用低应力树脂320填充开口部10内。
对本实施例的半导体模块的结构进一步进行详细说明。
由于使用在本实施例的半导体模块110中的第1树脂衬底3及第2树脂衬底4的结构与第1实施例一样,因此在此对其说明加以省略。
其次,片状部件5具有在中央区域形成有可收容半导体芯片2的开口部10的第2树脂基材16;向第2树脂基材16内的与设置在第1树脂衬底3的第1埋入导体7一致的位置埋入的、由导电性树脂材料构成的第2埋入导体9;和在中央区域形成可收容半导体芯片2的开口部10,设置在第2树脂基材16的上表面及下表面上的粘合层15。
并且,如上所述,半导体芯片2中的除布置在最上层以外的半导体芯片2的上表面及侧面被低应力树脂320覆盖。低应力树脂320由软化温度低于粘合层15,且常温下的刚性小于粘合层15的材料构成。将例如环氧树脂和聚丁二烯系树脂、以及对这些树脂掺入其它低温软化型低应力树脂而形成的树脂等用作低应力树脂320的材料。在叠层工序中将低应力树脂320布置在片状部件5上。最好在叠层前的片状部件5中使低应力树脂320的厚度薄于第2树脂基材16的厚度。
并且,片状部件5中的第2埋入导体9,其两端成为从第2树脂基材16及粘合层15突出的突起部310,在制造时的叠层工序前为半固化状态。通过在制造工序中对第2埋入导体9进行加热及加压而使其与第1埋入导体7机械地接触,与设置在第1埋入导体7及半导体芯片2上的半导体元件等电连接。另外,构成本实施例的片状部件5的第2树脂基材16与图5(a)所示的第1实施例的第2树脂基材相同。
通过上述结构,在本实施例的半导体模块110中,由于能够减少施加在安装在树脂衬底的半导体芯片2上的应力,因此能够防止在半导体芯片2内的断线和发生连接不良、以及在半导体芯片2和树脂衬底之间发生连接不良等。
另外,构成第1树脂衬底3及第2树脂衬底4的第1树脂基材8、和构成片状部件5的第2树脂基材16也可以由玻璃环氧树脂和芳族聚酰胺环氧树脂等彼此相同的材料构成。并且,也可以是例如使第1树脂衬底3和第2树脂衬底4的材料为玻璃环氧树脂,使片状部件5的材料为芳族聚酰胺环氧树脂等,用彼此不同的材料构成这些部件。另外,使片状部件5的平面外形尺寸与各树脂衬底一样。而且,也可以将由半固化片状玻璃环氧树脂和芳族聚酰胺环氧树脂等构成的粘合层15使用于片状部件5的第2树脂基材16、和第1树脂衬底3或第2树脂衬底4之间的粘合中。
—半导体模块的制造方法—
以下,参照图17和图18对将第1树脂衬底3及第2树脂衬底4、和片状部件5叠层在一起,使其一体化的工序加以说明,该第1树脂衬底3及第2树脂衬底4分别安装有半导体芯片2,该片状部件5布置在树脂衬底之间。
图17(a)~图17(g)为示出了使用在本实施例的半导体模块中的片状部件的制造方法的剖面图,图18为将图15及图16所示的本实施例的半导体模块分解而示的图。
首先,如图17(a)所示,准备好厚度厚于半导体芯片2的玻璃布环氧树脂衬底等作为使用在本实施例的片状部件5的第2树脂基材16。例如,在半导体芯片2的厚度为75μm时,最好使第2树脂基材16的厚度大约为100μm。
接着,如图17(b)所示,在第2树脂基材16的两面形成利用玻璃环氧树脂和芳族聚酰胺环氧树脂制成的半固化片粘合层(粘合层15)。使该粘合层15的厚度为20μm或20μm以上。
其次,如图17(c)所示,在第2树脂基材16的两面形成由聚酰亚胺和PET树脂构成的耐热性保护膜205。
其次,如图17(d)所示,通过激光在第2树脂基材16、粘合层15及耐热性保护膜205的规定位置形成贯穿孔90。并且,与此同时,在第2树脂基材16的中央区域形成可收容半导体芯片2的尺寸的开口部10。然后,将耐热性保护膜205从粘合层15剥掉。
其次,如图17(e)所示,将掩蔽膜21贴在形成在第2树脂基材16的两面的粘合层15上,该掩蔽膜21在从平面上来看与贯穿孔90重叠的位置上形成有孔。该孔为用以形成第2埋入导体9的突起部310的孔。然后,例如,用丝网印刷法将导电性膏填充到贯穿孔90中。
其次,如图17(f)所示,通过对填充到贯穿孔90及掩蔽膜21的孔中的导电性膏一边进行加压,一边进行加热,来提高填充密度,实现该导电性膏在电方面实的低电阻化,同时,使其为半固化状态。
最后,如图17(g)所示,在从第2树脂基材16将掩蔽膜21剥掉后,就能够制作在片状部件5的两面具有粘合层15的第2树脂基材。另外,由于在本工序结束时第2埋入导体9还为半固化状态,因此通过加压和加热被压缩的同时,还具有固化的特性。
另外,由于将半导体芯片2安装到各树脂衬底的方法、将焊药球17连接在第2树脂衬底4的方法等与上述第1实施例一样,因此在此对其说明加以省略。
通过使片状部件5为上述结构,能够不用图4(a)~图4(d)那样的粘合部件来形成半导体模块。此时,通过另外设置形状接近于半导体芯片2的形状的粘合部件,与第1实施例的半导体模块相比,能够简单地作成粘合部件。因此,在能够获得在第1实施例的半导体模块中所获得的优点之外,还能够使粘合部件的制造变得容易,削减半导体模块的制造成本。
其次,参照图18对叠层第1树脂衬底3及第2树脂衬底4、和片状部件5,使它们一体化的工序加以说明,该第1树脂衬底3及第2树脂衬底4安装有半导体芯片2,该片状部件5由在两面具备了粘合层15的第2树脂基材16和低应力树脂320构成。在图18中,为了便于说明,将3个第1树脂衬底3分别称为第一层第1树脂衬底31、第二层第1树脂衬底32及第三层第1树脂衬底33。并且,将设置在3个地方的低应力树脂320也分别称为第一层低应力树脂41、第二层低应力树脂42及第三层低应力树脂43。对使用在片状部件5的第2树脂基材16也同样分别称为第一层第2树脂基材51、第二层第2树脂基材52及第三层第2树脂基材53。
如图18所示,将第2树脂衬底4布置在最下层,在第2树脂衬底4上依次布置第一层第2树脂基材51、第一层低应力树脂41、第一层第1树脂衬底31,以后交替布置第二层第2树脂基材52、第二层低应力树脂42、第二层第1树脂衬底32、第三层第2树脂基材53、第三层低应力树脂43及第三层第1树脂衬底33。
此时,将每一个安装在多个第1树脂衬底3的半导体芯片2、和安装在第2树脂衬底4的半导体芯片2布置为从平面上来看相互重叠的样子。并且,将各第1树脂衬底3和第2树脂衬底4布置为使半导体芯片2被收容在第2树脂基材16的开口部10。
其次,在收纳在开口部10内的半导体芯片2上安装片状低应力树脂320,该片状低应力树脂320的平面尺寸小于开口部10,由软化温度低于粘合层15,刚性低于粘合层15的材料构成。
并且,依次布置下一层的第1树脂衬底3、片状部件5和低应力树脂320。并且,进行位置调整,使各第1树脂衬底3及第2树脂衬底4的连接片13、与埋入第2树脂基材16的第2埋入导体9的突起部310准确地连接在一起。
用这样的布置,叠层树脂衬底及片状部件5,让各部件粘附在一起后,在大气中对叠层体进行加热及加压。这样一来,首先,从第一层设置到第三层的低应力树脂320软化,接着,接触到各树脂基材的两面的粘合层15软化。这样一来,第2树脂衬底4、和第一层第1树脂衬底31到第三层第1树脂衬底33粘合在邻接的第2树脂基材上。而且,第2树脂衬底4和从第一层第1树脂衬底31到第三层第1树脂衬底33的连接片13、与第2埋入导体9的突起部310机械地接触,进行电连接。并且,与此同时,低应力树脂320流动,覆盖布置在开口部10内的半导体芯片2的上表面及侧面,同时,低应力树脂320填充到开口部10。
即,由于加压和加热,粘合层15软化,同时,半固化状导电性膏被压缩,紧密地填充到贯穿孔中。并且,与连接片13产生良好的接触,完成低电阻的连接。若在用规定时间进行加压及加热后将半导体模块冷却取出的话,则能够获得半导体芯片2被低应力树脂320覆盖,且使安装了半导体芯片的多个树脂衬底叠层为一体化的多层结构半导体模块。
(第4实施例)
以下,参照图19对本发明的第4实施例所涉及的多层结构半导体模块加以说明。图19为示出了第4实施例所涉及的半导体模块的整体结构的剖面图。
如同图所示,本实施例的半导体模块125的特征在于:安装在布置在最上层的第1树脂衬底3和布置在最下层的第2树脂衬底4的半导体芯片2a、2d,厚于安装在其它第1树脂衬底3的半导体芯片2b、2c。与此相伴,在本实施例的半导体模块125中,片状部件5中的下层一侧的片状部件5a的厚度也变得较厚。由于这之外的地方与第1实施例到第3实施例所涉及的半导体模块1、100、110相同,因此在此省略说明。
由于通过使半导体模块125为上述结构,来使半导体芯片2a、2d的刚性变大,因此能够抑制在模块化时产生的弯曲。并且,由于使进行加压和加热时较易被施加压力的上层面和下层面的半导体芯片2a、2d较厚,因此即使有压力施加在半导体元件上,也能够实现难以产生裂纹等,且耐湿性很好的多层结构半导体模块125。
(第5实施例)
参照图20对本发明的第5实施例所涉及的多层结构半导体模块130加以说明。图20为示出了第5实施例所涉及的半导体模块130的结构的剖面图。
如图20所示,本实施例的半导体模块130的特征在于:构成为对于第1实施例到第3实施例的半导体模块1、100、110,再在模块的最上层贴合平面大小与第1树脂衬底3相同的刚性板22。
即,本实施例的半导体模块130还包括树脂基材23和刚性板22,该树脂基材23贴在第1到第3实施例的半导体模块的树脂衬底中的设置在最上层的第1树脂衬底3上,从平面上来看外形与第1树脂衬底3相同,该刚性板22贴在树脂基材23上,外形与第1树脂衬底3相同,热传导率大于第1树脂基材8及第2树脂基材16。
能够在叠层树脂衬底和片状部件5的工序中,预先将树脂基材23和刚性板22与其它部件共同叠层在一起,再通过加压和加热使它们同时与其它部件一体化,来作为粘贴树脂基材23和刚性板22的方法。或者,也可以在制作第1~第3半导体模块后,再贴上树脂基材23及刚性板22。
刚性板22既可以由铜、铁、铝、42合金那样的刚性较大,且热传导率较大的金属构成,也可以由氧化锆那样的陶瓷材料、含金属粉的塑料等构成。
而且,例如,还能够测定出在第1实施例所涉及的半导体模块1中产生的弯曲,选择可消除该弯曲的刚性板22的材料和厚度。或者,当在一定条件下制作半导体模块时,若预先知道所产生的弯曲朝向固定方向的话,则也可以将可消除加压和加热时所产生的弯曲的刚性板22布置在最上层后,再一起进行加压和加热。为了将弯曲消除,只要通过计算求出热性膨胀系数因弯曲方向不同而不同的材料和厚度就行。这样一来,能够制作将弯曲抑制在最小限度的半导体模块,能够抑制母板和焊药球17之间产生的连接不良。
这样一来,在本实施例的半导体模块130中,能够抑制整个模块的弯曲,而且能够通过设置刚性板22而使热均匀地加在加热时的片状部件和树脂衬底。
另外,半导体模块130内的半导体芯片2的厚度既可以都是相同的,也可以是使安装在第2树脂衬底4的半导体芯片2厚于安装在第1树脂衬底3的半导体芯片2。此时,由于模块上部通过刚性板22加固,同时,模块下部也通过较厚的半导体芯片2加固,因此能够更有效地减少半导体模块的弯曲。
图21为示出了本实施例所涉及的多层结构半导体模块130的变形例的剖面图。
本变形例的半导体模块140的特征在于:由包括贴合在片状部件5的刚性板22来代替布置在第1实施例到第3实施例的半导体模块1、100、110的最上层的安装有半导体芯片2的第1树脂衬底3。此时,将刚性板22设置为至少表层部分具有绝缘性。即使在此结构中,也能够将具有消除弯曲的特性的材料选为刚性板22。
(第6实施例)
参照图22对本发明的第6实施例所涉及的多层结构半导体模块170加以说明。图22为示出了第6实施例所涉及的半导体模块的结构的剖面图。
在本实施例的半导体模块170中,布置在中央层的第1树脂衬底3a、3b的第1埋入导体7a的直径,大于分别设置在树脂衬底中的布置在最上层的第1树脂衬底3c及第2树脂衬底4的第1埋入导体7b的直径。
而且,中央层的片状部件5c的第2埋入导体9a的直径也大于分别设置在片状部件5b和片状部件5d的第2埋入导体9b的直径,该片状部件5b布置在设置在(树脂衬底中的)最下层的第2树脂衬底4上,该片状部件5d布置在设置在最上层的第1树脂衬底3c下。
在叠层各部件进行加热和加压时,有时压力难以施加在中央层附近的片状部件5和第1树脂衬底3上,不能充分地压缩第1埋入部件7和第2埋入部件9。根据本实施例的半导体模块,当交替叠层第1树脂衬底3和片状部件5,将第2树脂衬底4布置在最下层,通过加热和加压使这些部件一体化时,能够使包含中央层的整个埋入导体的电阻一样。因此,即使与半导体模块的上层一侧及下层一侧相比,对半导体模块的中央层部分所进行的加压和加热不充分时,也能够降低设置在中央层部分的埋入导体的电阻。并且,由于与到此为止的实施例的半导体模块一样,半导体芯片2的上表面及侧面被粘合层或粘合部件等覆盖,因此本实施例的半导体模块170能够实现很好的耐湿性。
(第7实施例)
参照图23到图25对本发明的第7实施例所涉及的多层结构半导体模块加以说明。
图23(a)、图23(b)为示出了使用在第7实施例所涉及的半导体模块中的第1树脂衬底的上表面及下表面的图。这里,第1树脂衬底300的上表面为安装半导体芯片2的面。
本实施例的半导体模块的特征在于:将半导体元件连接端子116集中设置在第1树脂衬底300及第2树脂衬底(图中没有示出)的安装半导体芯片200的中央区域中,如图23所示。
与此布置相伴,连接半导体元件连接端子116和连接片131的布线120也与在第1实施例的半导体模块1中形成的布线不同。即,在本实施例的半导体模块中,通过在树脂衬底的上表面及下表面的两侧形成布线120,来使半导体元件连接端子116为精细节距(fine pitch),同时,用较宽的节距来形成布线120,如图23(a)、图23(b)所示。
图24(a)、图24(b)为安装在本实施例的第1树脂衬底的半导体芯片20的平面图、以及沿图24(a)所示的第1树脂衬底的XXlVb—XXlVb线的半导体芯片的剖面图。如同图所示,在半导体芯片200的中央部集中设置有电极隆起物280,在长方向两端部设置有彼此高度相等的辅助突起330。
图25为示出了将该半导体芯片200安装在第1树脂衬底300上的状态的剖面图。示出了将本实施例的半导体芯片200安装在第1树脂衬底300上的状态的剖面图。如同图所示,在安装半导体芯片200时,将半导体芯片200布置在第1树脂衬底300上,通过焊药或导电性粘合剂将电极隆起物280和半导体元件连接端子116接合在一起。由于在进行该位置调整时,存在有半导体芯片200的辅助突起330,因此能够在半导体芯片200不倾斜,与第1树脂衬底300保持良好的平行度的状态下接合在一起。而且,由于具有该辅助突起330,因此即使负荷加在半导体芯片200上,也能够防止裂纹等的发生。
安装后,向第1树脂衬底300和半导体芯片200之间的间隙填充含有无机填料的液体树脂240,将该间隙密封。若在第1树脂衬底300的半导体元件连接端子116的附近预先形成贯穿孔250的话,则能够在安装后很容易地从背面一侧注入液体状树脂240。另外,若在半导体芯片200的对应于辅助突起330的位置上预先设置虚拟电极140的话,则能够将半导体芯片200和第1树脂衬底300的平行度保持得更好。并且,不是一定需要通过液体状树脂240来进行密封,也能够将其省略。或者,也可以用液体状树脂240密封,再利用具有柔软性的树脂材料将含辅助突起330的周边部密封。若使用具有柔软性的材料的话,则能够吸收因线性膨胀系数的差异而产生的应力。
另外,第1树脂衬底300,在第1树脂基材80上具有半导体元件连接端子116、连接片131、布线120、虚拟电极140及第1埋入导体7。在交替叠层该第1树脂衬底300、或者与第1树脂衬底300同样制作而成的第2树脂衬底(图中没有示出)和对应于此布置的形状的片状部件,通过加热和加压使它们一体化后,就完成了本实施例的半导体模块(图中没有示出)。
由于藉此方法制成的本实施例的多层结构半导体模块,半导体芯片200、和第1树脂衬底300及第2树脂衬底(图中没有示出)的接合部面积较小,且被集中布置在一起,因此能够有效地抑制因半导体芯片200和第1树脂衬底300(或第2树脂衬底)的线性膨胀率的差而产生的双金属结构的弯曲。
(第8实施例)
参照图26对本发明的第8实施例所涉及的多层结构半导体模块加以说明。图26为使用在本实施例的半导体模块中的第1树脂衬底400的平面图。
如同图所示,本实施例的半导体模块的特征在于:在本实施例的半导体模块中,将与设置在半导体芯片上的电极隆起物连接的第1埋入导体132的直径形成得大于其它第1埋入导体7的直径。这里,电极隆起物是预先设定的,例如,为要求半导体芯片的高速动作(例如,100MHz或100MHz以上的数字信号的动作)的输入输出端子和电源端子、接地端子、逻辑端子等。这些端子必须形成降低电阻,同时,降低阻抗的稳定性线路。另一方面,由于必须高密度布置电极隆起物及与其相连的布线,因此对于输入输出端子和电源端子、接地端子、逻辑端子等其它端子,必须根据信号的特性,尽可能地使布线较细,缩小引线柱塞(via)的直径。这里,增大构成电传线路的第1埋入导体(图中没有示出)的直径和形成在其周围的连接片130的直径,该电传线路连接在要求半导体芯片的高速动作的输入输出端子和电源、接地端子、逻辑端子等上。
并且,也增大与此相应的片状部件的第2埋入导体的直径,图中没有示出。若与第1实施例的制造方法一样将这样的结构的第1树脂衬底400、和第2树脂衬底4及片状部件5叠层在一起,进行加压和加热的话,则能够获得本实施例的多层结构半导体模块(图中没有示出)。
根据本实施例的半导体模块,由于当在通过半导体芯片的输入输出端子进行处理的信号中,需要传送和接收高速动作的信号的电传线路、和传送和接收逻辑信号的电传线路时,增大了构成电传线路的一部分的第1埋入导体及第2埋入导体的直径,因此能够稳定地接收和传送电信号。特别是在叠层结构中的每一个所叠层的树脂衬底和片状部件中,有可能用以埋入的孔的直径、导体的直径不同,有可能在埋入导体部的接合上会产生接合不完全,有可能因弯曲而产生连接电阻的不同等。因此,可能因各层间的阻抗不同和不匹配而产生信号的反射,产生特性变动,而使用本实施例的半导体模块,能够防止这样的不良现象。而且,由于能够缩小电传线路的电阻成分,因此能够抑制因焦耳热而引起的模块内部的发热。
另外,第1实施例到第8实施例以将玻璃环氧树脂等用作第1树脂衬底400的例子为主体加以了说明,本发明并不限定于此。例如,也可以将含70wt%~95wt%的无机填料和热固性树脂的混合物用作第1树脂衬底400和第2树脂衬底4的第1树脂基材8或片状部件5的第2树脂基材16。由于通过使用这样的材料,能够使树脂衬底的热性膨胀系数接近于半导体芯片,因此对抑制弯曲很有效。
(第9实施例)
以下,参照图27到图29对本发明的第9实施例所涉及的多层结构半导体模块160加以说明。
图27为本实施例的多层结构半导体模块160的剖面图。另外,在这些图中,各厚度和长度等在图的制作上与实际的形状不同。并且,埋入导体和外部连接用外部连接端子的个数和形状也与实际的形状不同,为便于用图形表示的形状。
本实施例的半导体模块160,是通过将安装了半导体芯片210的第1树脂衬底3和片状部件5交替叠层在一起形成的。而且,在半导体模块160中,用在最下层的树脂衬底(第2树脂衬底4)的厚度厚于其它树脂衬底,且在第2树脂衬底4的下表面设置有成为外部连接端子的焊药球17。
各片状部件5具有第2树脂基材16、第1粘合部件151、第2粘合部件152和第2埋入导体9,该第2树脂基材16在其中央部形成了收容半导体芯片210的开口部10,该第1粘合部件151形成在第2树脂基材16的上表面、覆盖在中央区域被树脂密封的半导体芯片210的侧面及上表面,该第2粘合部件152形成在第2树脂基材16的下表面、在中央区域与第1粘合部件151粘接在一起、且覆盖被树脂密封的半导体芯片210的侧面及上表面,该第2埋入导体9分别贯穿第2树脂基材16、第1粘合部件151及第2粘合部件152。
每一个第1树脂衬底3具有第1树脂基材8、多个半导体元件连接端子(图中没有示出)、多个第1埋入导体7、多个连接片13、和多根布线12,该多个半导体元件连接端子例如形成在第1树脂基材8的上表面、连接在半导体芯片210的主面上,该多个第1埋入导体7设置在第1树脂基材8的周边部、贯穿第1树脂基材8,该多个连接片13设置在第1树脂基材8的两面上且设置在第1埋入导体7的两端,该多根布线12将规定的半导体元件连接端子、和连接片13及第1埋入导体7连接在一起。并且,在第2树脂衬底4的两面也设置有连接片13,在第2树脂衬底4的上表面与第1树脂衬底3的上表面同样设置有布线12、半导体元件连接端子。
本实施例的半导体模块160的特征在于:半导体芯片210的背面通过绝缘性的固定剂62粘合在第1树脂衬底3及第2树脂衬底4上,同时,半导体芯片210的主面通过金属细线60连接在半导体元件连接端子上。半导体芯片210的主面及金属细线60,其平面尺寸小于开口部10,且被薄于第2树脂基材16的密封树脂66密封。如下所述,半导体芯片210通过以往的晶片接合方式和引线接合方式安装在树脂衬底上。
另外,在本实施例的半导体模块160中,除了使用在第1实施例中所述的那样的片状部件之外,还能够使用在第2实施例和第3实施例中所述的片状部件。另外,由于粘合部件、树脂基材的材质和结构等与第1实施例一样,因此在此省略说明。
这样一来,本发明的半导体模块的结构还能够适用于用金属细线60将半导体芯片210连接在树脂衬底上的端子上的情况。
其次,参照图28对安装在树脂衬底上、被树脂密封的半导体芯片210的形成工序加以说明。图28(a)~图28(d)为示出了本实施例的半导体模块中的具有被树脂密封的半导体芯片210的第1树脂衬底3的制造方法的剖面图。
首先,如图28(a)所示,准备好具有半导体元件连接端子11、布线12、连接片13、第1埋入导体7等的第1树脂衬底3。
其次,如图28(b)所示,在第1树脂衬底5及第2树脂衬底4上表面的中央区域涂敷绝缘性固定剂62,安装半导体芯片210。然后,通过加热进行晶片接合。接着,通过以往的引线接合方式用由金、铜、铝等构成的金属细线60将半导体芯片210的主面上的端子和第1树脂衬底3上的半导体元件连接端子11连接在一起。
其次,如图28(c)所示,将具备了腔的树脂成型模具64按压在第1树脂衬底3的面上,该腔可收容半导体芯片210、金属细线60、半导体元件连接端子11。另外,在本工序中,将树脂成型模具64和第1树脂衬底3预先保持为密封树脂66融解的温度。
其次,如图28(d)所示,将密封树脂66注入树脂成型模具64的腔内。在注入结束后,将其保持一定时间,待密封树脂66凝固后,打开树脂成型模具64。这样一来,能够获得可使用在本实施例的半导体模块160中的第1树脂衬底3。
另外,作为本实施例的半导体模块160的变形例,可以采用通过液体状密封树脂68密封半导体芯片210及金属细线60的方法来代替树脂成形模具64。
以下,参照图29对使用在本实施例的半导体模块160的变形例中的、形成安装被密封了的半导体芯片210的第1树脂衬底3a的工序加以说明。图29(a)~图29(d)为示出了使用在本实施例的半导体模块的变形例中的、安装了半导体芯片210的第1树脂衬底3a的制造方法的剖面图。
由于图29(a)、图29(b)所示的工序与上述图28(a)、28(b)所示的工序相同,因此对其说明加以省略。
其次,如图29(c)所示,通过调整压力和时间从针的前端将放入注射器(syringe)的粘度正好的液体状密封树脂68喷出,来用液体状密封树脂68覆盖半导体芯片210、金属细线60、半导体元件连接端子11。此时,使喷出的液体状密封树脂68的量为密封体小于第2树脂基材16的开口部10的面积,该密封体的厚度薄于第2树脂基材16的量。
其次,如图29(d)所示,用使所涂敷的液体状密封树脂68的确固化的温度和时间对液体状密封树脂68进行加热固化。这样一来,能够获得构成本变形例的半导体模块的第1树脂衬底3a(半导体模块没有在图中示出)。
象这样,通过预先用模具密封和焊接密封将安装在第1树脂衬底3上的半导体芯片210和金属细线60预制模,能够减少半导体模块的弯曲,而且,即使有负荷施加在半导体芯片210,也能够防止裂纹等的发生。并且,与到此为止所述的实施例的半导体模块一样,本实施例的半导体模块具有优良的耐湿性。
(实用性)
由于本发明的多层结构半导体模块能够抑制弯曲,成品率较好地接合到母板上,因此对携带电话和数码照相机等各种电子装置的小型化、高性能化很有用。

Claims (23)

1、一种多层结构半导体模块,其特征在于:
是将树脂衬底和片状部件交替叠层而成,其中,该树脂衬底具有第1树脂基材和贯穿上述第1树脂基材的第1埋入导体、在该树脂衬底的上表面上安装了半导体芯片,该片状部件具有形成了收纳上述半导体芯片的开口部的第2树脂基材和贯穿上述第2树脂基材的与上述第1埋入导体电连接的第2埋入导体;
还包括覆盖上述半导体芯片的上表面及侧面的粘合部件;
上述树脂衬底及上述片状部件有多个;
上述树脂衬底中的布置在最下层的树脂衬底厚于其它上述树脂衬底;
上述片状部件还具有第2粘合层,该第2粘合层设置在上述第2树脂基材的上表面及下表面的至少一个表面的、从平面上来看围绕上述开口部的区域上;
上述粘合部件,由软化点低于上述第2粘合层,刚性低于上述第2粘合层的低应力树脂构成。
2、根据权利要求1所述的多层结构半导体模块,其特征在于:
上述粘合部件为上述片状部件的一部分,且布置在上述第2树脂基材的上表面及下表面中的至少一个表面,在从平面上来看与上述第2树脂基材的上述开口部重叠的区域中覆盖上述半导体芯片的上表面及侧面。
3、根据权利要求2所述的多层结构半导体模块,其特征在于:
上述粘合部件仅设置在上述第2树脂基材的上表面及下表面中的任意一个表面;
上述片状部件,还包括第1粘合层,该第1粘合层设置在上述第2树脂基材的上表面及下表面的没有设置上述粘合部件的面中的、从平面上来看围绕上述开口部的区域,将上述第1树脂基材和上述第2树脂基材粘合在一起。
4、根据权利要求2所述的多层结构半导体模块,其特征在于:
上述粘合部件,从平面上来看与上述开口部重叠的部分的厚度厚于其它部分的厚度。
5、根据权利要求1所述的多层结构半导体模块,其特征在于:
上述第2树脂基材的厚度大于上述半导体芯片的厚度。
6、根据权利要求1所述的多层结构半导体模块,其特征在于:
在上述树脂衬底中的布置在最下层及最上层的树脂衬底上安装的上述半导体芯片的至少其中一个芯片的厚度,厚于安装在其它树脂衬底上的上述半导体芯片的厚度。
7、根据权利要求1所述的多层结构半导体模块,其特征在于:
还包括刚性板,该刚性板在上述树脂衬底中的布置在最上层的树脂衬底的上方,热传导率大于上述树脂衬底且刚性高于上述树脂衬底。
8、根据权利要求1所述的多层结构半导体模块,其特征在于:
在上述树脂衬底中的布置在最下层及最上层的树脂衬底以外的树脂衬底设置的上述第1埋入导体的直径、以及与在上述布置在最下层及最上层的树脂衬底以外的树脂衬底设置的上述第1埋入导体接触的上述第2埋入导体的直径,均大于在上述布置在最下层及最上层的树脂衬底设置的上述第1埋入导体的直径。
9、根据权利要求1所述的多层结构半导体模块,其特征在于:
上述半导体芯片以主面朝向上述树脂衬底的状态安装在上述树脂衬底上;
在上述半导体芯片主面的中央区域设置有电极隆起物;
上述树脂衬底还具有接合在上述电极隆起物的连接端子、连接在上述第1埋入导体两端的连接片、以及连接上述连接端子和上述连接片且布置在上述树脂衬底的上表面上及下表面上的布线。
10、根据权利要求9所述的多层结构半导体模块,其特征在于:
上述半导体芯片还具有设置在主面的两端部的彼此高度相等的突起;
上述树脂衬底还具有与上述突起接触的虚拟电极。
11、根据权利要求9所述的多层结构半导体模块,其特征在于:
连接在上述电极隆起物的上述第1埋入电极中的一部分埋入电极的直径,大于其它埋入电极的直径。
12、根据权利要求1所述的多层结构半导体模块,其特征在于:
在上述半导体芯片的主面上设置有电极隆起物;
上述树脂衬底还具有接合在上述电极隆起物的连接端子、以及将上述连接端子和上述第1埋入导体连接在一起的布线;
连接在上述电极隆起物的上述第1埋入电极中的一部分埋入电极的直径大于其它埋入电极的直径。
13、根据权利要求1所述的多层结构半导体模块,其特征在于:
上述半导体芯片以背面朝向上述树脂衬底上表面的状态安装着;
上述树脂衬底还具有在上表面上设置的连接端子、连接在上述第1埋入导体两端的连接片、以及连接上述连接端子和上述连接片且布置在上述树脂衬底的上表面上及下表面上的布线;
上述多层结构半导体模块还包括金属细线和密封树脂,该金属细线连接上述半导体芯片的主面和上述连接端子,该密封树脂密封上述金属细线及上述半导体芯片的主面且厚度薄于上述第2树脂基材的厚度;
上述粘合部件覆盖上述密封树脂的侧面及上表面。
14、根据权利要求1所述的多层结构半导体模块,其特征在于:
构成上述树脂衬底的上述第1树脂基材由含有70wt%或70wt%以上且95wt%或95wt%以下的无机填料和热固性树脂的混合物构成。
15、一种多层结构半导体模块的制造方法,其特征在于:
包括:工序(a),准备好第1树脂衬底、第2树脂衬底和片状部件,该第1树脂衬底在上表面安装半导体芯片、具有第1埋入导体,该第2树脂衬底在上表面安装半导体芯片、具有上述第1埋入导体、厚度厚于上述第1树脂衬底,该片状部件具有形成了平面尺寸大于上述半导体芯片的开口部的树脂基材、布置在上述树脂基材的上表面及下表面的至少一个表面的粘合部件以及贯穿上述树脂基材的第2埋入导体;
工序(b),以上述第2树脂衬底为最下层,将上述半导体芯片布置在上述开口部内的形式,在上述第2树脂衬底上交替叠层上述片状部件和上述第1树脂衬底;以及
工序(c),从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热及加压,让上述第1树脂衬底及上述第2树脂衬底、和上述片状部件粘合在一起,让上述第1埋入导体和上述第2埋入导体连接在一起,且让上述粘合部件流动,覆盖上述半导体芯片。
16、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
在上述工序(b)中,将上述粘合部件布置在上述树脂基材的上表面及下表面。
17、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
在上述工序(b)中,将上述粘合部件仅设置在上述树脂基材的上表面及下表面中的任意一个表面;
上述片状部件还包括第1粘合层,该第1粘合层设置在上述树脂基材的上表面及下表面的没有设置上述粘合部件的面中的、从平面上来看围绕上述开口部的区域,将上述树脂基材和上述第2树脂衬底粘合在一起。
18、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
在上述工序(c)后,还包括工序(d),将热传导率大于上述第1树脂衬底及上述第2树脂衬底的刚性板粘合在布置在最上层的上述第1树脂衬底的上方。
19、根据权利要求18所述的多层结构半导体模块的制造方法,其特征在于:
在上述工序(d)中,求出在上述工序(c)中产生的上述多层结构半导体模块的弯曲量,根据得到的弯曲量选择上述刚性板的材料及厚度。
20、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
在上述工序(b)之后,且上述工序(c)之前,还包括将热传导率大于上述第1树脂衬底及上述第2树脂衬底的刚性板设置在布置在最上层的上述第1树脂衬底的上方的工序。
21、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
上述工序(a)还包含:工序(a1),以背面朝向上述树脂衬底的状态将上述半导体芯片安装在上述树脂衬底上;
工序(a2),形成连接设置在上述树脂衬底上的连接端子、和上述半导体芯片的主面的金属细线;以及
工序(a3),利用模具将密封上述金属细线及上述半导体芯片主面的密封树脂成型。
22、根据权利要求15所述的多层结构半导体模块的制造方法,其特征在于:
上述工序(a)还包含:工序(a1),以背面朝向上述树脂衬底的状态将上述半导体芯片安装在上述树脂衬底上;
工序(a2),形成连接设置在上述树脂衬底上的连接端子、和上述半导体芯片主面的金属细线;以及
工序(a4),以液体状态将密封树脂滴在上述半导体芯片的主面上,且将密封上述金属细线及上述半导体芯片的主面的密封树脂成型。
23、一种多层结构半导体模块的制造方法,其特征在于:
包括:工序(a),准备好第1树脂衬底、第2树脂衬底、片状部件和低应力部件,该第1树脂衬底在上表面安装半导体芯片、具有第1埋入导体,该第2树脂衬底在上表面安装半导体芯片、具有上述第1埋入导体、厚度厚于上述第1树脂衬底的厚度,该片状部件具有形成了平面尺寸大于上述半导体芯片的开口部的树脂基材、布置在上述树脂基材的上表面及下表面的从平面上来看围绕上述开口部的区域中的粘合层以及贯穿上述树脂基材的第2埋入导体,该低应力部件由软化点低于上述粘合层、刚性低于上述粘合层的树脂构成、平面尺寸小于上述开口部;
工序(b),在以上述第2树脂衬底为最下层,将上述半导体芯片布置在上述开口部内的形式,在上述第2树脂衬底上交替叠层上述片状部件和上述第1树脂衬底的同时,在上述半导体芯片上布置上述低应力部件;
工序(c),从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热及加压,让上述低应力部件流动,用上述低应力部件覆盖上述半导体芯片;以及
工序(d),通过从最下层及最上层对在上述工序(b)中叠层的上述第1树脂衬底、上述第2树脂衬底及上述片状部件进行加热且同时进行加压,并加热到温度高于上述工序(c)的温度,来让上述第1树脂衬底及上述第2树脂衬底、和上述片状部件粘合在一起,且让上述第1埋入导体和上述第2埋入导体连接在一起。
CNB2006100736006A 2005-04-19 2006-04-13 多层结构半导体模块及其制造方法 Expired - Fee Related CN100499117C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005121484A JP4520355B2 (ja) 2005-04-19 2005-04-19 半導体モジュール
JP2005121484 2005-04-19

Publications (2)

Publication Number Publication Date
CN1855479A CN1855479A (zh) 2006-11-01
CN100499117C true CN100499117C (zh) 2009-06-10

Family

ID=37107720

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100736006A Expired - Fee Related CN100499117C (zh) 2005-04-19 2006-04-13 多层结构半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US7586183B2 (zh)
JP (1) JP4520355B2 (zh)
KR (1) KR100791203B1 (zh)
CN (1) CN100499117C (zh)
TW (1) TWI271831B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
EP2031946A4 (en) * 2006-05-24 2011-07-13 Dainippon Printing Co Ltd PCB WITH AN INTEGRATED COMPONENT AND METHOD FOR PRODUCING A PCB WITH AN INTEGRATED COMPONENT
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2009135398A (ja) * 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8163597B2 (en) * 2009-03-24 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure
US20120012371A1 (en) * 2009-04-02 2012-01-19 Panasonic Corporation Manufacturing method for circuit board, and circuit board
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US9570376B2 (en) 2010-06-29 2017-02-14 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
JP5869147B2 (ja) * 2013-09-04 2016-02-24 オリンパス株式会社 超音波振動子の製造方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
KR20150094185A (ko) * 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
JP6537815B2 (ja) * 2014-12-11 2019-07-03 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9530739B2 (en) 2014-12-15 2016-12-27 Qualcomm Incorporated Package on package (PoP) device comprising a high performance inter package connection
US9754849B2 (en) * 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
KR102422077B1 (ko) * 2015-11-05 2022-07-19 삼성디스플레이 주식회사 도전성 접착 필름 및 이를 이용한 전자기기의 접착 방법
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
US11398455B2 (en) 2019-06-03 2022-07-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
US11495505B2 (en) 2019-06-03 2022-11-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
US20230163113A1 (en) * 2021-11-22 2023-05-25 Qualcomm Incorporated Package comprising channel interconnects located between solder interconnects

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2001068617A (ja) 1999-08-27 2001-03-16 Toshiba Corp 半導体装置
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP4074040B2 (ja) 2000-03-14 2008-04-09 イビデン株式会社 半導体モジュール
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4365515B2 (ja) 2000-08-21 2009-11-18 イビデン株式会社 半導体モジュールの製造方法
JP4290905B2 (ja) 2001-07-10 2009-07-08 Nec液晶テクノロジー株式会社 有機膜の平坦化方法
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
WO2003067656A1 (fr) 2002-02-06 2003-08-14 Ibiden Co., Ltd. Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2005005684A (ja) 2003-05-20 2005-01-06 Matsushita Electric Ind Co Ltd 多層基板及びその製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Also Published As

Publication number Publication date
US7586183B2 (en) 2009-09-08
CN1855479A (zh) 2006-11-01
TW200638520A (en) 2006-11-01
JP2006303114A (ja) 2006-11-02
US20060231939A1 (en) 2006-10-19
KR20060110761A (ko) 2006-10-25
KR100791203B1 (ko) 2008-01-02
JP4520355B2 (ja) 2010-08-04
TWI271831B (en) 2007-01-21

Similar Documents

Publication Publication Date Title
CN100499117C (zh) 多层结构半导体模块及其制造方法
CN1812088B (zh) 多层构造半导体微型组件及制造方法
JP2790122B2 (ja) 積層回路基板
KR100557049B1 (ko) 반도체 장치와 그 제조방법
JP5064210B2 (ja) 電子モジュール及びその製造方法
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
CN101199242B (zh) 电路板结构的制造方法和电路板结构
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
CN100524717C (zh) 芯片内埋的模块化结构
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20060066115A (ko) 전자 모듈 제조 방법
CN1971863A (zh) 半导体芯片埋入基板的三维构装结构及其制法
JP2007503713A (ja) 電子モジュールおよびその製造方法
JP4228677B2 (ja) 回路基板
CN100558222C (zh) 多层布线板及其制造方法
US20100059876A1 (en) Electronic component package and method of manufacturing the same
US9510461B2 (en) Electric component module and method of manufacturing the same
US20110030207A1 (en) Multilayer printed wiring board and manufacturing method thereof
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US11191150B2 (en) Electronic component module and method for manufacturing the same
JP4606472B2 (ja) 半導体モジュールおよびその製造方法
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP2009246145A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20100413