JPH0760871B2 - 半導体搭載用放熱基板 - Google Patents
半導体搭載用放熱基板Info
- Publication number
- JPH0760871B2 JPH0760871B2 JP62300998A JP30099887A JPH0760871B2 JP H0760871 B2 JPH0760871 B2 JP H0760871B2 JP 62300998 A JP62300998 A JP 62300998A JP 30099887 A JP30099887 A JP 30099887A JP H0760871 B2 JPH0760871 B2 JP H0760871B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- hole
- heat dissipation
- semiconductor
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体搭載用基板において、特に半導体素子
の発熱を吸収し、拡散させ、放熱させるためのメタライ
ズキャビティ、スルーホール、内層パターン、放熱外層
パターンを有する半導体搭載用放熱基板に関するもので
ある。
の発熱を吸収し、拡散させ、放熱させるためのメタライ
ズキャビティ、スルーホール、内層パターン、放熱外層
パターンを有する半導体搭載用放熱基板に関するもので
ある。
（従来の技術） 一般に、ベアチップ半導体素子を回路基板に搭載する方
法として、ワイヤーボンディングがある。そしてワイヤ
ーボンディング実装を行う回路基板としてはたとえば、
ガラスエポキシ、ガラストリアジン、ガラスポリイミド
等の基材からなる樹脂基板がある。一方近年の半導体素
子にあっては、演算の高速化が進む中、１チップ当りの
集積度が大幅に増加するため、発熱量が著しく増加し、
発熱による誤動作、チップの破損といった事態が起きつ
つある。そうした中で熱設計を考えたり放熱し易い構造
の回路基板が考案されている。第９図〜第11図は一般的
な樹脂基板によるワイヤーボンディングの実施例であ
り、第９図の場合では、樹脂基材（31）が放熱しにく
く、むしろ半導体素子（20）周辺で蓄熱するため、前記
高速演算大型素子の場合発熱によるトラブルを起こし易
い。第10図はメタルコアスルーホール基板（40）であ
り、半導体素子（20）を直接メタルコア材（41）の上に
置き、より放熱性を高めた例である。この場合半導体素
子（20）で発生した熱はメタルコア材（41）を通して基
板全体に拡がり、基板表裏の絶縁層（42）を通して、基
板表面全体から放熱される。第11図はヒートパイプ基板
（50）を示しており、半導体素子（20）を搭載する導体
（ダイパッド）部（53）と、回路基板裏面のバックアッ
プカッパー（54）をスルーホール（55）で接続すること
により、搭載した半導体素子（20）の発熱をスルーホー
ル（55）を通して回路基板裏面のバックアップカッパー
（54）へ逃しバックアップカッパー（55）表面から放熱
させるものである。しかしこうした従来の放熱基板には
以下のような欠点がある。つまり、 まず、メタルコアスルーホール基板（40）にあって
は、その製法は例えば、まずアルミニウム等の金属板
（49）にドリルまたはエッチングにより貫通穴明加工
し、貫通穴内（48）および金属表面を樹脂で覆ったのち
銅箔を貼りメタルコア基材（40）とする。その後スルー
ホール（45）となるべき貫通穴（48）を前記金属貫通穴
内の樹脂（47）に穴明し、メッキ、エッチング等により
所望の回路形成を行いメタルコアスルーホール基板（4
0）とするのである。この場合、貫通穴（48）内および
金属表面を樹脂で完全に被覆するためには特殊な設備が
必要であるし、金属板（49）の穴明にしても通常の回路
基板の穴明と異った設備が必要であり、また、この金属
板は放熱を行うための放熱板であると同時にメタルコア
スルーホール基板の保持材であるので、金属板の一部を
孤立したものとして形成することはできないし、大きな
部分の金属板のない基板として形成することもできない
ので、設計上かなりな制約となる。まして製造工数とし
ては大幅増となり、大幅なコストアップは避けられな
い。
法として、ワイヤーボンディングがある。そしてワイヤ
ーボンディング実装を行う回路基板としてはたとえば、
ガラスエポキシ、ガラストリアジン、ガラスポリイミド
等の基材からなる樹脂基板がある。一方近年の半導体素
子にあっては、演算の高速化が進む中、１チップ当りの
集積度が大幅に増加するため、発熱量が著しく増加し、
発熱による誤動作、チップの破損といった事態が起きつ
つある。そうした中で熱設計を考えたり放熱し易い構造
の回路基板が考案されている。第９図〜第11図は一般的
な樹脂基板によるワイヤーボンディングの実施例であ
り、第９図の場合では、樹脂基材（31）が放熱しにく
く、むしろ半導体素子（20）周辺で蓄熱するため、前記
高速演算大型素子の場合発熱によるトラブルを起こし易
い。第10図はメタルコアスルーホール基板（40）であ
り、半導体素子（20）を直接メタルコア材（41）の上に
置き、より放熱性を高めた例である。この場合半導体素
子（20）で発生した熱はメタルコア材（41）を通して基
板全体に拡がり、基板表裏の絶縁層（42）を通して、基
板表面全体から放熱される。第11図はヒートパイプ基板
（50）を示しており、半導体素子（20）を搭載する導体
（ダイパッド）部（53）と、回路基板裏面のバックアッ
プカッパー（54）をスルーホール（55）で接続すること
により、搭載した半導体素子（20）の発熱をスルーホー
ル（55）を通して回路基板裏面のバックアップカッパー
（54）へ逃しバックアップカッパー（55）表面から放熱
させるものである。しかしこうした従来の放熱基板には
以下のような欠点がある。つまり、 まず、メタルコアスルーホール基板（40）にあって
は、その製法は例えば、まずアルミニウム等の金属板
（49）にドリルまたはエッチングにより貫通穴明加工
し、貫通穴内（48）および金属表面を樹脂で覆ったのち
銅箔を貼りメタルコア基材（40）とする。その後スルー
ホール（45）となるべき貫通穴（48）を前記金属貫通穴
内の樹脂（47）に穴明し、メッキ、エッチング等により
所望の回路形成を行いメタルコアスルーホール基板（4
0）とするのである。この場合、貫通穴（48）内および
金属表面を樹脂で完全に被覆するためには特殊な設備が
必要であるし、金属板（49）の穴明にしても通常の回路
基板の穴明と異った設備が必要であり、また、この金属
板は放熱を行うための放熱板であると同時にメタルコア
スルーホール基板の保持材であるので、金属板の一部を
孤立したものとして形成することはできないし、大きな
部分の金属板のない基板として形成することもできない
ので、設計上かなりな制約となる。まして製造工数とし
ては大幅増となり、大幅なコストアップは避けられな
い。
ヒートパイプ基板（50）にあっては、製造は通常の回
路基板として行うことができる。しかしヒートパイプ基
板（50）にあっては、ベアチップ半導体素子の直下にい
わばスルーホール（55）が設けてあり、そのスルーホー
ル内は当然空間があいているために回路基板の裏面から
スルーホール内の空間を通って水分等が侵入して、ベア
チップ半導体素子（20）等を腐食破損する危険が大きい
訳である。この不良を防止するために銀ペースト等で穴
内の空間を充填する工夫が行われるが、透湿性の極めて
低い材料を選ばねばならず、気泡（エアポケット）を作
らずに充填することはやはり難しく、信頼性の低いもの
となっている。
路基板として行うことができる。しかしヒートパイプ基
板（50）にあっては、ベアチップ半導体素子の直下にい
わばスルーホール（55）が設けてあり、そのスルーホー
ル内は当然空間があいているために回路基板の裏面から
スルーホール内の空間を通って水分等が侵入して、ベア
チップ半導体素子（20）等を腐食破損する危険が大きい
訳である。この不良を防止するために銀ペースト等で穴
内の空間を充填する工夫が行われるが、透湿性の極めて
低い材料を選ばねばならず、気泡（エアポケット）を作
らずに充填することはやはり難しく、信頼性の低いもの
となっている。
そこで、本発明者等は、上記のこの種の放熱基板におけ
る従来技術の不十分さを解決すべく鋭意研究してきた結
果、導体回路の一部に、半導体素子の発熱を吸収し、拡
散させ、放熱するためのメタライズキャビティ、円筒形
メタライズ、内層パターン、放熱外層パターンを形成す
ることが良い結果を招来することを新規に知見し、本発
明を完成したのである。
る従来技術の不十分さを解決すべく鋭意研究してきた結
果、導体回路の一部に、半導体素子の発熱を吸収し、拡
散させ、放熱するためのメタライズキャビティ、円筒形
メタライズ、内層パターン、放熱外層パターンを形成す
ることが良い結果を招来することを新規に知見し、本発
明を完成したのである。
（発明が解決しようとする問題点） 本発明は以上のような経緯に基づいてなされたもので、
その解決しようとする問題点は、近年の高速演算大型素
子化の傾向にある半導体素子を実装する半導体搭載用基
板の放熱性の悪さ、耐湿性の悪さ、放熱層の設計上の制
約、および製造の困難さである。
その解決しようとする問題点は、近年の高速演算大型素
子化の傾向にある半導体素子を実装する半導体搭載用基
板の放熱性の悪さ、耐湿性の悪さ、放熱層の設計上の制
約、および製造の困難さである。
そして、本発明の目的とするところは、半導体素子の発
熱を充分に高率よく吸収し、拡散させ、放熱させること
ができることは勿論、実装した半導体素子への耐湿性を
確保することにより半導体素子を実装したものの信頼性
を充分に確保することができ、さらに、その放熱導体パ
ターンの設計は、制約を受けずに自由に設計でき、しか
も従来から採用されている機械・設備をもそのまま使用
して製造することができる簡単な構成の半導体搭載用放
熱基板を提供することにある。
熱を充分に高率よく吸収し、拡散させ、放熱させること
ができることは勿論、実装した半導体素子への耐湿性を
確保することにより半導体素子を実装したものの信頼性
を充分に確保することができ、さらに、その放熱導体パ
ターンの設計は、制約を受けずに自由に設計でき、しか
も従来から採用されている機械・設備をもそのまま使用
して製造することができる簡単な構成の半導体搭載用放
熱基板を提供することにある。
（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第８図を参照して説明する
と、 「導体回路が形成されて半導体素子が搭載されるべき半
導体搭載用基板において、 半導体を搭載するためのキャビティと、このキャビティ
底部から他の導体層に至る円筒形メタライズと、この円
筒形メタライズに充填された絶縁樹脂と、前記円筒形メ
タライズに接続するとともにこの円筒形メタライズに充
填された絶縁樹脂表面および前記キャビティ内壁を一体
的に被覆するメタライズキャビティ層とを有することを
特徴とする半導体搭載用放熱基至。」 である。
実施例に対応する第１図〜第８図を参照して説明する
と、 「導体回路が形成されて半導体素子が搭載されるべき半
導体搭載用基板において、 半導体を搭載するためのキャビティと、このキャビティ
底部から他の導体層に至る円筒形メタライズと、この円
筒形メタライズに充填された絶縁樹脂と、前記円筒形メ
タライズに接続するとともにこの円筒形メタライズに充
填された絶縁樹脂表面および前記キャビティ内壁を一体
的に被覆するメタライズキャビティ層とを有することを
特徴とする半導体搭載用放熱基至。」 である。
この構成を図面に示した具体例に従ってさらに詳しく説
明すると、例えば第１図には本発明に係る半導体搭載用
放熱基板の縦断面図が示してある。
明すると、例えば第１図には本発明に係る半導体搭載用
放熱基板の縦断面図が示してある。
この半導体搭載用放熱基板にあっては、半導体素子を搭
載するためのキャビティ（1a）が形成され、このキャビ
ティ（1a）の底部から他の導体層例えば内層パターン
（２）に至る円筒形メタライズ（５）（スルーホール）
が形成されている。このスルーホール（５）の内部には
層間絶縁層の構成要素である絶縁樹脂（７）が充填され
ている。メタライズキャビティ（１）は、キャビティ
（1a）内壁を一体的に被覆するもので、スルーホール
（５）に接続するとともにこのスルーホール（５）に充
填された絶縁樹脂（７）の表面を覆っており、各々が熱
的電気的に接続してある。そして、この一連のメタライ
ズキャビティ（１）、スルーホール（５）及び内層パタ
ーン（２）は放熱のためだけ（あるいは電気的にはアー
スとして使用してもよい。）に接続してあるのであっ
て、別途適宜形成してある本来の電気的な回路である各
々独立した導体回路（６）とは切り離して、電気的に独
立して形成してある。このメタライズキャビティ（１）
は第１図に示したように、第２層目の内層パターン（1
2）、さらにスルーホール（５）を介して第３層目の内
層パターン（13）と導体接続して、一連の導体として形
成してもよいが、第２図に示したように、第２層目の内
層パターン（12）の一部とスルーホール（15）を介して
第３層目の導体パターン（13）と導体接続し、第２層目
の導体パターンの大半は独立して形成した電気的な回路
として形成してもよいものである。メタライズキャビテ
ィ（１）と内層パターン（２）を接続するスルーホール
（５）内は、内層基板と外層導体パターン（22）となる
べき銅箔または銅箔つき外層基材を積層プレス接着する
際のプリプレグから出てくる樹脂により完全に充填され
るので、気泡（エアポケット）のないものとなってい
る。さらにスルーホール内（７）が完全に樹脂で充填さ
れているために座グリ切削によるキャビティ形成時に、
切断されたスルーホール部分（８）に凹みがなく、その
後化学銅メッキ、電気銅メッキ、ニッケルメッキ、金メ
ッキ等によりキャビティ部の導体化が容易なものとなっ
ている。
載するためのキャビティ（1a）が形成され、このキャビ
ティ（1a）の底部から他の導体層例えば内層パターン
（２）に至る円筒形メタライズ（５）（スルーホール）
が形成されている。このスルーホール（５）の内部には
層間絶縁層の構成要素である絶縁樹脂（７）が充填され
ている。メタライズキャビティ（１）は、キャビティ
（1a）内壁を一体的に被覆するもので、スルーホール
（５）に接続するとともにこのスルーホール（５）に充
填された絶縁樹脂（７）の表面を覆っており、各々が熱
的電気的に接続してある。そして、この一連のメタライ
ズキャビティ（１）、スルーホール（５）及び内層パタ
ーン（２）は放熱のためだけ（あるいは電気的にはアー
スとして使用してもよい。）に接続してあるのであっ
て、別途適宜形成してある本来の電気的な回路である各
々独立した導体回路（６）とは切り離して、電気的に独
立して形成してある。このメタライズキャビティ（１）
は第１図に示したように、第２層目の内層パターン（1
2）、さらにスルーホール（５）を介して第３層目の内
層パターン（13）と導体接続して、一連の導体として形
成してもよいが、第２図に示したように、第２層目の内
層パターン（12）の一部とスルーホール（15）を介して
第３層目の導体パターン（13）と導体接続し、第２層目
の導体パターンの大半は独立して形成した電気的な回路
として形成してもよいものである。メタライズキャビテ
ィ（１）と内層パターン（２）を接続するスルーホール
（５）内は、内層基板と外層導体パターン（22）となる
べき銅箔または銅箔つき外層基材を積層プレス接着する
際のプリプレグから出てくる樹脂により完全に充填され
るので、気泡（エアポケット）のないものとなってい
る。さらにスルーホール内（７）が完全に樹脂で充填さ
れているために座グリ切削によるキャビティ形成時に、
切断されたスルーホール部分（８）に凹みがなく、その
後化学銅メッキ、電気銅メッキ、ニッケルメッキ、金メ
ッキ等によりキャビティ部の導体化が容易なものとなっ
ている。
また、内層パターン（12）にあっては電気的な回路とは
独立して形成してあるが、絶縁層を通して基板の表裏前
面から放熱できるよう、基板面積の極力大きな面積とな
るように配慮して形成したものとなっている。
独立して形成してあるが、絶縁層を通して基板の表裏前
面から放熱できるよう、基板面積の極力大きな面積とな
るように配慮して形成したものとなっている。
第７図の場合にはメタライズキャビティ（１）と同様の
加工により形成した放熱外層（21）のある実施例であ
り、メタライズキャビティ（１）、スルーホール
（５）、内層パターン（２）と導体接続した一連の導体
の一部として形成してあり、外気に直接露出したものと
形成してある。
加工により形成した放熱外層（21）のある実施例であ
り、メタライズキャビティ（１）、スルーホール
（５）、内層パターン（２）と導体接続した一連の導体
の一部として形成してあり、外気に直接露出したものと
形成してある。
なお、このように形成した各半導体搭載用放熱基板（1
0）に対しては第１図、第２図及び第７図に示したよう
に、半導体素子（20）をキャビティ部に搭載し、ワイヤ
ーボンディングを行った後、半導体素子（20）、ボンデ
ィングワイヤー（70）及び回路基板上の導体パターンの
必要箇所を封止樹脂（60）によりモールドするのであ
る。
0）に対しては第１図、第２図及び第７図に示したよう
に、半導体素子（20）をキャビティ部に搭載し、ワイヤ
ーボンディングを行った後、半導体素子（20）、ボンデ
ィングワイヤー（70）及び回路基板上の導体パターンの
必要箇所を封止樹脂（60）によりモールドするのであ
る。
（発明の作用） 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
すなわち、まず、半導体素子（20）で発生した熱はメタ
ライズキャビティ（１）部の広い導体層により充分に吸
収される。また、メタライズキャビティ（１）は直接ま
たはスルーホール（５）を介して内層パターン（２）と
一連の導体として形成してあるので、メタライズキャビ
ティ（１）部で吸収した熱は容易に内層パターン（２）
へ拡散される。さらに内層パターン（２）は回路基板面
積の極力大きな面積となるよう配慮してあるので、絶縁
層を通して基板の表裏全面からの放熱が容易となる。放
熱外層パターン（21）を設けた例ではこの放熱は言うま
でもなく一段と容易となるのである。
ライズキャビティ（１）部の広い導体層により充分に吸
収される。また、メタライズキャビティ（１）は直接ま
たはスルーホール（５）を介して内層パターン（２）と
一連の導体として形成してあるので、メタライズキャビ
ティ（１）部で吸収した熱は容易に内層パターン（２）
へ拡散される。さらに内層パターン（２）は回路基板面
積の極力大きな面積となるよう配慮してあるので、絶縁
層を通して基板の表裏全面からの放熱が容易となる。放
熱外層パターン（21）を設けた例ではこの放熱は言うま
でもなく一段と容易となるのである。
また、この半導体搭載用放熱基板（10）にあっては、キ
ャビティ部の下に設けてあるスルーホール（５）内が樹
脂により、完全に充填されており、また、メタライズキ
ャビティ（１）部もしくは放熱外層パターン（21）部に
あるスルーホールの開口部（８）（樹脂で充填されてい
る）は、銅メッキ、ニッケルメッキ、金メッキで導体化
され塞がれているため、スルーホール（５）を通して水
分等がキャビティ部へ侵入することがなく、半導体素子
等を腐食破損することはないのである。
ャビティ部の下に設けてあるスルーホール（５）内が樹
脂により、完全に充填されており、また、メタライズキ
ャビティ（１）部もしくは放熱外層パターン（21）部に
あるスルーホールの開口部（８）（樹脂で充填されてい
る）は、銅メッキ、ニッケルメッキ、金メッキで導体化
され塞がれているため、スルーホール（５）を通して水
分等がキャビティ部へ侵入することがなく、半導体素子
等を腐食破損することはないのである。
さらにまた、この半導体搭載用放熱基板（10）にあって
は、第２層目、第３層目の内層パターン（２）およびそ
の間のスルーホール（５）を任意に形成することによ
り、メタルキャビティ（１）で吸収した熱を直接第２層
目またはスルーホールを介して第３層目の内層パターン
に同時に、または選択して、各々の内層パターンへ放熱
させることができ、同じ第２層目内で、あるいは同じ第
３層目内で一連の放熱導体パターンと電気的な回路パタ
ーンとを分離して形成することも可能であり、熱設計上
の自由度は飛躍的に向上したものとなっている。
は、第２層目、第３層目の内層パターン（２）およびそ
の間のスルーホール（５）を任意に形成することによ
り、メタルキャビティ（１）で吸収した熱を直接第２層
目またはスルーホールを介して第３層目の内層パターン
に同時に、または選択して、各々の内層パターンへ放熱
させることができ、同じ第２層目内で、あるいは同じ第
３層目内で一連の放熱導体パターンと電気的な回路パタ
ーンとを分離して形成することも可能であり、熱設計上
の自由度は飛躍的に向上したものとなっている。
（実施例） 次に、本発明に係る半導体搭載用放熱基板を、図面に示
した実施例に従って詳細に説明する。
した実施例に従って詳細に説明する。
第１の実施例 第１図、第２図は本発明の第１実施例に係る半導体搭載
用放熱基板（10）の縦断面図が示してあり、第３図〜第
６図にはその製造方法を説明するための縦断面図が示し
てある。
用放熱基板（10）の縦断面図が示してあり、第３図〜第
６図にはその製造方法を説明するための縦断面図が示し
てある。
第１図では、半導体素子（20）を搭載するメタライズキ
ャビティ（１）と第２層目内層パターン（12）、スルー
ホール（５）と第３層内層パターン（13）が一連の導体
として形成してある。第２図では、メタライズキャビテ
ィ（１）とスルーホール（５）および第３層目内層パタ
ーン（13）がそれぞれ一連の導体パターンとして形成し
てある。そして電気的な回路パターンは一連の放熱用導
体パターンとは独立して、任意に形成してある。一連の
放熱用導体パターンの途中にあるスルーホール（５）内
は樹脂が充填してあり、また樹脂が充填したスルーホー
ル（５）のメタライズキャビティ（１）側開口部は導体
により塞がれた形で形成してある。
ャビティ（１）と第２層目内層パターン（12）、スルー
ホール（５）と第３層内層パターン（13）が一連の導体
として形成してある。第２図では、メタライズキャビテ
ィ（１）とスルーホール（５）および第３層目内層パタ
ーン（13）がそれぞれ一連の導体パターンとして形成し
てある。そして電気的な回路パターンは一連の放熱用導
体パターンとは独立して、任意に形成してある。一連の
放熱用導体パターンの途中にあるスルーホール（５）内
は樹脂が充填してあり、また樹脂が充填したスルーホー
ル（５）のメタライズキャビティ（１）側開口部は導体
により塞がれた形で形成してある。
また、ここでは、第２層目、第３層目の導体パターン
（２）およびその間のスルーホール（５）を任意に形成
することにより、一連の放熱導体パターンは、メタライ
ズキャビティ（１）部から第２層目および第３層目の導
体パターン（２）のどの場所の導体パターンへも任意
に、選択して形成してもよいものである。
（２）およびその間のスルーホール（５）を任意に形成
することにより、一連の放熱導体パターンは、メタライ
ズキャビティ（１）部から第２層目および第３層目の導
体パターン（２）のどの場所の導体パターンへも任意
に、選択して形成してもよいものである。
次に、この第１実施例の半導体搭載用放熱基板の製造方
法について第１図の場合を例にとって、第３図〜第６図
の順に従って以下簡単に説明する。
法について第１図の場合を例にとって、第３図〜第６図
の順に従って以下簡単に説明する。
キャビティ部直下に位置する場所に第３図に示したよ
うに、スルーホール（５）および、将来第２層目、第３
層目の内層パターン（２）となるべき導体回路をメッキ
あるいはエッチングにより形成した両面スルーホール基
板（31）を得た。
うに、スルーホール（５）および、将来第２層目、第３
層目の内層パターン（２）となるべき導体回路をメッキ
あるいはエッチングにより形成した両面スルーホール基
板（31）を得た。
次にこの両面スルーホール基板（31）を第４図に示し
たように内層基板（35）とし、外層導体パターン（22）
となるべき銅箔または銅箔つき外層基材をプリプレグと
ともに積層して、インナーバイアホール４層基板（32）
を得た。
たように内層基板（35）とし、外層導体パターン（22）
となるべき銅箔または銅箔つき外層基材をプリプレグと
ともに積層して、インナーバイアホール４層基板（32）
を得た。
そのインナーバイアホール４層基板（32）を第５図に
示したように座グリ切削加工により、第１層目外層銅
箔、第２層目内層パターン（12）およびインナーバイア
ホール（37）の上部を切削加工しキャビティ部を得た。
示したように座グリ切削加工により、第１層目外層銅
箔、第２層目内層パターン（12）およびインナーバイア
ホール（37）の上部を切削加工しキャビティ部を得た。
貫通スルーホール（９）となるべき貫通穴をドリル穴
明し、メッキあるいはエッチングを適宜行うことによ
り、第６図の一連としてメタライズキャビティ（１）、
スルーホール（５）および内層パターン（２）と、それ
と独立した電気的な回路パターン（６）をもった半導体
搭載用放熱基板（10）を得た。
明し、メッキあるいはエッチングを適宜行うことによ
り、第６図の一連としてメタライズキャビティ（１）、
スルーホール（５）および内層パターン（２）と、それ
と独立した電気的な回路パターン（６）をもった半導体
搭載用放熱基板（10）を得た。
なお、このように形成した各半導体搭載用放熱基板（1
0）に対しては第１図、第２図に示したように、各半導
体素子（２）をキャビティ部に搭載し、ワイヤーボンデ
ィングを行ったのち封止樹脂（60）によってモールドす
るのである。
0）に対しては第１図、第２図に示したように、各半導
体素子（２）をキャビティ部に搭載し、ワイヤーボンデ
ィングを行ったのち封止樹脂（60）によってモールドす
るのである。
第２の実施例 第７図と第８図は各々本発明の第２実施例に係る半導体
搭載用放熱基板（10）の縦断面図及びその製造方法を説
明するための縦断面図が示してある。第７図の第２実施
例の第１実施例との違いは、第８図に示したようにメタ
ライズキャビティ（１）と同様に座グリにより形成した
放熱外層パターン（21）を有する点であり、メタライズ
キャビティ（１）、スルーホール（５）、内層パターン
（２）そして放熱外層パターン（21）が一連の導体とし
て形成してある点である。またその製造方法は第８図に
示したように、キャビティの座グリ切削と同様に第４層
目及び第３層目の導体となるべき銅箔を切削加工し形成
するのである。その後の貫通スルーホール（９）となる
べき貫通穴を明ける工程以降は第１実施例と同様である
ので詳細な説明は省略する。
搭載用放熱基板（10）の縦断面図及びその製造方法を説
明するための縦断面図が示してある。第７図の第２実施
例の第１実施例との違いは、第８図に示したようにメタ
ライズキャビティ（１）と同様に座グリにより形成した
放熱外層パターン（21）を有する点であり、メタライズ
キャビティ（１）、スルーホール（５）、内層パターン
（２）そして放熱外層パターン（21）が一連の導体とし
て形成してある点である。またその製造方法は第８図に
示したように、キャビティの座グリ切削と同様に第４層
目及び第３層目の導体となるべき銅箔を切削加工し形成
するのである。その後の貫通スルーホール（９）となる
べき貫通穴を明ける工程以降は第１実施例と同様である
ので詳細な説明は省略する。
（発明の効果） 以上詳述した通り、本発明にあっては、上記実施例にて
例示した如く、 「半導体を搭載するためのキャビティ（1a）と、このキ
ャビティ（1a）底部から他の導体層に至る円筒形メタラ
イズ（５）と、この円筒形メタライズ（５）に充填され
た絶縁樹脂（７）と、前記円筒形メタライズ（５）に接
続するとともにこの円筒形メタライズ（５）に充填され
た絶縁樹脂（７）表面および前記キャビティ（1a）内壁
を一体的に被覆するメタライズキャビティ層（１）とを
有すること」にその構成上の特徴があり、これにより半
導体素子（21）の発熱を充分に効率よく吸収し、拡散さ
せ、放熱することは勿論、実装した半導体素子（20）へ
の耐湿性を確保することにより半導体素子（20）を実装
したものの信頼性を充分に確保することができ、さら
に、その放熱導体パターンの設計は制約を受けずに自由
に設計でき、しかも従来から採用されている機械・設備
をもそのまま使用して製造することができる簡単な構成
の半導体搭載用放熱基板（10）を提供することができる
のである。
例示した如く、 「半導体を搭載するためのキャビティ（1a）と、このキ
ャビティ（1a）底部から他の導体層に至る円筒形メタラ
イズ（５）と、この円筒形メタライズ（５）に充填され
た絶縁樹脂（７）と、前記円筒形メタライズ（５）に接
続するとともにこの円筒形メタライズ（５）に充填され
た絶縁樹脂（７）表面および前記キャビティ（1a）内壁
を一体的に被覆するメタライズキャビティ層（１）とを
有すること」にその構成上の特徴があり、これにより半
導体素子（21）の発熱を充分に効率よく吸収し、拡散さ
せ、放熱することは勿論、実装した半導体素子（20）へ
の耐湿性を確保することにより半導体素子（20）を実装
したものの信頼性を充分に確保することができ、さら
に、その放熱導体パターンの設計は制約を受けずに自由
に設計でき、しかも従来から採用されている機械・設備
をもそのまま使用して製造することができる簡単な構成
の半導体搭載用放熱基板（10）を提供することができる
のである。
第１図、第２図のそれぞれは本発明の第１実施例に係る
半導体搭載用放熱基板の各縦断面図、第３図〜第６図は
本発明の第１実施例の製造方法を説明するための縦断面
図、第７図及び第８図はそれぞれ本発明の第２実施例に
係る縦断面図及び第２実施例の製造方法を説明するため
の縦断面図である。 なお、第９図〜第11図はそれぞれ従来の半導体搭載用基
板及び従来の半導体搭載用放熱基板としてのメタルコア
スルーホール基板とヒートパイプ基板の縦断面図であ
る。 符号の説明 １……メタライズキャビティ、1a……キャビティ、２…
…内層パターン、５……円筒形メタライズ（スルーホー
ル）、10……半導体搭載用放熱基板、20……半導体素
子、21……放熱外層パターン、60……封止樹脂、70……
ボンディングワイヤー。
半導体搭載用放熱基板の各縦断面図、第３図〜第６図は
本発明の第１実施例の製造方法を説明するための縦断面
図、第７図及び第８図はそれぞれ本発明の第２実施例に
係る縦断面図及び第２実施例の製造方法を説明するため
の縦断面図である。 なお、第９図〜第11図はそれぞれ従来の半導体搭載用基
板及び従来の半導体搭載用放熱基板としてのメタルコア
スルーホール基板とヒートパイプ基板の縦断面図であ
る。 符号の説明 １……メタライズキャビティ、1a……キャビティ、２…
…内層パターン、５……円筒形メタライズ（スルーホー
ル）、10……半導体搭載用放熱基板、20……半導体素
子、21……放熱外層パターン、60……封止樹脂、70……
ボンディングワイヤー。
Claims (2)
- 【請求項１】導体回路が形成されて半導体素子が搭載さ
れるべき半導体搭載用基板において、 半導体を搭載するためのキャビティと、このキャビティ
底部から他の導体層に至る円筒形メタライズと、この円
筒形メタライズに充填された絶縁樹脂と、前記円筒形メ
タライズに接続するとともにこの円筒形メタライズに充
填された絶縁樹脂表面および前記キャビティ内壁を一体
的に被覆するメタライズキャビティ層とを有することを
特徴とする半導体搭載用放熱基板。 - 【請求項２】前記円筒形メタライズに充填された樹脂
は、層間絶縁層の構成要素である絶縁樹脂であることを
特徴とする特許請求の範囲第１項に記載の半導体搭載用
放熱基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300998A JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300998A JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143242A JPH01143242A (ja) | 1989-06-05 |
| JPH0760871B2 true JPH0760871B2 (ja) | 1995-06-28 |
Family
ID=17891597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300998A Expired - Lifetime JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760871B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758239A (ja) * | 1993-06-30 | 1995-03-03 | Matsushita Electric Works Ltd | チップキャリア |
| JP5477157B2 (ja) * | 2010-05-17 | 2014-04-23 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564595B2 (ja) * | 1972-04-28 | 1981-01-30 | ||
| JPS6239031A (ja) * | 1985-08-14 | 1987-02-20 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
-
1987
- 1987-11-27 JP JP62300998A patent/JPH0760871B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Ｉｃカード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143242A (ja) | 1989-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI505755B (zh) | 封裝載板及其製作方法 | |
| US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| EP2894950B1 (en) | Embedded heat slug to enhance substrate thermal conductivity | |
| US5631497A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| US20030015348A1 (en) | Printed circuit board with a heat dissipation element, mehtod for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| GB2136205A (en) | Semiconductor chip carrier and contact array package and method of construction | |
| KR20010099684A (ko) | 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이 | |
| CN104051376A (zh) | 功率覆盖结构及其制作方法 | |
| JP2004537849A (ja) | リードレスマルチダイキャリアの構造およびその作製のための方法 | |
| JPH0632207B2 (ja) | 内部直接チップ接続を有する３次元メモリ・カード構造 | |
| JPH0917919A (ja) | 半導体装置 | |
| CN101192542A (zh) | 电路板结构及其制造方法 | |
| US20140048313A1 (en) | Thermally enhanced wiring board with thermal pad and electrical post | |
| JPH0810744B2 (ja) | 半導体装置 | |
| CN111031687A (zh) | 制备散热电路板的方法 | |
| KR20180020860A (ko) | 반도체 패키지 및 이를 이용한 전자소자 모듈 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
| JPH0760871B2 (ja) | 半導体搭載用放熱基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 13 |