JPH01143242A - 半導体搭載用放熱基板 - Google Patents
半導体搭載用放熱基板Info
- Publication number
- JPH01143242A JPH01143242A JP62300998A JP30099887A JPH01143242A JP H01143242 A JPH01143242 A JP H01143242A JP 62300998 A JP62300998 A JP 62300998A JP 30099887 A JP30099887 A JP 30099887A JP H01143242 A JPH01143242 A JP H01143242A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pattern
- heat dissipation
- inner layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 18
- 239000011889 copper foil Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000007747 plating Methods 0.000 description 10
- 239000011162 core material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体ｇａ用用板板おいて、特にｔ導体素子
の発熱を吸収し、拡散させ、放熱させるためのメタライ
ズキャビティ、スルーホール、内層パターン、放熱外層
パターンのいずれかを有する半導体搭載用放熱基板に関
するものである。
の発熱を吸収し、拡散させ、放熱させるためのメタライ
ズキャビティ、スルーホール、内層パターン、放熱外層
パターンのいずれかを有する半導体搭載用放熱基板に関
するものである。
（従来の技術）
−・般に、ペアチップ半導体素子を回路基板に搭・佐す
る方法として、ワイヤーボンディンダかある。そしてワ
イヤーボンディング実装を行う回路基板としてはたとえ
ば、ガラスエポキシ、ガラストリアジン、ガラスポリイ
ミド等の基材からなる樹脂基板かある。一方近年の半導
体素子にあっては、演算の高速化か進む中、ｌチップ当
りの集積度か大幅に増加するため、発熱量か著しく増加
し、発熱による誤動作、チップの破損といったセ態か起
きつつある。そうした中て熱設計を考えたり放熱し易い
構造の回路基板が考案されている６第１４図〜第１６図
は一般的な樹脂基板によるワイヤーボンディングの実施
例であり、第１４図の場合ては、樹脂基材（３１）か放
熱しにくく、むしろ半導体素子（２０）周辺で蓄熱する
ため、前記高速演算大５！素子の場合発熱によるトラブ
ルを起こし易いつｆＪＳｌｓ図はメタルコアスルーホー
ル基板（４０）てあり、半導体素子（２０）を直接メタ
ルコア材（４１）の−Ｈに置き、より放熱性を高めた例
である。この場合半導体素子（２０）で発生した熱はメ
タルコア材（４１）を通して基板全体に拡がり、基板表
裏の絶縁層（４２）を通して、基板表面全体から放熱さ
れる。
る方法として、ワイヤーボンディンダかある。そしてワ
イヤーボンディング実装を行う回路基板としてはたとえ
ば、ガラスエポキシ、ガラストリアジン、ガラスポリイ
ミド等の基材からなる樹脂基板かある。一方近年の半導
体素子にあっては、演算の高速化か進む中、ｌチップ当
りの集積度か大幅に増加するため、発熱量か著しく増加
し、発熱による誤動作、チップの破損といったセ態か起
きつつある。そうした中て熱設計を考えたり放熱し易い
構造の回路基板が考案されている６第１４図〜第１６図
は一般的な樹脂基板によるワイヤーボンディングの実施
例であり、第１４図の場合ては、樹脂基材（３１）か放
熱しにくく、むしろ半導体素子（２０）周辺で蓄熱する
ため、前記高速演算大５！素子の場合発熱によるトラブ
ルを起こし易いつｆＪＳｌｓ図はメタルコアスルーホー
ル基板（４０）てあり、半導体素子（２０）を直接メタ
ルコア材（４１）の−Ｈに置き、より放熱性を高めた例
である。この場合半導体素子（２０）で発生した熱はメ
タルコア材（４１）を通して基板全体に拡がり、基板表
裏の絶縁層（４２）を通して、基板表面全体から放熱さ
れる。
第１６図はヒートバイブ基板（５０）を示しており、半
導体素子（２０）を搭載する導体（タイパット）部（５
３）と、回路５坂裏面のバラクアップカッパー（５４）
をスルーホール（５５）で接続することにより。
導体素子（２０）を搭載する導体（タイパット）部（５
３）と、回路５坂裏面のバラクアップカッパー（５４）
をスルーホール（５５）で接続することにより。
搭載した半導体素子（２０）の発熱をスルーホール（５
５）を通して回路基板裏面のバックアップカッパー（５
４）へ逃しバックアップカッパー（５５）表面から放熱
させるものである。しかしこうした従来の放熱基板には
以下のような欠点かある。つまり、（１）まず、メタル
コアスルーホール基板（４０）にあっては、その製法は
例えば、まずアルミニウム等の金属板（４９）にトリル
または工・ンチングにより貫通穴用加丁し、ｄ通穴内（
４８）および金属表面を樹脂で覆ったのち銅箔を帖りメ
タルコア基材（４０）とする。その後スルーホール（４
５）となるべきシ１通穴（４８）を前記金属板貫通穴内
の樹脂（４７）に穴暉１し、メツキ、エツチング等によ
り所望の回路形成を行いメタルコアスルーホール基板（
４０）とするのである。この場合、貫通穴（＝１８ ）
内および金属表面を樹脂て完全に被覆するためには特殊
な設備か必要であるし、金属板（４９）の穴明にしても
通常の回路基板の穴明と異った設備か必要であり、また
、この金属板は放熱を行うための放熱板であると同時に
メタルコアスルーホール基板の保持材であるので、金属
板の一部を孤ケしたものとして形成することはてきない
し、大きな部分の金属板のない基板として形成すること
もできないので、設計上かなりな制約となる。まして製
造工数としては大幅増となり、大幅なコストアップは避
けられない。
５）を通して回路基板裏面のバックアップカッパー（５
４）へ逃しバックアップカッパー（５５）表面から放熱
させるものである。しかしこうした従来の放熱基板には
以下のような欠点かある。つまり、（１）まず、メタル
コアスルーホール基板（４０）にあっては、その製法は
例えば、まずアルミニウム等の金属板（４９）にトリル
または工・ンチングにより貫通穴用加丁し、ｄ通穴内（
４８）および金属表面を樹脂で覆ったのち銅箔を帖りメ
タルコア基材（４０）とする。その後スルーホール（４
５）となるべきシ１通穴（４８）を前記金属板貫通穴内
の樹脂（４７）に穴暉１し、メツキ、エツチング等によ
り所望の回路形成を行いメタルコアスルーホール基板（
４０）とするのである。この場合、貫通穴（＝１８ ）
内および金属表面を樹脂て完全に被覆するためには特殊
な設備か必要であるし、金属板（４９）の穴明にしても
通常の回路基板の穴明と異った設備か必要であり、また
、この金属板は放熱を行うための放熱板であると同時に
メタルコアスルーホール基板の保持材であるので、金属
板の一部を孤ケしたものとして形成することはてきない
し、大きな部分の金属板のない基板として形成すること
もできないので、設計上かなりな制約となる。まして製
造工数としては大幅増となり、大幅なコストアップは避
けられない。
ｌリヒートバイブ基板（５０）にあっては、製造は通常
の回路基板として行うことかてきる。しかしヒートバイ
ブ基板（５０）にあっては、ペアチップを導体素子の直
ドにいわばスルーホール（５５）か設けてあり、そのス
ルーホール内は当然空間かおいているために回路基板の
裏面からスルーホール内の空間を通って水分算か侵入し
て、ペアチップ半導体素子（２０）等を腐食破損する危
険か大きい訳である。この不良を防１卜するために銀ペ
ースト等て穴内の空間を充填する［夫か行われるか、透
湿性の極めて低い材料を選ばねばならず、気泡（エアポ
ケット）を作らずに充填することはやはり難しく、信頼
性の低いものとなっている。
の回路基板として行うことかてきる。しかしヒートバイ
ブ基板（５０）にあっては、ペアチップを導体素子の直
ドにいわばスルーホール（５５）か設けてあり、そのス
ルーホール内は当然空間かおいているために回路基板の
裏面からスルーホール内の空間を通って水分算か侵入し
て、ペアチップ半導体素子（２０）等を腐食破損する危
険か大きい訳である。この不良を防１卜するために銀ペ
ースト等て穴内の空間を充填する［夫か行われるか、透
湿性の極めて低い材料を選ばねばならず、気泡（エアポ
ケット）を作らずに充填することはやはり難しく、信頼
性の低いものとなっている。
そこで、未発ＩＩ者淳は、Ｌ記のこの種の放８２ｔ：板
における従来技術の不十分さを解決すべく鋭意研究して
きた結果、導体回路の一部に、半導体、に子の発熱を吸
収し、拡散させ、放熱するためのメタライズキャビティ
、スルーホール、内層パターン、放熱外層パターンのい
ずれかを形成することか良い結果を招宋することを新規
に知見し、本発明を完成したのである。
における従来技術の不十分さを解決すべく鋭意研究して
きた結果、導体回路の一部に、半導体、に子の発熱を吸
収し、拡散させ、放熱するためのメタライズキャビティ
、スルーホール、内層パターン、放熱外層パターンのい
ずれかを形成することか良い結果を招宋することを新規
に知見し、本発明を完成したのである。
（発明か解決しようとする問題’＋Ｋ ）本発明は以１
−のような経緯に基づいてなされたものて、その解決し
ようとする問題１．′工は、近年の高速演算大型よ子化
の傾向にあるｔ・９体素子を実装するｔ導体搭載用基板
の放熱性の悪さ、耐湿性の悪さ、放熱層の設計−Ｌの制
約、および製造の困難さである。
−のような経緯に基づいてなされたものて、その解決し
ようとする問題１．′工は、近年の高速演算大型よ子化
の傾向にあるｔ・９体素子を実装するｔ導体搭載用基板
の放熱性の悪さ、耐湿性の悪さ、放熱層の設計−Ｌの制
約、および製造の困難さである。
そして、本発明の目的とするところは、半導体素子の発
熱を充分に高率よく吸収し、拡散させ。
熱を充分に高率よく吸収し、拡散させ。
放熱させることかできることは勿論、実装した半導体素
Ｙ−への耐湿性を確保することにより半導体素子を実装
したものの信頼性を充分に確保することかてき、さらに
、その放熱導体パターンの設計は、制約を受けずに自由
に設計てき、しかも従来から採用されている機械・設備
をもそのまま使用して製造することかてきる筒中な構成
の半導体搭載用放熱基板を提供することにある。
Ｙ−への耐湿性を確保することにより半導体素子を実装
したものの信頼性を充分に確保することかてき、さらに
、その放熱導体パターンの設計は、制約を受けずに自由
に設計てき、しかも従来から採用されている機械・設備
をもそのまま使用して製造することかてきる筒中な構成
の半導体搭載用放熱基板を提供することにある。
（問題点を解決するための手段）
以ヒの問題点を解決するために本発明か採ったＦ段は、
実施例に対応する第１図〜第１３図を参照して説明する
と、 ［導体回路か形成されて半導体素子が搭載されるべき゛
￥！：導体搭佐用基板において。
実施例に対応する第１図〜第１３図を参照して説明する
と、 ［導体回路か形成されて半導体素子が搭載されるべき゛
￥！：導体搭佐用基板において。
；ｑ体回路の一部に、を導体宏了の発熱を吸収し、拡散
させ、放熱するためのメタライズキャビデイ、ヌル−ホ
ール、内層パターン、放熱外層パターンのいずれかを形
成したことを特徴とする半導体搭載用放熱基板」 である。
させ、放熱するためのメタライズキャビデイ、ヌル−ホ
ール、内層パターン、放熱外層パターンのいずれかを形
成したことを特徴とする半導体搭載用放熱基板」 である。
この構成を図面に示した具体例に従ってさらに詳しく説
明すると、例えば第１図には本発明に係る半導体搭載用
放熱基板の縦断面図が示しである。この半導体搭載用放
熱基板にあっては、導体か形成されて半導体素子か搭載
されるべきメタライズキャビティ（１）と、メタライズ
キャビティ（１）の熱を拡散させ、放熱するためのスル
ーホール（５）、内層パターン（２）か形成してあり、
各々か熟的電気的に接続しである。そして、この−ヒＰ
のメタライズキャビティ（１）、スルーホール（５）及
び内層パターン（２）は放熱のためたけ（あるいは電気
的にはアースとして使用してもよい、）に接続しである
のであって、別途適宜形成しである本来の電気的な回路
である各々独立した導体回路（６）とは切り離して、電
気的に独立して形成１ノである。このメタライズキャビ
ティ（１）は第１図に示したように、第２層［）の内層
パターン（１２）、さらにスルーホール（５）を介して
第３層目の内層パターン（Ｉ３）と導体接続して、一連
の導体として形Ｌｉｔノてもよいか、第２図に示したよ
うに、第２層目の内層パターン（１２）とのみ導体接続
し、第３層［１の内層パターン（１３）は独ｔして形成
した電気的な回路として形成してもよく、さらに、第３
図に示したように、第２層目の内層パターン（１２）の
−部とスルーホール（Ｉ５）を介して第３層目の導体パ
ターン（１３）と導体接続し、第２層目の導体パターン
の大゛ｂは独ｔして形成した電気的な回路として形成し
てもよいものである。メタライズキャビティ（１）と内
層パターン（２）を接続するスルーホール（５）内は、
内層基板と外層導体パターン（２２）となるべきＤ４箔
または銅箔つき外層基材を積層ブレス接着する際のプリ
プレグから出てくる樹脂により完全に充填されるので、
気泡（エアポケット）のないものとなっている。さらに
スルーホール内（７）か完全に樹脂で充填されているた
めに座クリ切削によるキャビティ形成時に、切断された
スルーホール部分（８）に凹みがなく、その後化学銅メ
ツキ、電気銅メツキ、ニッケルメッキ、金メツキ等によ
りキャビティ部の導体化か容易なものとなっている。
明すると、例えば第１図には本発明に係る半導体搭載用
放熱基板の縦断面図が示しである。この半導体搭載用放
熱基板にあっては、導体か形成されて半導体素子か搭載
されるべきメタライズキャビティ（１）と、メタライズ
キャビティ（１）の熱を拡散させ、放熱するためのスル
ーホール（５）、内層パターン（２）か形成してあり、
各々か熟的電気的に接続しである。そして、この−ヒＰ
のメタライズキャビティ（１）、スルーホール（５）及
び内層パターン（２）は放熱のためたけ（あるいは電気
的にはアースとして使用してもよい、）に接続しである
のであって、別途適宜形成しである本来の電気的な回路
である各々独立した導体回路（６）とは切り離して、電
気的に独立して形成１ノである。このメタライズキャビ
ティ（１）は第１図に示したように、第２層［）の内層
パターン（１２）、さらにスルーホール（５）を介して
第３層目の内層パターン（Ｉ３）と導体接続して、一連
の導体として形Ｌｉｔノてもよいか、第２図に示したよ
うに、第２層目の内層パターン（１２）とのみ導体接続
し、第３層［１の内層パターン（１３）は独ｔして形成
した電気的な回路として形成してもよく、さらに、第３
図に示したように、第２層目の内層パターン（１２）の
−部とスルーホール（Ｉ５）を介して第３層目の導体パ
ターン（１３）と導体接続し、第２層目の導体パターン
の大゛ｂは独ｔして形成した電気的な回路として形成し
てもよいものである。メタライズキャビティ（１）と内
層パターン（２）を接続するスルーホール（５）内は、
内層基板と外層導体パターン（２２）となるべきＤ４箔
または銅箔つき外層基材を積層ブレス接着する際のプリ
プレグから出てくる樹脂により完全に充填されるので、
気泡（エアポケット）のないものとなっている。さらに
スルーホール内（７）か完全に樹脂で充填されているた
めに座クリ切削によるキャビティ形成時に、切断された
スルーホール部分（８）に凹みがなく、その後化学銅メ
ツキ、電気銅メツキ、ニッケルメッキ、金メツキ等によ
りキャビティ部の導体化か容易なものとなっている。
また、内層パターン（１２）にあっては電気的な回路と
は独）”ｌ Ｌで形成しであるか、絶縁層を’ｉｂ シ
て基板の表″Ｘ前面から放熱できるよう、基板面請の極
力入きな面桔となるように配慮して形成したものとなっ
ている。
は独）”ｌ Ｌで形成しであるか、絶縁層を’ｉｂ シ
て基板の表″Ｘ前面から放熱できるよう、基板面請の極
力入きな面桔となるように配慮して形成したものとなっ
ている。
また、本発明の実施にあたっては、第８図または：５１
０１図のように内層パターン（１２）を−層のみとし、
゛電気的な回路は独立した外層パターン（２２）とした
、４体か全体で３層のものとして実施してもよいもので
ある。
０１図のように内層パターン（１２）を−層のみとし、
゛電気的な回路は独立した外層パターン（２２）とした
、４体か全体で３層のものとして実施してもよいもので
ある。
第１２図の場合にはメタライズキャビティ（１）と同様
の加工により形成した放熱外層（２１）のある実施例で
あり、メタライズキャビティ（１）、スルーホール（５
）、内層パターン（２）と導体接続した一連の導体の一
部として形成してあり、外気に直接露出したものと形成
しである。
の加工により形成した放熱外層（２１）のある実施例で
あり、メタライズキャビティ（１）、スルーホール（５
）、内層パターン（２）と導体接続した一連の導体の一
部として形成してあり、外気に直接露出したものと形成
しである。
なお、このように形成した各半導体搭載用放熱基板（１
０）に対しては第１図〜第３図、第８図、第１０図、及
び第１２図に示１．・たように、半導体素子（２０）を
キャビティ部にｉｔし、ワイヤーボンディングを行った
後、半導体素子（２０）、ボンディングワイヤー（７０
）及び回路基板上の導体パターンの必要箇所を封１Ｆ樹
脂（６０）によりモールドするのである。
０）に対しては第１図〜第３図、第８図、第１０図、及
び第１２図に示１．・たように、半導体素子（２０）を
キャビティ部にｉｔし、ワイヤーボンディングを行った
後、半導体素子（２０）、ボンディングワイヤー（７０
）及び回路基板上の導体パターンの必要箇所を封１Ｆ樹
脂（６０）によりモールドするのである。
（発明の作用）
本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
すなわち、まず、半導体素子（２０）で発生した熱はメ
タライズキャビティ（１）部の広い導体層により充分に
吸収される。また、メタライズキャビティ（１）は直接
またはスルーホール（５）を介して内層パターン（２）
と一連の導体として形成しであるので、メタライズキャ
ビティ（１）部で吸収した熱は容易に内層パターン（２
）へ拡散される。さらに内層パターン（２）は回路基板
面積の極力大きな面積となるよう配慮しであるので、絶
縁層を通して基板の表裏全面からの放熱が容易となる。
タライズキャビティ（１）部の広い導体層により充分に
吸収される。また、メタライズキャビティ（１）は直接
またはスルーホール（５）を介して内層パターン（２）
と一連の導体として形成しであるので、メタライズキャ
ビティ（１）部で吸収した熱は容易に内層パターン（２
）へ拡散される。さらに内層パターン（２）は回路基板
面積の極力大きな面積となるよう配慮しであるので、絶
縁層を通して基板の表裏全面からの放熱が容易となる。
放熱外層パターン（２１）を設けた例ではこの放熱は言
うまてもなく一段と容易となるのである。
うまてもなく一段と容易となるのである。
また、この半導体搭載用放熱基板（１０）にあっては、
キャビティ部の丁に設けであるスルーホール（５）内か
樹脂により、完全に充嘱されており、また、メタライズ
キャビティ（１）Ｍ％しくは放熱外層パターン（２１）
部にあるスルーホールの開口部（８）（樹脂で充填され
ている）は、銅メウキ、ニッケルメッキ、金メ・ツキで
導体化され塞がれているため、スルーホール（５）を通
して水分等かキャビティ部へ侵入し 半導体素子等を腐
食破損することはないのである。
キャビティ部の丁に設けであるスルーホール（５）内か
樹脂により、完全に充嘱されており、また、メタライズ
キャビティ（１）Ｍ％しくは放熱外層パターン（２１）
部にあるスルーホールの開口部（８）（樹脂で充填され
ている）は、銅メウキ、ニッケルメッキ、金メ・ツキで
導体化され塞がれているため、スルーホール（５）を通
して水分等かキャビティ部へ侵入し 半導体素子等を腐
食破損することはないのである。
ざらにまた、この半導体搭戎用放Ａ’）基板（１０）に
あっては、第２層１１、第３層目の内層パターン（２）
およびその間のスルーホール（５）を任意に形成するこ
とにより、メタルキャビティ（１）て吸収した熱を直接
第２層目またはスルーホールを介して第３層目の内層パ
ターンに同時に、または選択して、各々の内層パターン
へ放熱させることかでき、同じ第２層１１内で、あるい
は同じ第３層目内で一連の放熱導体パターンと電気的な
回路パターンとを分離して形成することも可能であり、
熱設計上の自由度は飛躍的に向上したものとなっている
。
あっては、第２層１１、第３層目の内層パターン（２）
およびその間のスルーホール（５）を任意に形成するこ
とにより、メタルキャビティ（１）て吸収した熱を直接
第２層目またはスルーホールを介して第３層目の内層パ
ターンに同時に、または選択して、各々の内層パターン
へ放熱させることかでき、同じ第２層１１内で、あるい
は同じ第３層目内で一連の放熱導体パターンと電気的な
回路パターンとを分離して形成することも可能であり、
熱設計上の自由度は飛躍的に向上したものとなっている
。
（実施例）
次に１本発明に係る半導体搭載用放熱基板を、ｊＡ面に
示した実施例に従って詳細に説明する。
示した実施例に従って詳細に説明する。
ＬＬ尤遣愕
第１図〜第３図は本発明の第１実施例に係る゛ト導体搭
載用放ｐ＋基板（目））の縦断面ｔＡか示してあり 第
４図〜第７図にはその製造方法を説明するための縦断面
図か示ｌノである。
載用放ｐ＋基板（目））の縦断面ｔＡか示してあり 第
４図〜第７図にはその製造方法を説明するための縦断面
図か示ｌノである。
第１図では、’ｔ’４体素子（２０）を搭載するメタラ
イズキャビティ（１）と第２層［１内層パターン（１２
）、スルーホール（５）と第３層内層パターン（１３）
か一連の導体として形成し・である。第２１′４てはメ
タライズキャどティ（１）と第２層１１内層パターン（
１２）か、第３し１ては、メタライズキャビティ パターン（１３）かそれぞれ−・連の導体パターンとし
て形成しである。そして１Ｆ気的な回路パターンは一連
のｈ３Ｉ熱用導体パターンとは独ゲして、任くヱに形成
し・である。一連の放熱用導体パターンの途中にあるス
ルーホール（５）内は樹脂か充填してあリ、また樹脂か
充咀したスルーホール（５）のメタライズキャビデイ（
１）側聞［」部は導体により塞かれた形で形成しである
。
イズキャビティ（１）と第２層［１内層パターン（１２
）、スルーホール（５）と第３層内層パターン（１３）
か一連の導体として形成し・である。第２１′４てはメ
タライズキャどティ（１）と第２層１１内層パターン（
１２）か、第３し１ては、メタライズキャビティ パターン（１３）かそれぞれ−・連の導体パターンとし
て形成しである。そして１Ｆ気的な回路パターンは一連
のｈ３Ｉ熱用導体パターンとは独ゲして、任くヱに形成
し・である。一連の放熱用導体パターンの途中にあるス
ルーホール（５）内は樹脂か充填してあリ、また樹脂か
充咀したスルーホール（５）のメタライズキャビデイ（
１）側聞［」部は導体により塞かれた形で形成しである
。
また、ここでは、第２層ＩＪ 、第３層目の導体パター
ン（２）およびその間のスルーホール（５）を任αに形
成することにより、−・連の放熱導体パターンは、メタ
ライズキャビティ（１）部から第２層目３よび第３層目
の導体パターン（２）のどの場所の導体パターンへも任
意に、選択して形成してもよいものである。
ン（２）およびその間のスルーホール（５）を任αに形
成することにより、−・連の放熱導体パターンは、メタ
ライズキャビティ（１）部から第２層目３よび第３層目
の導体パターン（２）のどの場所の導体パターンへも任
意に、選択して形成してもよいものである。
次に、この第１実施例の半導体搭載用放熱基板の製造方
法について第１１゛４の場合を例にとって、第４ ＋−
４〜第７図の順に従って以下筒中に説明する。
法について第１１゛４の場合を例にとって、第４ ＋−
４〜第７図の順に従って以下筒中に説明する。
（（）キャビティ部直下に位置する場所に第４図に示し
たように、スルーホール（５）および、将来第２層目、
第３層目の内層パターン（２）となるべき導体回路をメ
ツキあるいはエツチングにより形成した両面スルーホー
ル基板（１１）を得た。
たように、スルーホール（５）および、将来第２層目、
第３層目の内層パターン（２）となるべき導体回路をメ
ツキあるいはエツチングにより形成した両面スルーホー
ル基板（１１）を得た。
（わ次にこの両面スルーホール基板（３１）を第５図に
示したように内層基板（３５）とし、外層導体パターン
（２２）となるべき銅箔または銅箔つき外用基材をブリ
ブしグとともに植層して、インナーバイアホール４層基
板（３２）を得た。
示したように内層基板（３５）とし、外層導体パターン
（２２）となるべき銅箔または銅箔つき外用基材をブリ
ブしグとともに植層して、インナーバイアホール４層基
板（３２）を得た。
Ｌ３＋そのインナーバイアホール４層基板（コ２）を第
６図に示したように座クリ切削加工により、第１層［１
外層銅箔、第２層目内層パターン（１２）およびインナ
ーバイアホール（コア）の上部を切削加重しキャビティ
部を得た。
６図に示したように座クリ切削加工により、第１層［１
外層銅箔、第２層目内層パターン（１２）およびインナ
ーバイアホール（コア）の上部を切削加重しキャビティ
部を得た。
＜４）ＦＪ Ｊスルーホール（９）となるべき貫通穴を
ドリル穴明し、メツキあるいはエツチングを適宜行うこ
とにより、第７図の一連としてメタライズキャビティ（
１）、スルーホール（５）および内層パターン（２）と
、それと独立した電気的な回路パターン（６）をもった
半導体搭載用放熱基板（１０）を得た。
ドリル穴明し、メツキあるいはエツチングを適宜行うこ
とにより、第７図の一連としてメタライズキャビティ（
１）、スルーホール（５）および内層パターン（２）と
、それと独立した電気的な回路パターン（６）をもった
半導体搭載用放熱基板（１０）を得た。
なお、このように形成した各半導体搭載用放熱基板（ｌ
Ｏ）に対しては第り図〜第３図に示したように、各を導
体素子（２）をキャどティ部にＷ？畿し、ワイヤーボン
ディングを行ったのち封止樹脂（６０）によっ゛〔モー
ルドするのである。
Ｏ）に対しては第り図〜第３図に示したように、各を導
体素子（２）をキャどティ部にＷ？畿し、ワイヤーボン
ディングを行ったのち封止樹脂（６０）によっ゛〔モー
ルドするのである。
ΔスｊＬ１例
第８図及び第９図は、各々本発明の第２実施例に係る半
導体搭載用放熱基板（１０）の縦断面］Ａ及びその製造
方法を説明するための縦断面図か示しである。この第８
Ｕ５７Ｊに示しである第２実施例の第１実施例との違い
は、キャビティ部導体が内層パターン（１２）により形
成しであることである。このためにキャビティ部の導体
化は個別に行う必要はなく、キャビティ部と内層パター
ン（１２）とを接続するスルーホールも当然不安なもの
となっている。
導体搭載用放熱基板（１０）の縦断面］Ａ及びその製造
方法を説明するための縦断面図か示しである。この第８
Ｕ５７Ｊに示しである第２実施例の第１実施例との違い
は、キャビティ部導体が内層パターン（１２）により形
成しであることである。このためにキャビティ部の導体
化は個別に行う必要はなく、キャビティ部と内層パター
ン（１２）とを接続するスルーホールも当然不安なもの
となっている。
第９図は第２実施例のｔＡ造方法を示す図であり、片面
の内層パターン及びキャビティの導体（＋）となるべき
部分のみエツチングによりパターン形成を行った両面基
板（３７）と、ノンフローの接２？剤を貼り付けまたは
塗布した後、座グリまたは打ち抜きによりキャビティと
なるべき４通穴を明げた片面５ＪＡ箔基材（３８）を貼
り合わせることを示している。その後のｔｔＭｓスルー
ホール（９）となるべきｉ６穴を明ける１程以降はｇＳ
ｆ実施例と同様であるので詳細な説明は省略する。
の内層パターン及びキャビティの導体（＋）となるべき
部分のみエツチングによりパターン形成を行った両面基
板（３７）と、ノンフローの接２？剤を貼り付けまたは
塗布した後、座グリまたは打ち抜きによりキャビティと
なるべき４通穴を明げた片面５ＪＡ箔基材（３８）を貼
り合わせることを示している。その後のｔｔＭｓスルー
ホール（９）となるべきｉ６穴を明ける１程以降はｇＳ
ｆ実施例と同様であるので詳細な説明は省略する。
箸３実施−例
第１Ｏ図及び第１１図は、各１（本発明の第３実施例に
係る半導体搭載用放熱基板（１０）の縦断面図及びその
５Ｊ遣方法を説明するための縦断面図か示しＣある。こ
の第１Ｏ図に示しである第３実施例の第１実施ｔ５４と
の違いは内層パターン（１２）か１層であり、全体とし
て３層の導体パターンとして形成してあり、そのために
メタライズキャピテイ（＋）と内層パターン（１２）と
を接続するためのスルーホールは不°凶となっている。
係る半導体搭載用放熱基板（１０）の縦断面図及びその
５Ｊ遣方法を説明するための縦断面図か示しＣある。こ
の第１Ｏ図に示しである第３実施例の第１実施ｔ５４と
の違いは内層パターン（１２）か１層であり、全体とし
て３層の導体パターンとして形成してあり、そのために
メタライズキャピテイ（＋）と内層パターン（１２）と
を接続するためのスルーホールは不°凶となっている。
その製造方法は第ｔｔ＋’′４に示したように、内層パ
ターン（１２）をエツチングにより適宜形成したのら、
銅箔あるいは片面銅箔基材をプリプレグにより破着した
のち座グリリ１削によりｆＪＳ１層目、第２層目の導体
となるべき銅箔を切削加工しキャビティ部を形成するの
である。その後のｉ通スルーホール（９）となるべき４
通穴を明ける工程以降は第１実施例と同様であるので詳
細な説明は省略する。
ターン（１２）をエツチングにより適宜形成したのら、
銅箔あるいは片面銅箔基材をプリプレグにより破着した
のち座グリリ１削によりｆＪＳ１層目、第２層目の導体
となるべき銅箔を切削加工しキャビティ部を形成するの
である。その後のｉ通スルーホール（９）となるべき４
通穴を明ける工程以降は第１実施例と同様であるので詳
細な説明は省略する。
第！（実施例
第１２図と第１３図は各々本発明の第４実施例に係る半
導体搭載用放熱基板（ｌＯ）の縦断面［聞及びその製造
方法を説明するための縦断面図が示しである。第１２図
の第４実施例の第１実施例との違いは、第１３［Ａに示
したようにメタライズキャビティ（１）と同様に座グリ
により形成した放熱外層パターン（２１）を有する点で
あり、メタライズキャビティ（Ｉ）、スルーホール（５
）、内層パターン（２）そして放熱外層パターン（２Ｉ
）が一連の導体として形成しである４ｉである。またそ
の製造方法は第１３図に示したように、キャビティの座
クリ切削と同様に第４層［１及び第３層［１の４体とな
るべきＤ４箔を切削加ｒし形成するのである。その？に
のｄ通スルーホール（９）となるべき貫通穴？１５１け
る工程以降は第１実施例と同様であるので詳細な説明は
省略する。
導体搭載用放熱基板（ｌＯ）の縦断面［聞及びその製造
方法を説明するための縦断面図が示しである。第１２図
の第４実施例の第１実施例との違いは、第１３［Ａに示
したようにメタライズキャビティ（１）と同様に座グリ
により形成した放熱外層パターン（２１）を有する点で
あり、メタライズキャビティ（Ｉ）、スルーホール（５
）、内層パターン（２）そして放熱外層パターン（２Ｉ
）が一連の導体として形成しである４ｉである。またそ
の製造方法は第１３図に示したように、キャビティの座
クリ切削と同様に第４層［１及び第３層［１の４体とな
るべきＤ４箔を切削加ｒし形成するのである。その？に
のｄ通スルーホール（９）となるべき貫通穴？１５１け
る工程以降は第１実施例と同様であるので詳細な説明は
省略する。
（発明の効果）
以りｌ詳述した通り１本発明にあっては、■−記実施例
にて例示だ如く。
にて例示だ如く。
「導体回路の一部に、半導体素−ｆ（２０）の９．熱を
吸収し、拡散させ、放熱するためのメタライズキャビテ
ィ（１）、スルーホール（５）、内層パターン（２）
、 ｊｔ’！熱外層熱外−パターン）のいずれかを形成
したこと」 にその構成］二の特徴があり、これにより半導体素子（
２１）の発熱を充分に効率よく吸収し、拡散させ、放熱
することは勿論、実装した半導体妻子（２０）への耐湿
性を確保することにより半導体素子（２０）を天袋した
ものの信頼性を充分に確保することかてさ、さらに、そ
の放熱導体パターンの設計はＭ約を受けずに自由に設計
でき、しかも従来から採用されている機械・設備をもそ
のまま使用して製造することかてきる簡単な構成の半導
体搭載用放熱基板（１０）を提供することかできるので
ある。
吸収し、拡散させ、放熱するためのメタライズキャビテ
ィ（１）、スルーホール（５）、内層パターン（２）
、 ｊｔ’！熱外層熱外−パターン）のいずれかを形成
したこと」 にその構成］二の特徴があり、これにより半導体素子（
２１）の発熱を充分に効率よく吸収し、拡散させ、放熱
することは勿論、実装した半導体妻子（２０）への耐湿
性を確保することにより半導体素子（２０）を天袋した
ものの信頼性を充分に確保することかてさ、さらに、そ
の放熱導体パターンの設計はＭ約を受けずに自由に設計
でき、しかも従来から採用されている機械・設備をもそ
のまま使用して製造することかてきる簡単な構成の半導
体搭載用放熱基板（１０）を提供することかできるので
ある。
第１１Ｗ〜第３「４のそれぞれは本発明の第１実施例に
係る若導体搭載用放熱基板の各縦断面図、第４図〜第７
図は木発す１の第１実施例の製造方法を説明するための
縦断面図、第８図及び第９図はそれぞれ本発明の第２実
施例に係る縦断面図及び第２７施例の製造方法を説明す
るための縦断面図であり、第１Ｏ図及び第１１図はそれ
ぞれ本発明の第３実施例に係る縦断面図及び第３実施例
の製造方法を説明するための縦断面図、第１２Ｕ：Ａ及
び第１３図はそれぞれ本発明の第４実施例に係る縦断面
［４及び第４実施例の製造方法を説明するための縦断面
図である。 なお、第１４１５４〜第１６ｉｌはそれぞれ従？Ｎの゛
ｈ導体搭載用基板及び従来の半導体搭載用放熱基板とし
てのメタルコアスルーホール基板とヒートパイプｊ＆板
の縦断面図である７ 符 壮 の 説 明 １・・・メタライスキャピテイ、２・・・内層パターン
、５・・・スルーホール、ＩＯ・・・半導体搭載用放熱
基板、２叢）・・パに導体素子、２１−・・放熱外層パ
ターン。 ６０−・・封止樹１指、７０−ポンディングワイヤー。
係る若導体搭載用放熱基板の各縦断面図、第４図〜第７
図は木発す１の第１実施例の製造方法を説明するための
縦断面図、第８図及び第９図はそれぞれ本発明の第２実
施例に係る縦断面図及び第２７施例の製造方法を説明す
るための縦断面図であり、第１Ｏ図及び第１１図はそれ
ぞれ本発明の第３実施例に係る縦断面図及び第３実施例
の製造方法を説明するための縦断面図、第１２Ｕ：Ａ及
び第１３図はそれぞれ本発明の第４実施例に係る縦断面
［４及び第４実施例の製造方法を説明するための縦断面
図である。 なお、第１４１５４〜第１６ｉｌはそれぞれ従？Ｎの゛
ｈ導体搭載用基板及び従来の半導体搭載用放熱基板とし
てのメタルコアスルーホール基板とヒートパイプｊ＆板
の縦断面図である７ 符 壮 の 説 明 １・・・メタライスキャピテイ、２・・・内層パターン
、５・・・スルーホール、ＩＯ・・・半導体搭載用放熱
基板、２叢）・・パに導体素子、２１−・・放熱外層パ
ターン。 ６０−・・封止樹１指、７０−ポンディングワイヤー。
Claims (1)
- 【特許請求の範囲】 １）、導体回路が形成されて半導体素子が搭載されるべ
き半導体搭載用基板において、 前記導体回路の一部に、前記半導体素子の発熱を吸収し
、拡散させ、放熱するためのメタライズキャビティ、ス
ルーホール、内層パターン、放熱外層パターンのいずれ
かを形成したことを特徴とする半導体搭載用放熱基板。 ２）、前記スルーホール内は樹脂で充填されていること
を特徴とする特許請求の範囲第１項に記載の半導体搭載
用放熱基板。 ３）、前記半導体を搭載する前記メタライズキャビティ
は導体化されており前記スルーホールの開口部を■くと
ともに、スルーホールとまたは前記内層パターンと、ま
たは、前記放熱外層パターンと熱的に、電気的に接続し
たことを特徴とする特許請求の範囲第１項もしくは第２
項に記載の半導体搭載用放熱基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300998A JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300998A JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143242A true JPH01143242A (ja) | 1989-06-05 |
| JPH0760871B2 JPH0760871B2 (ja) | 1995-06-28 |
Family
ID=17891597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300998A Expired - Lifetime JPH0760871B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用放熱基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760871B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758239A (ja) * | 1993-06-30 | 1995-03-03 | Matsushita Electric Works Ltd | チップキャリア |
| JP2010177710A (ja) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209259B1 (ko) * | 1996-04-25 | 1999-07-15 | 이해규 | Ic 카드 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492789A (ja) * | 1972-04-28 | 1974-01-11 | ||
| JPS6239031A (ja) * | 1985-08-14 | 1987-02-20 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
-
1987
- 1987-11-27 JP JP62300998A patent/JPH0760871B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492789A (ja) * | 1972-04-28 | 1974-01-11 | ||
| JPS6239031A (ja) * | 1985-08-14 | 1987-02-20 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758239A (ja) * | 1993-06-30 | 1995-03-03 | Matsushita Electric Works Ltd | チップキャリア |
| JP2010177710A (ja) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760871B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI505755B (zh) | 封裝載板及其製作方法 | |
| US8524532B1 (en) | Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein | |
| US5357672A (en) | Method and system for fabricating IC packages from laminated boards and heat spreader | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| US20120167384A1 (en) | Method of Making a Low Profile Flip Chip Power Module | |
| US20140355215A1 (en) | Embedded Heat Slug to Enhance Substrate Thermal Conductivity | |
| TW413873B (en) | BGA package and method for manufacturing the same | |
| JP2004537849A (ja) | リードレスマルチダイキャリアの構造およびその作製のための方法 | |
| KR20150099030A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPS582054A (ja) | 半導体装置 | |
| JPH0258358A (ja) | 電子部品搭載用基板 | |
| JP2016225620A (ja) | プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ | |
| CN107611114A (zh) | 一种嵌入式基板 | |
| US20080298023A1 (en) | Electronic component-containing module and manufacturing method thereof | |
| KR20140143567A (ko) | 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법 | |
| TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| CN112820713A (zh) | 一种金属框架封装基板及其制造方法 | |
| JPH01143242A (ja) | 半導体搭載用放熱基板 | |
| US20170271267A1 (en) | Semiconductor packaging structure | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPS6344745A (ja) | 電子部品搭載用基板 | |
| KR20010073345A (ko) | 적층 패키지 | |
| JPH08130288A (ja) | 半導体装置 | |
| TW571413B (en) | Method of manufacturing BGA substrate with high performance of heat dissipating structure | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 13 |