KR20080055670A - 차폐케이스를 구비한 패키지 - Google Patents

차폐케이스를 구비한 패키지 Download PDF

Info

Publication number
KR20080055670A
KR20080055670A KR1020070129090A KR20070129090A KR20080055670A KR 20080055670 A KR20080055670 A KR 20080055670A KR 1020070129090 A KR1020070129090 A KR 1020070129090A KR 20070129090 A KR20070129090 A KR 20070129090A KR 20080055670 A KR20080055670 A KR 20080055670A
Authority
KR
South Korea
Prior art keywords
substrate
shielding case
package
electronic component
resin layer
Prior art date
Application number
KR1020070129090A
Other languages
English (en)
Inventor
유야 요시노
아키노부 이노우에
아츠노리 가지키
사다카즈 아카이케
노리오 야마니시
다카시 츠보타
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080055670A publication Critical patent/KR20080055670A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판과, 상기 기판의 제 1 면에 실장된 전자부품과, 상기 전자부품을 밀봉하는 밀봉수지층으로 이루어진 패키지 몸체, 및 금속으로 이루어지고 단면도가 역 U자 형상이며, 상기 밀봉수지층을 덮는 차폐케이스를 포함하는 패키지로서,
상기 차폐케이스의 단부 중 적어도 일부가 상기 제 1 면에 대향하는 기판의 제 2 면을 향해 절곡되는 방식으로 상기 차폐케이스의 절곡부를 형성하며, 상기 절곡부는 상기 제 2 면에 접촉하여 상기 차폐케이스를 상기 기판에 부착시키는 것을 특징으로 하는 패키지.
패키지, 차폐케이스(shield case), 기판, 전자부품

Description

차폐케이스를 구비한 패키지{PACKAGE HAVING SHIELD CASE}
본 발명은 차폐케이스를 구비한 패키지에 관한 것으로서, 더욱 상세하게는 전자부품이 실장되는 기판의 한쪽면이 금속 차폐케이스에 의해 덮이는 패키지에 관한 것이다.
차폐케이스를 구비한 패키지로서, 전자부품이 실장된 기판의 한쪽면이 금속 차폐케이스로 덮이는 도 4에 나타낸 패키지가, 예를 들면, 일본국 특개평10-284935호에 제안되어 있다.
도 4에 나타낸 패키지에서는, 각각의 폴부재(pawl parts)(104,104,...)가 기판(100)의 한쪽면을 덮는 금속 차폐케이스(102)의 하단측에 형성되고, 기판(100)의 측면에 형성된 리세스(106,106,...) 중의 대응 리세스(106)에 고정된다.
도 4에 나타낸 패키지에서는, 기판(100)의 한쪽면에 실장된 반도체 소자 등의 전자부품(108,108,...)을 덮는 차폐케이스(102)의 폴부재(104)가 기판(100)의 측면에 형성된 리세스(106)에 고정되고, 또한 도 5의 단면도에 나타낸 땜납(112)에 의해 리세스(106)의 벽면에 형성된 도금층(110)에 납땜된다.
또한, 복수의 외부접속단자가 되는 땜납볼(solder ball)(114,114,...)이 기 판(100)의 다른쪽면에 형성된다.
도 4 및 5에 나타낸 패키지는 전자부품으로서 고주파 부품(high-frequency component)이 기판의 한쪽면에 실장되는 패키지에 사용되는 것이 바람직하다.
그러나, 차폐케이스를 구비한 종래의 패키지에서는, 도 6에 나타낸 바와 같이, 필수적으로 리세스(106,106,...)가 측면에 형성된 기판(100)을 사용한다. 따라서, 기판(100)의 한쪽면에 실장된 전자부품(108,108,...)을 수지를 사용하여 밀봉하는 것이 어렵다.
즉, 도 6에 나타낸 기판(100)을 산업적으로 제조하는 경우에는, 도 7에 나타낸 바와 같이, 복수의 기판(100,100,...)이 형성된 큰 사이즈의 원 기판(original substrate)(200)을 형성한 후에, 리세스(106,106,...)가 형성되는 큰 사이즈 원 기판(200) 부분에 타원형 관통홀(202,202,...)을 형성하며, 그 후에 무전해 도금법 등으로 타원형 관통홀(202,202,...)의 내벽면에 도금층(110)을 형성한다.
다음, 타원형 관통홀(202,202,...)로 둘러싸인 영역에 여러가지 전자부품을 실장시킨 후에, 타원형 관통홀(202,202,...)의 중심을 통과하는 라인(204,204,...)에 따라 원 기판(200)을 절단하며, 이에 의해 도 6에 나타낸 기판(100)을 획득할 수 있다.
그 후에, 차폐케이스(102)를 기판(100)에 부착하고, 차폐케이스(102)의 하단측에 형성된 대응 폴부재를 기판(100)의 측면에 형성된 각각의 리세스(106,106,...)에 고정하며, 그 후에 폴부재(104)를 납땜한다.
이 경우, 타원형 관통홀(202,202,...)이 형성된 기판(100)의 한쪽면에 전자 부품(108,108,...)을 실장한 후 상기 전자부품(108,108,...)을 수지로 밀봉할 때에는, 밀봉수지가 타원형 관통홀(202,202,...)에 스며들 가능성이 있고, 따라서 차폐케이스(102)의 폴부재(104)를 고정할 수 없다.
따라서, 기판(100)의 한쪽면에 실장된 전자부품(108,108,...)을 수지로 밀봉할 수 없다. 이 경우, 금속 차폐케이스(102)와 전자부품(108,108,...) 사이의 접촉을 방지하기 위해, 차폐케이스(102)와 전자부품(108,108,...) 사이에 공간을 상시 확보해야할 필요가 있고, 따라서 패키지의 소형화 요구에 한계가 있다.
더욱이, 차폐케이스(102)와 접촉할 수 있는 본딩와이어가 전자부품(108)과 기판(100) 사이의 전기적 접속에 사용될 수 없고, 플립칩 본딩(flip chip bonding)만을 사용할 수 있다. 따라서, 차폐케이스를 구비한 패키지에서도 전자부품(108)과 기판(100) 사이의 전기적 접속에 본딩와이어를 사용하는 방안이 요구된다.
본 발명은 종래 패키지에서 기판의 한쪽면에 실장된 전자부품을 수지로 밀봉할 수 없는 문제점을 해결한다. 이를 위한, 본 발명의 목적은 전자부품과 기판 사이를 본딩와이어를 사용하여 전기적 접속시키고 기판의 한쪽면에 실장된 전자부품을 수지로 밀봉하는 것에 의해 소형화를 달성할 수 있는 차폐케이스를 구비한 패키지를 제공하는 것이다.
본 발명의 하나 이상의 관점에 따른, 패키지는,
기판과, 상기 기판의 제 1 면에 실장된 전자부품과, 상기 전자부품을 밀봉하는 밀봉수지층으로 이루어진 패키지 몸체, 및 금속으로 이루어지고 단면도가 역 U자 형상이며, 상기 밀봉수지층을 덮는 차폐케이스를 포함하는 패키지로서,
상기 차폐케이스의 단부 중 적어도 일부가 상기 제 1 면에 대향하는 기판의 제 2 면을 향해 절곡되는 방식으로 상기 차폐케이스의 절곡부를 형성하며,
상기 절곡부는 상기 제 2 면에 접촉하여 상기 차폐케이스를 상기 기판에 부착시키는 것을 특징으로 한다.
본 발명의 제 2 관점에 따르면, 상기 절곡부가 상기 제 2 면에 접촉할 경우, 상기 절곡부는 상기 제 2 면에 대한 탄성력을 갖을 수 있다.
본 발명의 제 3 관점에 따르면, 상기 절곡부가 접촉하는 상기 제 2 면의 일부에는 금속으로 이루어진 접속패드를 형성할 수 있다.
본 발명의 제 4 관점에 따르면, 상기 패키지 몸체는 본딩와이어에 의해 상기 전자부품과 전기적으로 접속되는 본딩패드를 더 포함하고, 상기 본딩와이어는 상기 밀봉수지층으로 밀봉될 수 있다.
본 발명의 제 5 관점에 따르면, 상기 전자부품은 반도체 소자일 수 있다.
본 발명의 제 6 관점에 따르면, 상기 차폐케이스의 내면이 상기 밀봉수지층의 표면과 밀착접촉하도록 상기 차폐케이스가 상기 기판에 부착될 수 있다.
본 발명의 제 2 관점에 따르면, 상기 차폐케이스가 상기 기판에 확실하게 부착될 수 있다.
본 발명의 제 3 관점에 따르면, 상기 차폐케이스의 절곡부와 상기 기판의 접속패드를 납땜하는 것에 의해 상기 차폐케이스가 상기 기판에 단단히 부착될 수 있다.
본 발명의 제 4 관점에 따르면, 상기 본딩와이어와 상기 차폐케이스 사이의 접촉이 확실하게 방지될 수 있다.
본 발명의 제 6 관점에 따르면, 패키지를 소형화할 수 있다.
본 발명에 따른 패키지에서는, 차폐케이스를 기판의 측면에 부착시키기 위한 부착 부분을 제공할 필요가 없고, 따라서 기판의 한쪽면(제 1 면)에 실장된 전자부품을 밀봉하는 밀봉수지층을 형성할 수 있다.
또한, 차폐케이스와 전자부품 사이의 접촉이 확실하게 방지될 수 있어서, 전자부품과 차폐케이스 사이에 공간을 제공할 필요가 없고, 따라서 패키지를 소형화시킬 수 있다.
또한, 기판의 한쪽면(제 1 면)에 실장된 전자부품을 본딩와이어에 의해 기판과 전기적 접속시킬 경우에도, 전자부품과 본딩와이어를 밀봉하는 밀봉수지층을 형성할 수 있어서, 본딩와이어와 차폐케이스 사이의 접촉이 확실하게 방지된다.
도 1은 본 발명에 따른, 차폐케이스를 구비한 패키지의 일례를 나타낸다. 도 1에 나타낸 차폐케이스를 구비한 패키지(10)에서는, 금속 차폐케이스(14)가 패키지 몸체(12)를 덮도록 부착된다. 차폐케이스(14)는 구리, 니켈 및 아연의 합금(니켈실 버(nickel silver) 등)으로 제조되고, 그 두께는 약 50㎛ 이다.
도 2는 패키지(10)의 단면도이다. 패키지 몸체(12)에는, 반도체 소자(18a) 또는 커패시터(18b) 등의 전자부품이 기판(16)의 한쪽면(이하 "제 1 면"이라 칭함)에 실장되고, 기판(16)의 제 1 면에 형성된 본딩패드부(미도시)가 금으로 제조된 본딩와이어(20,20)에 의해 반도체 소자(18a)의 전극(미도시)과 전기적 접속된다. 전자부품과 본딩와이어(20,20)는 밀봉수지층(22)을 형성하는 밀봉 수지로 밀봉된다.
밀봉수지층(22)을 덮는 차폐케이스(14)에서, 그 단면 형상은 역 U자 형상이고 그 하단부는 기판(16)의 다른쪽면(이하, "제 2 면"이라 칭함)으로 절곡되어, 절곡부(14a)를 형성한다. 절곡부(14a)는 기판(16)의 제 2 면에 형성된 접속패드(24,24)에 접촉하여 기판(16)에 부착된다.
도 2에 나타낸 차폐케이스(14)의 절곡부(14a)는 V자 형상으로 절곡되고, 절곡부(14a)가 기판(16)의 접속패드(24,24)에 접촉할 경우, 절곡부(14a)는 접속패드(24,24)에 대한 탄성력을 갖으므로, 차폐케이스(14)를 확실하게 기판(16)에 부착시킬 수 있다.
접속패드(24,24) 상의 절곡부(14a) 접촉지점을 납땜하는 것에 의해, 차폐케이스(14)를 더욱 단단하게 기판(16)에 부착시킬 수 있다.
또한, 패키지(10)의 외부접속단자가 되는 땜납볼(26,26)을 기판(16)의 제 2 면에 부착한다.
도 1 및 2에 나타낸 패키지(10)에서는, 차폐케이스(14)의 내면이 밀봉수지 층(22)의 표면과 밀착접촉하도록 차폐케이스(14)가 기판(16)에 부착된다. 반도체 소자(18a) 등의 전자부품과 반도체 소자(18a)를 기판(16)에 전기적 접속시키는 본딩와이어(20)가 밀봉수지층(22)에 의해 수지로 밀봉되므로, 차폐케이스(14)의 내면이 밀봉수지층(22)의 표면과 밀착접촉하도록 차폐케이스(14)가 기판(16)에 부착되는 경우에도, 차폐케이스(14)는 전자부품 또는 본딩와이어와 접촉할 가능성이 없다. 따라서, 전자부품과 차폐케이스(14) 사이에 공간을 제공할 필요가 없어서, 패키지를 소형화시킬 수 있다.
도 1 및 2에 나타낸 패키지(10)를 제조하는 공정으로서, 패키지 몸체(12)를 먼저 형성한다.
패키지 몸체(12)에서, 복수의 기판(16)을 형성할 수 있는 큰사이즈의 원 기판(original substrate)을 형성한다. 도 7에 나타낸 타원형 관통홀(202,202,...) 등의 관통홀은 상기 원 기판에 형성되지 않는다.
반도체 소자(18a) 또는 커패시터(18b) 등의 전자부품을 원 기판(original substrate)의 제 1 면 상의 각 기판(16)에 대응하는 부분의 제 1 면 소정 위치에 실장한 후에, 실장된 반도체 소자(18a)를 본딩와이어(20)로 상기 기판(16)에 대응하는 부분과 전기적 접속시킨다.
다음, 각 기판(16)에 대응하는 부분을 수지로 몰딩하고, 본딩와이어(20)와 각 기판(16)에 대응하는 부분에 실장된 전자부품을 밀봉하는 밀봉수지층(22)을 설치한다. 그 후, 원 기판을 절단함으로써, 소정 형상을 갖는 패키지 몸체(12)를 형성할 수 있다.
또한, 외부접속단자가 되는 땜납볼을 부착하는 단자용 접속패드(미도시)를 기판(16)의 후방측에 형성할 때, 기판(16)의 후방측에 형성되는 접속패드(24,24)를 동시에 형성하는 것이 바람직하다.
상기 획득된 패키지 몸체(12)는 프레스 가공 등에 의해 미리 형성된 차폐케이스(14)에 삽입 및 부착되고, 패키지 몸체(12)의 각 절곡부(14a)는 기판(16)의 각 접속패드(24)와 매칭된다.
또한, 패키지 몸체(12)를 기판(16)에 더욱 단단히 고정할 경우에는, 각 기판(16)의 접속패드(24) 상의 패키지 몸체(12)의 각 절곡부(14a) 접촉부분을 납땜하는 것이 바람직하다.
도 1 및 2에 나타낸 차폐케이스 (14)에서는, 차폐케이스(14)의 하단부의 한쪽에 하나의 절곡부(14a)가 형성되지만, 복수의 절곡부(14a)가 형성될 수도 있다. 하단부의 한쪽에 복수의 절곡부(14a)가 형성된 차폐케이스(14)에서는, 차폐케이스(14)를 확실하게 기판(16)에 부착시킬 수 있다.
또한, 도 3에 나타낸 차폐케이스(14)에서와 같이, 차폐케이스(14)의 하단부 한쪽의 모서리 사이에 절곡부(14a)를 형성할 수 있다. 이 경우, 패키지 몸체(12)가 차폐케이스(14)의 한쪽에 삽입 및 부착될 때, 패키지 몸체(12)의 과도 삽입을 방지하기 위해 차폐케이스(14)의 한쪽에 스토퍼(stopper)를 형성하는 것이 바람직하다.
도 1 내지 3의 설명에서는, 본딩와이어(20)에 의해, 실장된 반도체 소자(18a)를 기판(16)과 전기적 접속시켰지만, 플립칩 본딩(flip chip bonding)에 의해 상기 반도체 소자(18a)를 기판(16)과 전기적 접속시킬 수 있음은 명백하다.
이상, 본 발명의 예시적인 실시예에 대해 설명하였지만, 본 기술 분야에서 통상의 지식을 가진 자에게는 본 발명으로부터 일탈되지 않는 범위 내에서 다양한 변경 및 수정을 가할 수 있다는 것은 명백하다. 따라서, 첨부된 청구범위는 본 발명의 취지 및 목적 범위 내의 변경 및 수정 사항들을 모두 포괄하는 것으로 해석되어야만 한다.
도 1은 본 발명에 따른, 차폐케이스를 구비한 패키지의 일례를 나타낸 사시도.
도 2는 도 1에 나타낸 패키지의 단면도.
도 3은 본 발명에 사용될 수 있는 차폐케이스의 다른 일례를 나타낸 사시도.
도 4는 종래의 차폐케이스를 구비한 패키지를 나타낸 사시도.
도 5는 도 4에 나타낸 패키지의 횡단면도.
도 6은 도 5에 나타낸 패키지에 사용되는 기판의 사시도.
도 7은 도 6에 나타낸 기판이 형성된 원 기판의 사시도.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 패키지 12: 패키지 몸체
14: 차폐케이스 14a: 절곡부
16: 기판 18a: 반도체 소자
18b: 커패시터 20: 본딩와이어
22: 밀봉수지층 24: 접속패드
26: 땜납볼

Claims (6)

  1. 기판과, 상기 기판의 제 1 면에 실장된 전자부품과, 상기 전자부품을 밀봉하는 밀봉수지층으로 이루어진 패키지 몸체, 및
    금속으로 이루어지고 단면도가 역 U자 형상이며, 상기 밀봉수지층을 덮는 차폐케이스를 포함하는 패키지로서,
    상기 차폐케이스의 단부 중 적어도 일부가 상기 제 1 면에 대향하는 기판의 제 2 면을 향해 절곡되는 방식으로 상기 차폐케이스의 절곡부를 형성하며,
    상기 절곡부는 상기 제 2 면에 접촉하여 상기 차폐케이스를 상기 기판에 부착시키는 것을 특징으로 하는 패키지.
  2. 제 1 항에 있어서,
    상기 절곡부가 상기 제 2 면에 접촉할 경우, 상기 절곡부는 상기 제 2 면에 대한 탄성력을 갖는 것을 특징으로 하는 패키지.
  3. 제 1 항에 있어서,
    상기 절곡부가 접촉하는 상기 제 2 면의 일부에는 금속으로 이루어진 접속패드를 형성하는 것을 특징으로 하는 패키지.
  4. 제 1 항에 있어서,
    상기 패키지 몸체는 본딩와이어에 의해 상기 전자부품과 전기적으로 접속되는 본딩패드를 더 포함하고, 상기 본딩와이어는 상기 밀봉수지층으로 밀봉되는 것을 특징으로 하는 패키지.
  5. 제 4 항에 있어서,
    상기 전자부품은 반도체 소자인 것을 특징으로 하는 패키지.
  6. 제 1 항에 있어서,
    상기 차폐케이스의 내면이 상기 밀봉수지층의 표면과 밀착접촉하도록 상기 차폐케이스가 상기 기판에 부착되는 것을 특징으로 하는 패키지.
KR1020070129090A 2006-12-13 2007-12-12 차폐케이스를 구비한 패키지 KR20080055670A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006335958A JP4972391B2 (ja) 2006-12-13 2006-12-13 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
JPJP-P-2006-00335958 2006-12-13

Publications (1)

Publication Number Publication Date
KR20080055670A true KR20080055670A (ko) 2008-06-19

Family

ID=39517334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070129090A KR20080055670A (ko) 2006-12-13 2007-12-12 차폐케이스를 구비한 패키지

Country Status (5)

Country Link
US (1) US7911042B2 (ko)
JP (1) JP4972391B2 (ko)
KR (1) KR20080055670A (ko)
CN (1) CN101202275A (ko)
TW (1) TW200828531A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247719B1 (ko) * 2011-06-03 2013-03-26 에스티에스반도체통신 주식회사 전자파 차단형 반도체 패키지 장치 및 이의 제조방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
DE102009014435A1 (de) * 2009-03-26 2010-10-14 J. Eberspächer GmbH & Co. KG Abgasbehandlungseinrichtung
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2011171656A (ja) * 2010-02-22 2011-09-01 Renesas Electronics Corp 半導体パッケージおよびその製造方法
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
DE112014007248T5 (de) * 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
CN106028627A (zh) * 2016-07-26 2016-10-12 深圳天珑无线科技有限公司 一种电路板总成
US10388611B2 (en) * 2017-03-13 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming magnetic field shielding with ferromagnetic material
JP6849058B2 (ja) * 2017-04-28 2021-03-24 株式会社村田製作所 回路モジュールおよびその製造方法
CN107278025B (zh) * 2017-08-09 2019-10-25 中国电子科技集团公司第二十九研究所 一种薄膜电路电磁屏蔽封装方法
CN107623160A (zh) * 2017-10-17 2018-01-23 上海馥莱电子有限公司 一种宽带隔离器
CN107864551B (zh) * 2017-10-31 2019-11-12 中国电子科技集团公司第二十九研究所 一种点预固定薄膜电路电磁屏蔽封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085865B2 (ja) * 1994-11-08 2000-09-11 松下電器産業株式会社 回路ユニットのシールド装置
JPH10284935A (ja) 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
JPH10294585A (ja) * 1997-04-22 1998-11-04 Kokusai Electric Co Ltd プリント基板用シールドケース
EP1142442A2 (en) * 1999-01-07 2001-10-10 Sarnoff Corporation Hearing aid with large diaphragm microphone element including a printed circuit board
JP2001148594A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd シールドケース付き電子部品
JP3793421B2 (ja) * 2001-04-10 2006-07-05 アルプス電気株式会社 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
JP2004128334A (ja) * 2002-10-04 2004-04-22 Hitachi Metals Ltd 高周波電子部品
JP4020795B2 (ja) * 2003-02-14 2007-12-12 三菱電機株式会社 半導体装置
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2006252390A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Ｉｃカードの製造方法およびｉｃカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247719B1 (ko) * 2011-06-03 2013-03-26 에스티에스반도체통신 주식회사 전자파 차단형 반도체 패키지 장치 및 이의 제조방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈

Also Published As

Publication number Publication date
JP2008147572A (ja) 2008-06-26
US20080157296A1 (en) 2008-07-03
CN101202275A (zh) 2008-06-18
US7911042B2 (en) 2011-03-22
JP4972391B2 (ja) 2012-07-11
TW200828531A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR20080055670A (ko) 차폐케이스를 구비한 패키지
US4384757A (en) Terminal for connecting a ceramic chip to a printed circuit board
JP5497985B2 (ja) 半導体パッケージ
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
JP4475160B2 (ja) 電子装置の製造方法
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
KR100724713B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN102005433B (zh) 带连接端子的基板
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
US20090051022A1 (en) Lead frame structure
US7134882B2 (en) Connector having a built-in electronic part
KR20100039342A (ko) 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판
JP2021158317A (ja) 半導体装置
EP3319122B1 (en) Semiconductor device with wettable corner leads
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JPH0710973U (ja) 集積回路基板の実装構造
JP2001257304A (ja) 半導体装置およびその実装方法
KR101480554B1 (ko) 인쇄회로기판 조립체
US7019387B1 (en) Lead-frame connector and circuit module assembly
JP2003197828A (ja) 樹脂封止型半導体装置
KR100281133B1 (ko) 칩 스케일 패키지 모듈 및 그 제조방법
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
KR100926860B1 (ko) Ｐｃｂ 삽입형 패키지 구조 및 제조방법
JPH08107127A (ja) 半導体装置
JP3107648B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid