CN115064531A - 转换器、电子设备和转换器的封装方法 - Google Patents

转换器、电子设备和转换器的封装方法 Download PDF

Info

Publication number
CN115064531A
CN115064531A CN202210990130.9A CN202210990130A CN115064531A CN 115064531 A CN115064531 A CN 115064531A CN 202210990130 A CN202210990130 A CN 202210990130A CN 115064531 A CN115064531 A CN 115064531A
Authority
CN
China
Prior art keywords
transistor
wiring layer
control chip
electrode
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210990130.9A
Other languages
English (en)
Inventor
林逸程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agco Microelectronics Shenzhen Co ltd
Original Assignee
Agco Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agco Microelectronics Shenzhen Co ltd filed Critical Agco Microelectronics Shenzhen Co ltd
Priority to CN202210990130.9A priority Critical patent/CN115064531A/zh
Publication of CN115064531A publication Critical patent/CN115064531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了一种转换器、电子设备和转换器的封装方法，涉及转换器技术领域，转换器包括第一封装管脚；PCB，包括叠层，叠层包括绝缘层和位于绝缘层的一侧的第一布线层；第一晶体管，位于PCB的一侧，包括栅极、第一电极和第二电极，第一晶体管的第一电极经由第一布线层连接至第一封装管脚；控制芯片，位于PCB远离第一晶体管的一侧，并连接至第一晶体管的栅极，绝缘层位于第一布线层与控制芯片之间。这种方式下，利用PCB的第一布线层将第一晶体管的第一电极连接至第一封装管脚，同时，利用PCB本身的绝缘层即可防止位于PCB一侧的控制芯片与位于PCB另一侧的第一晶体管的第一电极电连接，不需要额外绝缘制程。如此，可以简化制造转换器的工艺流程。

Description

转换器、电子设备和转换器的封装方法
技术领域
本公开涉及转换器技术领域，尤其涉及一种转换器、电子设备和转换器的封装方法。
背景技术
近年来，电子产品具有小型化的发展趋势。在此背景下，各种电子元件（例如，转换器）的封装件也逐渐趋于小型化。
相关技术中，为了制造小型化的转换器，将转换器的多个管芯（Die）堆叠。
发明内容
根据本公开实施例的一方面，提供一种转换器，包括：第一封装管脚；印制电路板PCB，包括叠层，所述叠层包括绝缘层和位于所述绝缘层的一侧的第一布线层；第一晶体管，位于所述PCB的一侧，包括栅极、第一电极和第二电极，所述第一晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚；以及控制芯片，位于所述PCB远离所述第一晶体管的一侧，并连接至所述第一晶体管的栅极，其中，所述绝缘层位于所述第一布线层与所述控制芯片之间。
在一些实施例中，所述绝缘层包括靠近所述控制芯片的第一表面；所述第一布线层包括第一走线部和第二走线部，所述第一走线部包括远离所述控制芯片的第二表面，所述第二走线部包括远离所述控制芯片的第三表面，所述第一晶体管的第一电极依次经由所述第一走线部和所述第二走线部连接至所述第一封装管脚，其中，所述第三表面与所述第一表面之间的距离大于所述第二表面与所述第一表面之间的距离。
在一些实施例中，所述第一晶体管包括远离所述控制芯片的第四表面，所述第三表面与所述第一表面之间的距离大于或等于所述第四表面与所述第一表面之间的距离。
在一些实施例中，所述绝缘层包括靠近所述第一布线层的第五表面，所述第五表面具有朝所述第一布线层突出的突起部，其中，所述第一走线部与所述第二走线部一体形成于所述第五表面上，且所述第二走线部覆盖所述突起部。
在一些实施例中，所述第一布线层包括第一布线子层和位于所述第一布线子层远离所述绝缘层一侧的第二布线子层，所述第二走线部包括所述第二布线子层，所述第一走线部包括所述第一布线子层的至少部分。
在一些实施例中，所述叠层还包括：第二布线层，位于所述绝缘层远离所述第一布线层的一侧，并与所述控制芯片接触，所述第二布线层被配置为接地。
在一些实施例中，所述PCB还包括：第一导电件；以及第二导电件，位于所述第一导电件与所述第二布线层之间，并贯穿所述叠层中除所述第一布线层和所述第二布线层外的其它层，其中，所述第二布线层依次经由所述第二导电件和所述第一导电件接地，所述第一导电件和所述第二导电件在所述绝缘层靠近所述控制芯片的第一表面上的正投影与所述第一布线层在所述第一表面上的正投影不重叠。
在一些实施例中，所述第二布线层与所述控制芯片接触的部分为第三走线部，所述第二布线层还包括与所述第三走线部连接的第四走线部，所述第三走线部依次经由所述第四走线部、所述第二导电件和所述第一导电件接地。
在一些实施例中，所述第二布线层与所述控制芯片接触的部分为第三走线部，所述第二布线层还包括与所述第三走线部连接的第四走线部，所述第三走线部依次经由所述第四走线部和引线接地。
在一些实施例中，所述转换器还包括：第二晶体管，位于所述PCB远离所述控制芯片的一侧，包括栅极、第一电极和第二电极，所述第二晶体管的栅极连接至所述控制芯片，所述第二晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚，其中，所述第一封装管脚被配置为连接至所述转换器的输出端，所述第二晶体管的第二电极被配置为连接至所述转换器的输入端，所述第一晶体管的第二电极被配置为接地。
在一些实施例中，所述转换器还包括：第二封装管脚，与所述第一晶体管的第二电极连接，所述第二封装管脚被配置为接地；以及第三封装管脚，与所述第二晶体管的第二电极连接，所述第三封装管脚被配置为连接至所述输入端。
在一些实施例中，所述转换器还包括：电容器，一端连接至所述第二封装管脚且另一端连接至所述第三封装管脚。
根据本公开实施例的另一方面，提供一种转换器，包括：第一封装管脚，被配置为连接至所述转换器的输出端；第二封装管脚，被配置为接地；第三封装管脚，被配置为连接至所述转换器的输入端；印制电路板PCB，包括叠层，所述叠层包括绝缘层、第一布线层和第二布线层，所述第一布线层位于所述绝缘层的一侧，所述第二布线层位于所述绝缘层远离所述第一布线层的一侧且被配置为接地；第一晶体管，位于所述PCB的一侧，包括栅极、第一电极和第二电极，所述第一晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚，所述第一晶体管的第二电极连接至所述第二封装管脚；控制芯片，位于所述PCB远离所述第一晶体管的一侧并与所述第二布线层接触，所述控制芯片连接至所述第一晶体管的栅极，所述绝缘层位于所述第一布线层与所述控制芯片之间；第二晶体管，位于所述PCB远离所述控制芯片的一侧，包括栅极、第一电极和第二电极，所述第二晶体管的栅极连接至所述控制芯片，所述第二晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚，所述第二晶体管的第二电极连接至所述第三封装管脚。
在一些实施例中，所述绝缘层包括靠近所述控制芯片的第一表面；所述第一布线层包括第一走线部和第二走线部，所述第一走线部包括远离所述控制芯片的第二表面，所述第二走线部包括远离所述控制芯片的第三表面，所述第一晶体管的第一电极和所述第二晶体管的第一电极依次经由所述第一走线部和所述第二走线部连接至所述第一封装管脚；所述第一晶体管包括远离所述控制芯片的第四表面，所述第二晶体管包括远离所述控制芯片的第六表面，其中，所述第三表面与所述第一表面之间的距离大于所述第二表面与所述第一表面之间的距离，并且，所述第三表面与所述第一表面之间的距离大于或等于所述第四表面与所述第一表面之间的距离和所述第六表面与所述第一表面之间的距离。
在一些实施例中，所述PCB还包括：第一导电件；以及第二导电件，位于所述第一导电件与所述第二布线层之间，并贯穿所述叠层中除所述第一布线层和所述第二布线层外的其它层，其中，所述第二布线层依次经由所述第二导电件和所述第一导电件接地，所述第一导电件和所述第二导电件在所述绝缘层靠近所述控制芯片的第一表面上的正投影与所述第一布线层在所述第一表面上的正投影不重叠。
根据本公开实施例的又一方面，提供一种电子设备，包括：上述任意一个实施例所述的转换器。
根据本公开实施例的还一方面，提供一种转换器的封装方法，包括：提供印制电路板PCB，所述PCB包括叠层，所述叠层包括绝缘层和位于所述绝缘层的一侧的第一布线层；将所述第一布线层连接至第一封装管脚和第一晶体管的第一电极，以使得所述第一晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚，所述第一晶体管位于所述PCB的一侧；以及将所述第一晶体管的栅极连接至控制芯片，所述控制芯片位于所述PCB远离所述第一晶体管的一侧，其中，所述绝缘层位于所述第一布线层与所述控制芯片之间。
在一些实施例中，所述绝缘层包括靠近所述控制芯片的第一表面；所述第一布线层包括第一走线部和第二走线部，所述第一走线部包括远离所述控制芯片的第二表面，所述第二走线部包括远离所述控制芯片的第三表面，所述第一晶体管的第一电极依次经由所述第一走线部和所述第二走线部连接至所述第一封装管脚；所述第一晶体管包括远离所述控制芯片的第四表面，其中，所述第三表面与所述第一表面之间的距离大于所述第二表面与所述第一表面之间的距离，所述第三表面与所述第一表面之间的距离大于或等于所述第四表面与所述第一表面之间的距离。
在一些实施例中，所述绝缘层包括具有突起部的第五表面；提供PCB包括：在所述第五表面上一体形成所述第一走线部和所述第二走线部，所述第二走线部覆盖所述突起部。
在一些实施例中，提供PCB包括：在所述绝缘层的一侧形成第一布线子层；以及在所述第一布线子层远离所述绝缘层的一侧形成第二布线子层，其中，所述第一布线层包括所述第一布线子层和所述第二布线子层，所述第二走线部包括所述第二布线子层，所述第一走线部包括所述第一布线子层的至少部分。
在一些实施例中，所述叠层还包括第二布线层，位于所述绝缘层远离所述第一布线层的一侧，所述第二布线层与所述控制芯片接触，并被配置为接地。
在一些实施例中，所述第一封装管脚被配置为连接至所述转换器的输出端；所述方法还包括：将所述第一布线层连接至第二晶体管的第一电极，以使得所述第二晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚；将所述第二晶体管的栅极连接至所述控制芯片；将所述第一晶体管的第二电极连接至第二封装管脚，所述第二封装管脚被配置为接地；以及将所述第二晶体管的第二电极连接至第三封装管脚，所述第三封装管脚被配置为连接至所述转换器的输入端。
在一些实施例中，所述方法还包括：设置电容器，所述电容器的一端连接至所述第二封装管脚且另一端连接至所述第三封装管脚。
上述实施例的转换器中，第一晶体管的栅极与控制芯片连接，第一晶体管的第一电极经由位于第一晶体管与控制芯片之间的PCB中的第一布线层连接至第一封装管脚，并且，PCB中的绝缘层位于第一布线层与控制芯片之间。这种方式下，利用PCB中的第一布线层将第一晶体管的第一电极连接至第一封装管脚，同时，利用PCB本身含有的绝缘层即可防止位于PCB一侧的控制芯片与位于PCB另一侧的第一晶体管的第一电极电连接，而不需要额外的绝缘制程。如此，可以简化制造转换器的工艺流程。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，在附图中：
图1是根据本公开一些实施例的转换器的侧视图；
图2是根据本公开另一些实施例的转换器的侧视图；
图3A是根据本公开一些实施例的PCB的截面图；
图3B是根据本公开另一些实施例的PCB的截面图；
图4是根据本公开又一些实施例的转换器的侧视图；
图5A是根据本公开又一些实施例的PCB的截面图；
图5B是根据本公开一些实施例的转换器的俯视图；
图6是根据本公开又一些实施例的转换器的侧视图；
图7是根据本公开一些实施例的转换器的电路图；
图8是根据本公开一些实施例的转换器的封装方法的流程示意图；
图9是根据本公开另一些实施例的转换器的封装方法的流程示意图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语（包括技术术语或者科学术语）与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
相关技术中，在转换器的封装工艺中，使用金属条带（例如，铜条带，也称为铜片，即Cu Clip）键合的方式实现管芯与封装管脚之间的连接。具体地，在制造小型化转换器时，将多个管芯分别设置在金属条带两侧以实现管芯的堆叠。
然而，在某些场景下，位于金属条带两侧的管芯不应通过金属条带电连接，而是应该彼此绝缘。例如，为了确保控制芯片（Control IC）能够准确地控制晶体管的状态，位于金属条带一侧的控制芯片不应通过金属条带与位于金属条带另一侧的晶体管的源极或漏极电连接。
相关技术中，通过在金属条带一侧增加伪管芯（Dummy Die）或非导电层，以防止位于金属条带两侧的管芯通过金属条带电连接。然而，无论是在金属条带一侧增加空管芯还是非导电层，都需要在转换器的制造程序增加额外的绝缘制程，这增大了转换器制造的复杂性。
有鉴于此，本公开提出如下解决方案，能够简化制造转换器的工艺流程。
图1是根据本公开一些实施例的转换器的侧视图。
如图1所示，转换器100包括印制电路板（Printed Circuit Board，PCB）120。PCB120包括叠层，叠层包括绝缘层1201和位于绝缘层1201的一侧的第一布线层1202。
PCB120可以是单面板、双面板或多层板。在一些实施例中，绝缘层1201被包括在PCB120的芯板中。在另一些实施例中，绝缘层1201是PCB120中的半固化片（PP片）。例如，绝缘层1201可以由玻璃纤维布浸以环氧树脂制成，包括但不限于FR-1、FR-2或FR-4环氧玻纤布等。
转换器100还包括位于PCB120的一侧的第一晶体管130。第一晶体管130包括栅极G、第一电极E1和第二电极E2。第一晶体管130的第一电极E1经由第一布线层1202连接至转换器100中的第一封装管脚1101。
在一些实施例中，第一晶体管130是场效应晶体管（Field Effect Transistor，FET），例如，结型场效应晶体管（JFET）或金属氧化物半导体场效应晶体管（MOSFET）。以MOSFET为例来说，第一晶体管130可以是N型MOSFET或P型MOSFET。
在一些实施例中，第一晶体管130的第一电极E1为漏极且第二电极E2为源极。例如，由于漏极的面积大于源极的面积，故，第一晶体管130的漏极单独设置在第一晶体管130的某一表面上，而源极与栅极G共同设置在第一晶体管130的另一表面上。在另一些实施例中，第一晶体管130的第一电极E1为源极且第二电极E2为漏极。
在一些实施例中，参见图1，第一晶体管130的第一电极E1经由转换器100中的导电结构1501连接至第一布线层1202，并且，第一晶体管130的第一电极E1和第一布线层1202分别与导电结构1501接触。
在另一些实施例中，参见图1，第一布线层1202经由转换器100中的导电结构1502连接至第一封装管脚1101，并且，第一布线层1202和第一封装管脚1101分别与导电结构1502接触。例如，导电结构1501和导电结构1502中的至少一个可以是导电胶或焊锡。
转换器100还包括位于PCB120远离第一晶体管130的一侧的控制芯片140。控制芯片140连接至第一晶体管130的栅极G。例如，控制芯片140可以输出脉冲宽度调制（PWM）信号，以调节施加于第一晶体管130的栅极G的电压，从而可以控制第一晶体管130的状态。在一些实施例中，参见图1，控制芯片140通过引线连接至第一晶体管130的栅极G。
这里，PCB120的绝缘层1201位于第一布线层1202与控制芯片140之间。
应理解，PCB 120还可以包括绝缘层1201以外的其它绝缘层，其它绝缘层例如，也可以位于第一布线层1202与控制芯片140之间。
上述实施例的转换器100中，第一晶体管130的栅极G与控制芯片140连接，第一晶体管130的第一电极E1经由位于第一晶体管130与控制芯片140之间的PCB120中的第一布线层1202连接至第一封装管脚1101，并且，PCB120中的绝缘层1201位于第一布线层1202与控制芯片140之间。这种方式下，利用PCB120中的第一布线层1202将第一晶体管130的第一电极E1连接至第一封装管脚1101，同时，利用PCB120本身含有的绝缘层1201即可防止位于PCB120一侧的控制芯片140与位于PCB120另一侧的第一晶体管130的第一电极E1电连接，而不需要额外的绝缘制程。如此，可以简化制造转换器100的工艺流程。
图2是根据本公开另一些实施例的转换器的侧视图。
在一些实施例中，如图2所示，第一布线层1202包括第一走线部1202a和第二走线部1202b。第一晶体管130的第一电极E1依次经由第一走线部1202a和第二走线部1202b连接至第一封装管脚1101。
绝缘层1201包括靠近控制芯片140的第一表面S1。第一走线部1202a包括远离控制芯片140的第二表面S2，且第二走线部1202b包括远离控制芯片140的第三表面S3。例如，参见图2，第二表面S2与导电结构1501接触，第三表面S3与导电结构1502接触。
在这些实施例中，第三表面S3与第一表面S1之间的距离大于第二表面S2与第一表面S1之间的距离。
上述实施例的转换器100中，第一晶体管130的第一电极E1依次经由第一走线部1202a和第二走线部1202b连接至第一封装管脚1101;并且，第二走线部1202b具有远离控制芯片140的第三表面S3，第一走线部1202a具有远离控制芯片140的第二表面S2，第三表面S3与第一表面S1之间的距离大于第二表面S2与第一表面S1之间的距离。如此，利用朝远离控制芯片140的方向延伸的第二走线部1202b即可方便地将离第一表面S1相对更近的第一晶体管130的第一电极E1连接至离第一表面S1相对更远的第一封装管脚1101。
在一些实施例中，参见图2，第一晶体管130包括远离控制芯片140的第四表面S4。在这些实施例中，第三表面S3与第一表面S1之间的距离大于或等于第四表面S4与第一表面S1之间的距离。
例如，第三表面S3与第一表面S1之间的距离等于第四表面S4与第一表面S1之间的距离。又例如，第三表面S3与第一表面S1之间的距离大于第四表面S4与第一表面S1之间的距离。
上述实施例中，第二走线部1202b远离控制芯片140的第三表面S3与第一表面S1之间的距离大于等于第一晶体管130远离控制芯片140的第四表面S4与第一表面S1之间的距离。这种方式下，PCB 120可以支撑在第一封装管脚1101上，从而可以在PCB 120与第一封装管脚1101所在的引线框架（lead frame）或PCB之间预留可容纳第一晶体管130的空间，避免PCB 120对第一晶体管130的压迫。如此，可以更好地保护第一晶体管130，从而可以提高第一晶体管130的可靠性，进而可以提高转换器100的可靠性。
下面结合图3A和3B分别说明上述实施例的PCB120的两种结构。图3A是根据本公开一些实施例的PCB的截面图。图3B是根据本公开另一些实施例的PCB的截面图。
在一些实施例中，参见图3A，PCB120中，绝缘层1201包括靠近第一布线层1202的第五表面S5，第五表面S5具有朝第一布线层1202突出的突起部。
在这些实施例中，第一布线层1202包含第一走线部1202a与第二走线部1202b，两个走线部1202a与1202b一体形成于第五表面S5上，且第二走线部1202b覆盖突起部。例如，第二走线部1202b完全覆盖突起部。
作为一些实现方式，可以在绝缘层1201的第五表面S5形成金属层（例如铜箔层），然后对金属层进行蚀刻，金属层的剩余部分作为第一走线部1202a与第二走线部1202b。这种情况下，第一走线部1202a与第二走线部1202b一体形成于第五表面S5上。如此，可以形成第一种结构的PCB120。
在另一些实施例中，参见图3B，第一布线层1202包括第一布线子层12021和第二布线子层12022，第二布线子层12022位于第一布线子层12021远离绝缘层1201的一侧。
第二走线部1202b包括第二布线子层12022，第一走线部1202a包括第一布线子层12021的至少部分。例如，第一走线部1202a包括第一布线子层12021的一部分；又例如，第一走线部1202a包括第一布线子层12021的全部。图3B中示意性地示出第二走线部1202b为第二布线子层12022，且第一走线部1202a为第一布线子层12021。
作为一些实现方式，绝缘层1201靠近第一布线层1202的第五表面S5为平面。在这种情况下，可以先在第五表面S5上形成第一布线子层12021，然后在第一布线子层12021的部分区域形成第二布线子层12022。例如，可以通过电镀工艺形成第二布线子层12022。例如，第一布线子层12021和第二布线子层12022中的至少一个的材料包括铜箔。如此，可以形成第二种结构的PCB120。
图4是根据本公开又一些实施例的转换器的侧视图。
在一些实施例中，如图4所示，PCB120的叠层还包括第二布线层1203，第二布线层1203位于绝缘层1201远离第一布线层1202的一侧，并与控制芯片140接触。第二布线层1203被配置为接地。
上述实施例中，控制芯片140与PCB120中位于绝缘层1201远离第一布线层1202的一侧的第二布线层1203接触，第二布线层1203被配置为接地。如此，当第一晶体管130因进行导通与关断操作而产生电磁干扰噪声时，接地的第二布线层1203可以屏蔽第一晶体管130对控制芯片140的电磁干扰，从而可以提高控制芯片140工作的可靠性。
首先，结合图5A和5B对第二布线层1203接地的一些实现方式进行说明。图5A是根据本公开又一些实施例的PCB的截面图；图5B是根据本公开一些实施例的转换器的俯视图。图5A是沿着图5B中的剖面线截取的截面图。
作为一些实现方式，参见图5A，PCB120还包括第一导电件1204和第二导电件1205。第二导电件1205位于第一导电件1204与第二布线层1203之间，并贯穿叠层中除第一布线层1202和第二布线层1203外的其它层。
这里，参见图5B，第一导电件1204和第二导电件1205在绝缘层1201靠近控制芯片140的第一表面S1上的正投影与第一布线层1202在第一表面S1上的正投影不重叠。应理解，第一导电件1204在第一表面S1上的正投影覆盖第二导电件1205在第一表面S1上的正投影，故，图5B中未示出第二导电件1205在第一表面S1上的正投影。
例如，参见图5A，PCB 120可以包括主体部分120a和侧翼部分120b。第一布线层1202属于主体部分120a，而第一导电件1204和第二导电件1205属于侧翼部分120b。控制芯片140可以设置在主体部分120a上。
在这些实现方式下，第二布线层1203依次经由第二导电件1205和第一导电件1204接地。如此，第二布线层1203可以通过PCB 120的内部结构接地。
在一些实施例中，参见图5A，第二布线层1203与控制芯片140接触的部分为第三走线部1203a。第二布线层1203还包括与第三走线部1203a连接的第四走线部1203b。这里，第四走线部1203b未与控制芯片140接触。
在这些实施例中，第三走线部1203a依次经由第四走线部1203b、第二导电件1205和第一导电件1204接地。
上述实施例中，第一导电件1204和第二导电件1205在与绝缘层1201靠近控制芯片140的第一表面S1垂直的方向上与第一布线层1202不交叠。如此，可以确保第一布线层1202与第二布线层1203不会电连接。
应理解，图5A中仅示意性地示出第一导电件1204和第二导电件1205设置在第一布线层1202左侧，然而本公开实施例不限于此。例如，第一导电件1204和第二导电件1205也可以设置在第一布线层1202右侧。
此外，图5B中两个部件之间的直线表示连接这两个部件的引线。例如，控制芯片140表面的一焊盘（pad）通过引线电连接至导电结构1503，从而传递电信号来控制第二晶体管160的栅极G；又例如，控制芯片140表面的另一焊盘通过引线电连接至导电件1104，从而传递电信号来控制第一晶体管130的栅极G。
下面对第二布线层1203接地的另一些实现方式进行说明。
作为另一些实现方式，第三走线部1203a依次经由第四走线部1203b和引线接地。例如，可以对第四走线部1203b进行表面处理，例如，形成用于将第四走线部1203b和引线连接的金属层。
如此，利用内部结构简单的PCB 120即可制造转换器100，从而可以进一步简化制造转换器100的工艺流程。
图6是根据本公开又一些实施例的转换器的侧视图。
如图6所示，转换器100还包括位于PCB 120远离控制芯片140的一侧的第二晶体管160。第二晶体管160包括栅极G、第一电极E1和第二电极E2。
在一些实施例中，第二晶体管160是FET，例如，JFET或MOSFET。以MOSFET为例来说，第一晶体管130可以是N型MOSFET或P型MOSFET。
在一些实施例中，第二晶体管160的第一电极E1为源极且第二电极E2为漏极。例如，由于漏极的面积大于源极的面积，故，第二晶体管160的漏极单独设置在第二晶体管160的某一表面上，而源极与栅极G共同设置在第二晶体管160的另一表面上。在另一些实施例中，第二晶体管160的第一电极E1为漏极且第二电极E2为源极。
第二晶体管160的栅极G连接至控制芯片140。控制芯片140可以输出PWM信号，以调节施加于第二晶体管160的栅极G的电压，从而可以控制第二晶体管160的状态。在一些实施例中，第二晶体管160的栅极G依次经由转换器100中的导电结构1503和引线连接至控制芯片140。例如，导电结构1503可以是焊锡。
第二晶体管160的第一电极E1经由第一布线层1202连接至第一封装管脚1101，第一封装管脚1101被配置为连接至转换器100的输出端。即，第一晶体管130的第一电极E1和第二晶体管160的第一电极E1经由第一布线层1202彼此连接，且分别经由第一布线层1202与第一封装管脚1101（即，转换器100的输出端）连接。
在一些实施例中，参见图6，第二晶体管160的第一电极E1经由转换器100中的导电结构1504连接至第一布线层1202，并且，第二晶体管160的第一电极E1和第一布线层1202分别与导电结构1504接触。例如，导电结构1504可以是导电胶或焊锡。
第二晶体管160的第二电极E2被配置为连接至转换器100的输入端。
作为一些实现方式，参见图6，第二晶体管160的第二电极E2连接至转换器100中的第三封装管脚1103，第三封装管脚1103被配置为连接至转换器100的输入端。
在一些实施例中，第二晶体管160的第二电极E2经由转换器100中的导电结构1505与第三封装管脚1103连接，并且，第二晶体管160的第二电极E2和第三封装管脚1103分别与导电结构1505接触。例如，导电结构1505可以是导电胶或焊锡。
第一晶体管130的第二电极E2被配置为接地。
作为一些实现方式，参见图6，第一晶体管130的第二电极E2连接至转换器100中的第二封装管脚1102，第二封装管脚1102被配置为接地。
在一些实施例中，第一晶体管130的第二电极E2经由转换器100中的导电结构1506连接至第二封装管脚1102，并且，第一晶体管130的第二电极E2和第二封装管脚1102分别与导电结构1506接触。例如，导电结构1506可以是导电胶或焊锡。
在一些实施例中，转换器100的各个封装管脚（例如，第一封装管脚1101、第二封装管脚1102和第三封装管脚1103）属于引线框架或PCB。例如，各个封装管脚靠近控制芯片140的表面可以处于同一平面。
上述实施例中，位于PCB 120远离控制芯片140一侧的第二晶体管160的栅极G与控制芯片140连接，第二晶体管160的第一电极E1经由第一布线层1202连接至第一封装管脚1101。这种方式下，利用PCB120中的第一布线层1202进一步将第二晶体管160的第一电极E1连接至第一封装管脚1101，同时，利用PCB120本身含有的绝缘层1201即可进一步防止位于PCB120一侧的控制芯片140与位于PCB120另一侧的第二晶体管160的第一电极E1电连接，而不需要额外的绝缘制程。如此，可以简化制造转换器100的工艺流程。
在一些实施例中，参见图5B，转换器100还包括电容器170。电容器170一端连接至第二封装管脚1102且另一端连接至第三封装管脚1103。如此，可以降低转换器100的开关损耗。
作为一些实现方式，参见图6，为了方便连接第一晶体管130的栅极G和控制芯片140，转换器100还包括导电件1104。第一晶体管130的栅极G依次经由导电件1104和引线连接至控制芯片140。例如，导电件1104也可以属于引线框架或PCB。
在一些实施例中，第一晶体管130的栅极G经由转换器100中的导电结构1507连接至导电件1104，并且，第一晶体管130的栅极G和导电件1104分别与导电结构1507接触。例如，导电结构1507可以是导电胶或焊锡。
在一些实施例中，与第一晶体管130类似，第二晶体管160的第一电极E1依次经由第一布线层1202中的第一走线部1202a和第二走线部1202b连接至第一封装管脚1101。在这些实施例中，参见图6，第二晶体管160包括远离控制芯片140的第六表面S6。
这里，第二走线部1202b远离控制芯片140的第三表面S3与第一表面S1之间的距离大于或等于第六表面S6与第一表面S1之间的距离。
如此，可以在PCB 120与第一封装管脚1101所在的引线框架或PCB之间预留可容纳第二晶体管160的空间，避免PCB 120对第二晶体管160的压迫、更好地保护第二晶体管160，从而可以提高第二晶体管160的可靠性，进而可以提高转换器100的可靠性。
在一些实施例中，图6所示的转换器100是降压转换器。下面结合图7进行说明。图7是根据本公开一些实施例的转换器的电路图。
如图7所示，转换器100包括第一晶体管130、第二晶体管160和控制芯片140。控制芯片140分别与第一晶体管130的栅极G和第二晶体管160的栅极G连接。
图7示意性地将第一晶体管130和第二晶体管160示出为N型MOSFET。这种情况下，第一晶体管130的第一电极E1为漏极且第二电极E2为源极；第二晶体管160的第一电极E1为源极且第二电极E2为漏极。
第二晶体管160的第二电极E2连接至第三封装管脚1103，第三封装管脚1103被配置为连接至转换器100的输入端。例如，参见图7，第三封装管脚1103可以被配置为连接至为转换器100供电的电源201的正极。
第一晶体管130的第一电极E1与第二晶体管160的第一电极E1经由第一布线层1202连接，且分别连接至第一封装管脚1101。第一封装管脚1101被配置为连接至转换器100的输出端。
例如，参见图7，第一封装管脚1101可以被配置为与电感202的一端连接。电感202的另一端可以与转换器100的负载204的一端连接。在一些实施例中，电感202的另一端还与电容器203的一端连接，电容器203的另一端接地。
第一晶体管130的第二电极E2连接至第二封装管脚1102，第二封装管脚1102被配置为接地。例如，参见图7，第二封装管脚1102接地，并与转换器100的负载204的另一端连接。
在一些实施例中，第二封装管脚1102为功率接地（PGND）端子。在这些实施例中，参见图7，控制芯片140连接至第二封装管脚1102。
在一些实施例中，参见图7，转换器100还包括第四封装管脚1105，第四封装管脚1105被配置为接地。第四封装管脚1105可连接至为转换器100供电的电源201的负极。
在一些实施例中，第四封装管脚1105为模拟接地（AGND）端子。在这些实施例中，参见图7，控制芯片140还连接至第四封装管脚1105。
应理解，转换器100还可以包括其它封装管脚，这里不作详述。
本公开实施例还提供了一种转换器。
参见图6，转换器100包括第一封装管脚1101、第二封装管脚1102和第三封装管脚1103。第一封装管脚1101被配置为连接至转换器100的输出端。第二封装管脚1102被配置为接地。第三封装管脚1103被配置为连接至转换器100的输入端。
转换器100还包括PCB 120。PCB 120包括叠层。叠层包括绝缘层1201、第一布线层1202和第二布线层1203。第一布线层1202位于绝缘层1201的一侧。第二布线层1203位于绝缘层1201远离第一布线层1202的一侧，且第二布线层1203被配置为接地。
转换器100还包括位于PCB120的一侧的第一晶体管130。第一晶体管130包括栅极G、第一电极E1和第二电极E2。第一晶体管130的第一电极E1经由第一布线层1202连接至第一封装管脚1101。第一晶体管130的第二电极E2连接至第二封装管脚1102。
转换器100还包括位于PCB120远离第一晶体管130的一侧的控制芯片140。控制芯片140与PCB120的第二布线层1203接触，且连接至第一晶体管130的栅极G。PCB120中绝缘层1201位于控制芯片140与第一布线层1202之间。
转换器100还包括位于PCB 120远离控制芯片140的一侧的第二晶体管160。第二晶体管160包括栅极G、第一电极E1和第二电极E2。第二晶体管160的栅极G连接至控制芯片140。第二晶体管160的第一电极E1经由第一布线层1202连接至第一封装管脚1101。第二晶体管160的第二电极E2连接至第三封装管脚1103。
上述实施例中，位于PCB 120一侧的控制芯片140连接至位于PCB 120的另一侧第一晶体管130和第二晶体管160各自的栅极G，第一晶体管130和第二晶体管160各自的第一电极E1经由PCB 120中的第一布线层1202连接至第一封装管脚1101，并且，PCB120中的绝缘层1201位于第一布线层1202与控制芯片140之间。如此，利用PCB120中的第一布线层1202实现第一晶体管130和第二晶体管160各自的第一电极E1与第一封装管脚1101之间的连接，同时，利用PCB120本身含有的绝缘层1201即可防止位于PCB120一侧的控制芯片140与位于PCB120另一侧的第一晶体管130或第二晶体管160各自的第一电极E1电连接，而不需要额外的绝缘制程。如此，可以简化制造转换器100的工艺流程。
在一些实施例中，绝缘层1201包括靠近控制芯片140的第一表面S1。第一布线层1202包括第一走线部1202a和第二走线部1202b。第一晶体管130的第一电极E1依次经由第一走线部1202a和第二走线部1202b连接至第一封装管脚1101，且第二晶体管160的第一电极E1也依次经由第一走线部1202a和第二走线部1202b连接至第一封装管脚1101。
第一走线部1202a包括远离控制芯片140的第二表面S2，并且，第二走线部1202b包括远离控制芯片140的第三表面S3。这里，第三表面S3与第一表面S1之间的距离大于第二表面S2与第一表面S1之间的距离。
第一晶体管130包括远离控制芯片140的第四表面S4，且第二晶体管160包括远离控制芯片140的第六表面S6。这里，第三表面S3与第一表面S1之间的距离大于或等于第四表面S4与第一表面S1之间的距离，且第三表面S3与第一表面S1之间的距离大于或等于第六表面S6与第一表面S1之间的距离。
例如，参见图6，第四表面S4和第六表面S6可以处于同一平面。
如此，利用朝远离控制芯片140的方向延伸的第二走线部1202b即可方便地将离第一表面S1相对更近的第一晶体管130和第二晶体管160各自的第一电极E1连接至离第一表面S1相对更远的第一封装管脚1101。此外，PCB 120可以支撑在第一封装管脚1101上，从而可以避免PCB 120对第一晶体管130和第二晶体管160的压迫。如此，可以更好地保护第一晶体管130和第二晶体管160，从而可以提高第一晶体管130和第二晶体管160的可靠性，进而可以提高转换器100的可靠性。
在一些实施例中，PCB 120还包括第一导电件1204和第二导电件1205。第二导电件1205位于第一导电件1204与第二布线层1203之间，并贯穿PCB 120的叠层中除第一布线层1202和第二布线层1203外的其它层。
在这些实施例中，第二布线层1203依次经由第二导电件1205和第一导电件1204接地。第一导电件1204和第二导电件1205在绝缘层1201靠近控制芯片140的第一表面S1上的正投影与第一布线层1202在第一表面S1上的正投影不重叠。
这种方式下，第一导电件1204和第二导电件1205在与绝缘层1201靠近控制芯片140的第一表面S1垂直的方向上与第一布线层1202不交叠。如此，可以确保第一布线层1202与第二布线层1203不会电连接。
其它相关实施例可以参见前文，这里不再详述。
图8是根据本公开一些实施例的转换器的封装方法的流程示意图。
如图8所示，转换器的封装方法包括步骤802~步骤804。
在步骤802，提供PCB 120。
提供的PCB 120包括叠层，叠层包括绝缘层1201和位于绝缘层1201的一侧的第一布线层1202。
在步骤804，将第一布线层1202连接至第一封装管脚1101和第一晶体管130的第一电极E1，以使得第一晶体管130的第一电极E1经由第一布线层1202连接至第一封装管脚1101。
第一晶体管130位于PCB 120的一侧。
在步骤806，将第一晶体管130的栅极G连接至控制芯片140。
控制芯片140位于PCB120远离第一晶体管130的一侧。绝缘层1201位于第一布线层1202与控制芯片140之间。
应理解，图8中仅示意性地将步骤806示出为在步骤804之后执行，本公开实施例并不限于此。例如，步骤806可以在步骤804之前执行；又例如，步骤806可以与步骤802或步骤804同时执行。
如此，在封装过程中无需额外的绝缘制程即可得到转换器100。
下面结合一些实施例进一步说明图8所示的转换器的封装方法。
在一些实施例中，第一布线层1202包括第一走线部1202a和第二走线部1202b。第一晶体管130的第一电极E1依次经由第一走线部1202a和第二走线部1202b连接至第一封装管脚1101。
绝缘层1201包括靠近控制芯片140的第一表面S1，第一走线部1202a包括远离控制芯片140的第二表面S2，第二走线部1202b包括远离控制芯片140的第三表面S3，并且，第一晶体管130包括远离控制芯片140的第四表面S4。
在这些实施例中，第三表面S3与第一表面S1之间的距离大于第二表面S2与第一表面S1之间的距离，并且，第三表面S3与第一表面S1之间的距离大于或等于第四表面S4与第一表面S1之间的距离。
如此，既可以利用朝远离控制芯片140的方向延伸的第二走线部1202b方便地将离第一表面S1相对更近的第一晶体管130的第一电极E1连接至离第一表面S1相对更远的第一封装管脚1101，又可以使PCB 120支撑在第一封装管脚1101、避免PCB 120对第一晶体管130的压迫，从而可以更好地保护第一晶体管130。
在一些实施例中，绝缘层1201包括具有突起部的第五表面S5。
在这些实施例中，提供PCB 120包括：在第五表面S5上一体形成第一走线部1202a和第二走线部1202b。第二走线部1202b覆盖第五表面S5的突起部。
例如，可以提供包括具有突起部的第五表面S5绝缘层1201。然后，可以在第五表面S5上形成金属层（例如铜箔层），然后对金属层进行蚀刻，金属层的剩余部分作为第一走线部1202a与第二走线部1202b。如此，可以在第五表面S5上一体形成第一走线部1202a和第二走线部1202b。
在另一些实施例中，提供PCB 120包括：在绝缘层1201的一侧形成第一布线子层12021，并在第一布线子层12021远离绝缘层1201的一侧形成第二布线子层12022。
这里，第一布线层1202包括第一布线子层12021和第二布线子层12022。第二走线部1202b包括第二布线子层12022，且第一走线部1202a包括第一布线子层12021的至少部分。
例如，可以提供第五表面S5为平面的绝缘层1201。可以先在第五表面S5上形成第一布线子层12021，然后在第一布线子层12021的部分区域形成第二布线子层12022。例如，可以通过电镀工艺形成第二布线子层12022。例如，第一布线子层12021和第二布线子层12022中的至少一个的材料包括铜箔。
图9是根据本公开另一些实施例的转换器的封装方法的流程示意图。
在一些实施例中，PCB 120中的叠层还包括第二布线层1203，位于绝缘层1201远离第一布线层1202的一侧。第二布线层1203与控制芯片140接触，并被配置为接地。
在一些实施例中，参见图9，转换器的封装方法还包括步骤902~步骤908。
在步骤902，将第一布线层1202连接至第二晶体管160的第一电极E1，以使得第二晶体管160的第一电极E1经由第一布线层1202连接至第一封装管脚1101。第一封装管脚1101被配置为连接至转换器100的输出端。
在步骤904，将第二晶体管160的栅极G连接至控制芯片140。
在步骤906，将第一晶体管130的第二电极E2连接至第二封装管脚1102。第二封装管脚1102被配置为接地。
在步骤908，将第二晶体管160的第二电极E2连接至第三封装管脚1103。第三封装管脚1103被配置为连接至转换器100的输入端。
应理解，图9中仅示意性地将步骤904~步骤908示出为在步骤902之后依次执行，实际中不限于此。例如，步骤904~步骤908可以同时执行；又例如，步骤904~步骤908均可以在步骤902之前执行。这里不作详述。
如此，在封装过程中无需额外的绝缘制程即可得到转换器100。
在一些实施例中，转换器的封装方法还包括设置电容器170。电容器170的一端连接至第二封装管脚1102且另一端连接至第三封装管脚1103。如此，可以降低转换器100的开关损耗。
本公开实施例还提供一种电子设备，包括上述任意一个实施例的转换器100。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (23)

1.一种转换器，包括：
第一封装管脚（1101）；
印制电路板PCB（120），包括叠层，所述叠层包括绝缘层（1201）和位于所述绝缘层（1201）的一侧的第一布线层（1202）；
第一晶体管（130），位于所述PCB（120）的一侧，包括栅极（G）、第一电极（E1）和第二电极（E2），所述第一晶体管（130）的第一电极（E1）经由所述第一布线层（1202）连接至所述第一封装管脚（1101）；以及
控制芯片（140），位于所述PCB（120）远离所述第一晶体管（130）的一侧，并连接至所述第一晶体管（130）的栅极（G），
其中，所述绝缘层（1201）位于所述第一布线层（1202）与所述控制芯片（140）之间。
2.根据权利要求1所述的转换器，其中，
所述绝缘层（1201）包括靠近所述控制芯片（140）的第一表面（S1）；
所述第一布线层（1202）包括第一走线部（1202a）和第二走线部（1202b），所述第一走线部（1202a）包括远离所述控制芯片（140）的第二表面（S2），所述第二走线部（1202b）包括远离所述控制芯片（140）的第三表面（S3），所述第一晶体管（130）的第一电极（E1）依次经由所述第一走线部（1202a）和所述第二走线部（1202b）连接至所述第一封装管脚（1101），
其中，所述第三表面（S3）与所述第一表面（S1）之间的距离大于所述第二表面（S2）与所述第一表面（S1）之间的距离。
3.根据权利要求2所述的转换器，其中，所述第一晶体管（130）包括远离所述控制芯片（140）的第四表面（S4），
所述第三表面（S3）与所述第一表面（S1）之间的距离大于或等于所述第四表面（S4）与所述第一表面（S1）之间的距离。
4.根据权利要求3所述的转换器，其中，
所述绝缘层（1201）包括靠近所述第一布线层（1202）的第五表面（S5），所述第五表面（S5）具有朝所述第一布线层（1202）突出的突起部，
其中，所述第一走线部（1202a）与所述第二走线部（1202b）一体形成于所述第五表面（S5）上，且所述第二走线部（1202b）覆盖所述突起部。
5.根据权利要求3所述的转换器，其中，
所述第一布线层（1202）包括第一布线子层（12021）和位于所述第一布线子层（12021）远离所述绝缘层（1201）一侧的第二布线子层（12022），所述第二走线部（1202b）包括所述第二布线子层（12022），所述第一走线部（1202a）包括所述第一布线子层（12021）的至少部分。
6.根据权利要求1-5任意一项所述的转换器，其中，所述叠层还包括：
第二布线层（1203），位于所述绝缘层（1201）远离所述第一布线层（1202）的一侧，并与所述控制芯片（140）接触，所述第二布线层（1203）被配置为接地。
7. 根据权利要求6所述的转换器，其中，所述PCB（120）还包括：
第一导电件（1204）；以及
第二导电件（1205），位于所述第一导电件（1204）与所述第二布线层（1203）之间，并贯穿所述叠层中除所述第一布线层（1202）和所述第二布线层（1203）外的其它层，
其中，所述第二布线层（1203）依次经由所述第二导电件（1205）和所述第一导电件（1204）接地，所述第一导电件（1204）和所述第二导电件（1205）在所述绝缘层（1201）靠近所述控制芯片（140）的第一表面（S1）上的正投影与所述第一布线层（1202）在所述第一表面（S1）上的正投影不重叠。
8.根据权利要求7所述的转换器，其中，所述第二布线层（1203）与所述控制芯片（140）接触的部分为第三走线部（1203a），所述第二布线层（1203）还包括与所述第三走线部（1203a）连接的第四走线部（1203b），所述第三走线部（1203a）依次经由所述第四走线部（1203b）、所述第二导电件（1205）和所述第一导电件（1204）接地。
9.根据权利要求6所述的转换器，其中，所述第二布线层（1203）与所述控制芯片（140）接触的部分为第三走线部（1203a），所述第二布线层（1203）还包括与所述第三走线部（1203a）连接的第四走线部（1203b），所述第三走线部（1203a）依次经由所述第四走线部（1203b）和引线接地。
10.根据权利要求1-5任意一项所述的转换器，还包括：
第二晶体管（160），位于所述PCB（120）远离所述控制芯片（140）的一侧，包括栅极（G）、第一电极（E1）和第二电极（E2），所述第二晶体管（160）的栅极（G）连接至所述控制芯片（140），所述第二晶体管（160）的第一电极（E1）经由所述第一布线层（1202）连接至所述第一封装管脚（1101），
其中，所述第一封装管脚（1101）被配置为连接至所述转换器的输出端，所述第二晶体管（160）的第二电极（E2）被配置为连接至所述转换器的输入端，所述第一晶体管（130）的第二电极（E2）被配置为接地。
11. 根据权利要求10所述的转换器，还包括：
第二封装管脚（1102），与所述第一晶体管（130）的第二电极（E2）连接，所述第二封装管脚（1102）被配置为接地；以及
第三封装管脚（1103），与所述第二晶体管（160）的第二电极（E2）连接，所述第三封装管脚（1103）被配置为连接至所述输入端。
12.根据权利要求11所述的转换器，还包括：
电容器（170），一端连接至所述第二封装管脚（1102）且另一端连接至所述第三封装管脚（1103）。
13.一种转换器，包括：
第一封装管脚（1101），被配置为连接至所述转换器的输出端；
第二封装管脚（1102），被配置为接地；
第三封装管脚（1103），被配置为连接至所述转换器的输入端；
印制电路板PCB（120），包括叠层，所述叠层包括绝缘层（1201）、第一布线层（1202）和第二布线层（1203），所述第一布线层（1202）位于所述绝缘层（1201）的一侧，所述第二布线层（1203）位于所述绝缘层（1201）远离所述第一布线层（1202）的一侧且被配置为接地；
第一晶体管（130），位于所述PCB（120）的一侧，包括栅极（G）、第一电极（E1）和第二电极（E2），所述第一晶体管（130）的第一电极（E1）经由所述第一布线层（1202）连接至所述第一封装管脚（1101），所述第一晶体管（130）的第二电极（E2）连接至所述第二封装管脚（1102）；
控制芯片（140），位于所述PCB（120）远离所述第一晶体管（130）的一侧并与所述第二布线层（1203）接触，所述控制芯片（140）连接至所述第一晶体管（130）的栅极（G），所述绝缘层（1201）位于所述第一布线层（1202）与所述控制芯片（140）之间；以及
第二晶体管（160），位于所述PCB（120）远离所述控制芯片（140）的一侧，包括栅极（G）、第一电极（E1）和第二电极（E2），所述第二晶体管（160）的栅极（G）连接至所述控制芯片（140），所述第二晶体管（160）的第一电极（E1）经由所述第一布线层（1202）连接至所述第一封装管脚（1101），所述第二晶体管（160）的第二电极（E2）连接至所述第三封装管脚（1103）。
14.根据权利要求13所述的转换器，其中，
所述绝缘层（1201）包括靠近所述控制芯片（140）的第一表面（S1）；
所述第一布线层（1202）包括第一走线部（1202a）和第二走线部（1202b），所述第一走线部（1202a）包括远离所述控制芯片（140）的第二表面（S2），所述第二走线部（1202b）包括远离所述控制芯片（140）的第三表面（S3），所述第一晶体管（130）的第一电极（E1）和所述第二晶体管（160）的第一电极（E1）依次经由所述第一走线部（1202a）和所述第二走线部（1202b）连接至所述第一封装管脚（1101）；
所述第一晶体管（130）包括远离所述控制芯片（140）的第四表面（S4），所述第二晶体管（160）包括远离所述控制芯片（140）的第六表面（S6），
其中，所述第三表面（S3）与所述第一表面（S1）之间的距离大于所述第二表面（S2）与所述第一表面（S1）之间的距离，并且，所述第三表面（S3）与所述第一表面（S1）之间的距离大于或等于所述第四表面（S4）与所述第一表面（S1）之间的距离和所述第六表面（S6）与所述第一表面（S1）之间的距离。
15. 根据权利要求13所述的转换器，其中，所述PCB（120）还包括：
第一导电件（1204）；以及
第二导电件（1205），位于所述第一导电件（1204）与所述第二布线层（1203）之间，并贯穿所述叠层中除所述第一布线层（1202）和所述第二布线层（1203）外的其它层，
其中，所述第二布线层（1203）依次经由所述第二导电件（1205）和所述第一导电件（1204）接地，所述第一导电件（1204）和所述第二导电件（1205）在所述绝缘层（1201）靠近所述控制芯片（140）的第一表面（S1）上的正投影与所述第一布线层（1202）在所述第一表面（S1）上的正投影不重叠。
16.一种电子设备，包括：
权利要求1-15任意一项所述的转换器。
17.一种转换器的封装方法，包括：
提供印制电路板PCB，所述PCB包括叠层，所述叠层包括绝缘层和位于所述绝缘层的一侧的第一布线层；
将所述第一布线层连接至第一封装管脚和第一晶体管的第一电极，以使得所述第一晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚，所述第一晶体管位于所述PCB的一侧；以及
将所述第一晶体管的栅极连接至控制芯片，所述控制芯片位于所述PCB远离所述第一晶体管的一侧，
其中，所述绝缘层位于所述第一布线层与所述控制芯片之间。
18.根据权利要求17所述的方法，其中，
所述绝缘层包括靠近所述控制芯片的第一表面；
所述第一布线层包括第一走线部和第二走线部，所述第一走线部包括远离所述控制芯片的第二表面，所述第二走线部包括远离所述控制芯片的第三表面，所述第一晶体管的第一电极依次经由所述第一走线部和所述第二走线部连接至所述第一封装管脚；
所述第一晶体管包括远离所述控制芯片的第四表面，
其中，所述第三表面与所述第一表面之间的距离大于所述第二表面与所述第一表面之间的距离，所述第三表面与所述第一表面之间的距离大于或等于所述第四表面与所述第一表面之间的距离。
19.根据权利要求18所述的方法，其中，所述绝缘层包括具有突起部的第五表面；
提供PCB包括：
在所述第五表面上一体形成所述第一走线部和所述第二走线部，所述第二走线部覆盖所述突起部。
20. 根据权利要求18所述的方法，其中，提供PCB包括：
在所述绝缘层的一侧形成第一布线子层；以及
在所述第一布线子层远离所述绝缘层的一侧形成第二布线子层，
其中，所述第一布线层包括所述第一布线子层和所述第二布线子层，所述第二走线部包括所述第二布线子层，所述第一走线部包括所述第一布线子层的至少部分。
21.根据权利要求17-20任意一项所述的方法，其中，
所述叠层还包括第二布线层，位于所述绝缘层远离所述第一布线层的一侧，所述第二布线层与所述控制芯片接触，并被配置为接地。
22.根据权利要求17-20任意一项所述的方法，其中，所述第一封装管脚被配置为连接至所述转换器的输出端；
所述方法还包括：
将所述第一布线层连接至第二晶体管的第一电极，以使得所述第二晶体管的第一电极经由所述第一布线层连接至所述第一封装管脚；
将所述第二晶体管的栅极连接至所述控制芯片；
将所述第一晶体管的第二电极连接至第二封装管脚，所述第二封装管脚被配置为接地；以及
将所述第二晶体管的第二电极连接至第三封装管脚，所述第三封装管脚被配置为连接至所述转换器的输入端。
23.根据权利要求22所述的方法，还包括：
设置电容器，所述电容器的一端连接至所述第二封装管脚且另一端连接至所述第三封装管脚。
CN202210990130.9A 2022-08-18 2022-08-18 转换器、电子设备和转换器的封装方法 Pending CN115064531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210990130.9A CN115064531A (zh) 2022-08-18 2022-08-18 转换器、电子设备和转换器的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210990130.9A CN115064531A (zh) 2022-08-18 2022-08-18 转换器、电子设备和转换器的封装方法

Publications (1)

Publication Number Publication Date
CN115064531A true CN115064531A (zh) 2022-09-16

Family

ID=83207866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210990130.9A Pending CN115064531A (zh) 2022-08-18 2022-08-18 转换器、电子设备和转换器的封装方法

Country Status (1)

Country Link
CN (1) CN115064531A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308418A (ja) * 1998-06-01 1998-11-17 Meiko:Kk 半導体部品実装モジュール
US20010026013A1 (en) * 1999-08-30 2001-10-04 Mess Leonard E. Apparatus and methods of packaging and testing die
US6384706B1 (en) * 1999-05-11 2002-05-07 Nec Corporation Multilayer printed board with a double plane spiral interconnection structure
US20040238857A1 (en) * 2001-08-28 2004-12-02 Tessera, Inc. High frequency chip packages with connecting elements
US20050258529A1 (en) * 2003-12-30 2005-11-24 Tessera, Inc. High-frequency chip packages
US20070085187A1 (en) * 2005-09-07 2007-04-19 Alpha & Omega Semiconductor, Ltd Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US20070257377A1 (en) * 2006-05-04 2007-11-08 Da-Jung Chen Package structure
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN112614815A (zh) * 2019-10-04 2021-04-06 乾坤科技股份有限公司 电子模块
US20220140215A1 (en) * 2019-02-20 2022-05-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing optoelectronic semiconductor components

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308418A (ja) * 1998-06-01 1998-11-17 Meiko:Kk 半導体部品実装モジュール
US6384706B1 (en) * 1999-05-11 2002-05-07 Nec Corporation Multilayer printed board with a double plane spiral interconnection structure
US20010026013A1 (en) * 1999-08-30 2001-10-04 Mess Leonard E. Apparatus and methods of packaging and testing die
US20040238857A1 (en) * 2001-08-28 2004-12-02 Tessera, Inc. High frequency chip packages with connecting elements
US20050258529A1 (en) * 2003-12-30 2005-11-24 Tessera, Inc. High-frequency chip packages
US20070085187A1 (en) * 2005-09-07 2007-04-19 Alpha & Omega Semiconductor, Ltd Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
US20070257377A1 (en) * 2006-05-04 2007-11-08 Da-Jung Chen Package structure
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
US20220140215A1 (en) * 2019-02-20 2022-05-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing optoelectronic semiconductor components
CN112614815A (zh) * 2019-10-04 2021-04-06 乾坤科技股份有限公司 电子模块

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周志敏 等: "《开关电源可靠性设计与测试》", 31 July 2020, 机械工业出版社 *
马永健: "《EMC设计工程实务》", 31 October 2008, 国防工业出版社 *

Similar Documents

Publication Publication Date Title
US10389241B2 (en) Power supply converter and method for manufacturing the same
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
US20140334203A1 (en) Power converter and method for manufacturing power converter
US10034379B2 (en) Stacked electronic structure
JP5673455B2 (ja) 電源制御回路モジュール
US9620448B1 (en) Power module
US10068819B2 (en) Semiconductor device
EP3855872A1 (en) Carrier board comprising a metal block
US11616353B2 (en) Busbar and power module
US11024702B2 (en) Stacked electronic structure
US8218331B2 (en) Electronic component module
US9736943B2 (en) Power module
CN115064531A (zh) 转换器、电子设备和转换器的封装方法
EP3770962A1 (en) Semiconductor module arrangement
US20210012951A1 (en) Surface-mounted magnetic-component module
US11978581B2 (en) Surface-mounted magnetic-component module
CN115295500A (zh) 转换器、电子设备及转换器的封装方法
US11350519B2 (en) Power module
CN102623442B (zh) 电子封装结构
WO2021007403A1 (en) Surface-mounted magnetic-component module
JP2021093484A (ja) 半導体モジュール
US20210012950A1 (en) Surface-mounted magnetic-component module
US20210012948A1 (en) Surface-mounted magnetic-component module
US20240145406A1 (en) Semiconductor circuit and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220916

RJ01 Rejection of invention patent application after publication