JP2003051655A - 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 - Google Patents
電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置Info
- Publication number
- JP2003051655A JP2003051655A JP2001239644A JP2001239644A JP2003051655A JP 2003051655 A JP2003051655 A JP 2003051655A JP 2001239644 A JP2001239644 A JP 2001239644A JP 2001239644 A JP2001239644 A JP 2001239644A JP 2003051655 A JP2003051655 A JP 2003051655A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- punching
- slit
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 裏面側に電子部品実装用の接着剤層を有する
電子部品実装用基板にスリットをバリがでないように形
成することができる電子部品実装用基板の打ち抜き方法
及び電子部品実装用基板用打ち抜き装置を提供する。 【解決手段】 フィルム状の絶縁基材と、この絶縁基材
の表面に設けられた配線パターンとを少なくとも具備
し、当該絶縁基材の裏面には電子部品搭載用の接着剤層
及び該接着剤層に貼着された保護フィルムが積層された
電子部品実装用基板にワイヤボンディング用のスリット
をダイス５０とポンチ４０を用いて形成する電子部品実
装用基板の打ち抜き方法において、前記ダイス５０の前
記スリットを形成するためのスリット形成孔５１の開口
縁部の少なくとも相対向する二辺が、少なくとも一つの
曲折部６１を有する。
電子部品実装用基板にスリットをバリがでないように形
成することができる電子部品実装用基板の打ち抜き方法
及び電子部品実装用基板用打ち抜き装置を提供する。 【解決手段】 フィルム状の絶縁基材と、この絶縁基材
の表面に設けられた配線パターンとを少なくとも具備
し、当該絶縁基材の裏面には電子部品搭載用の接着剤層
及び該接着剤層に貼着された保護フィルムが積層された
電子部品実装用基板にワイヤボンディング用のスリット
をダイス５０とポンチ４０を用いて形成する電子部品実
装用基板の打ち抜き方法において、前記ダイス５０の前
記スリットを形成するためのスリット形成孔５１の開口
縁部の少なくとも相対向する二辺が、少なくとも一つの
曲折部６１を有する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品を実装す
るために用いる電子部品実装用基板、特に、ＣＳＰ（Ｃ
ｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）、μ−ＢＧＡ（μ−Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉ
ｐ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋ
ａｇｅ）などのように搭載される電子部品とほぼ同等の
サイズを有する電子部品実装用基板（以下、単に「電子
部品実装用基板」という）の打ち抜き方法及び打ち抜き
装置に関する。
るために用いる電子部品実装用基板、特に、ＣＳＰ（Ｃ
ｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）、μ−ＢＧＡ（μ−Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉ
ｐ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋ
ａｇｅ）などのように搭載される電子部品とほぼ同等の
サイズを有する電子部品実装用基板（以下、単に「電子
部品実装用基板」という）の打ち抜き方法及び打ち抜き
装置に関する。
【０００２】
【従来の技術】エレクトロニクス産業の発達に伴い、Ｉ
Ｃ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部
品を実装するプリント配線板の需要が急激に増加してい
るが、電子機器の小型化、軽量化、高機能化が要望さ
れ、これら電子部品の実装方法として、最近ではＴＡＢ
テープ、Ｔ−ＢＧＡテープおよびＡＳＩＣテープ等を用
いた実装方式が採用されている。特に、電子機器の軽薄
短小化に伴って、電子部品をより高い密度で実装すると
共に、電子部品の信頼性を向上させるために、実装する
電子部品の大きさにほぼ対応した大きさの基板のほぼ全
面に外部接続端子を配置した、ＣＳＰ、ＢＧＡ、μ−Ｂ
ＧＡなどの使用頻度が高くなってきている。
Ｃ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部
品を実装するプリント配線板の需要が急激に増加してい
るが、電子機器の小型化、軽量化、高機能化が要望さ
れ、これら電子部品の実装方法として、最近ではＴＡＢ
テープ、Ｔ−ＢＧＡテープおよびＡＳＩＣテープ等を用
いた実装方式が採用されている。特に、電子機器の軽薄
短小化に伴って、電子部品をより高い密度で実装すると
共に、電子部品の信頼性を向上させるために、実装する
電子部品の大きさにほぼ対応した大きさの基板のほぼ全
面に外部接続端子を配置した、ＣＳＰ、ＢＧＡ、μ−Ｂ
ＧＡなどの使用頻度が高くなってきている。
【０００３】このような電子部品実装用基板は、ポリイ
ミドなどの絶縁フィルムの表面に配線パターン及びソル
ダーレジスト層を有し、裏面側には電子部品を実装する
ための接着剤層及び当該接着剤層の保護フィルムを有す
る。また、裏面に実装した電子部品と表面側の配線パタ
ーンとをワイヤボンディングするための貫通孔であるス
リットを具備する。
ミドなどの絶縁フィルムの表面に配線パターン及びソル
ダーレジスト層を有し、裏面側には電子部品を実装する
ための接着剤層及び当該接着剤層の保護フィルムを有す
る。また、裏面に実装した電子部品と表面側の配線パタ
ーンとをワイヤボンディングするための貫通孔であるス
リットを具備する。
【０００４】このようなワイヤボンディングのためのス
リットを形成する方法として、電子部品実装用基板の裏
面に接着剤層及び保護フィルムを設けた後、ポンチ及び
ダイスからなる打ち抜き装置で打ち抜くという方法があ
る。
リットを形成する方法として、電子部品実装用基板の裏
面に接着剤層及び保護フィルムを設けた後、ポンチ及び
ダイスからなる打ち抜き装置で打ち抜くという方法があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、比較的
硬質のポリイミドなどの絶縁フィルムと、ポリエステル
などの保護フィルムの間に、これらのフィルムよりかな
り軟質の接着剤層が挟持された複合材であるので、打ち
抜き時にバリが発生するという問題がある。このような
バリが発生すると、ワイヤボンディングができないの
で、不良品となり、重大な問題となる。
硬質のポリイミドなどの絶縁フィルムと、ポリエステル
などの保護フィルムの間に、これらのフィルムよりかな
り軟質の接着剤層が挟持された複合材であるので、打ち
抜き時にバリが発生するという問題がある。このような
バリが発生すると、ワイヤボンディングができないの
で、不良品となり、重大な問題となる。
【０００６】本発明は、このような事情に鑑み、裏面側
に電子部品実装用の接着剤層を有する電子部品実装用基
板にスリットをバリがでないように形成することができ
る電子部品実装用基板の打ち抜き方法及び電子部品実装
用基板用打ち抜き装置を提供することを課題とする。
に電子部品実装用の接着剤層を有する電子部品実装用基
板にスリットをバリがでないように形成することができ
る電子部品実装用基板の打ち抜き方法及び電子部品実装
用基板用打ち抜き装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】前記課題を解決する本発
明の第１の態様は、フィルム状の絶縁基材と、この絶縁
基材の表面に設けられた配線パターンとを少なくとも具
備し、当該絶縁基材の裏面には電子部品搭載用の接着剤
層及び該接着剤層に貼着された保護フィルムが積層され
た電子部品実装用基板にワイヤボンディング用のスリッ
トをダイスとポンチを用いて形成する電子部品実装用基
板の打ち抜き方法において、前記ダイスの前記スリット
を形成するためのスリット形成孔の開口縁部の少なくと
も相対向する二辺が、少なくとも一つの曲折部を有する
ことを特徴とする電子部品実装用基板の打ち抜き方法に
ある。
明の第１の態様は、フィルム状の絶縁基材と、この絶縁
基材の表面に設けられた配線パターンとを少なくとも具
備し、当該絶縁基材の裏面には電子部品搭載用の接着剤
層及び該接着剤層に貼着された保護フィルムが積層され
た電子部品実装用基板にワイヤボンディング用のスリッ
トをダイスとポンチを用いて形成する電子部品実装用基
板の打ち抜き方法において、前記ダイスの前記スリット
を形成するためのスリット形成孔の開口縁部の少なくと
も相対向する二辺が、少なくとも一つの曲折部を有する
ことを特徴とする電子部品実装用基板の打ち抜き方法に
ある。
【０００８】かかる第１の態様では、ダイスのスリット
形成孔の開口縁部の曲折部が形成されているので、打ち
抜きカスがダイスの上にあがらないためか、スリットの
長手方向両端に発生し易いバリが形成されない。
形成孔の開口縁部の曲折部が形成されているので、打ち
抜きカスがダイスの上にあがらないためか、スリットの
長手方向両端に発生し易いバリが形成されない。
【０００９】本発明の第２の態様は、請求項１におい
て、前記曲折部が、短辺の略中央部にあることを特徴と
する電子部品実装用基板の打ち抜き方法にある。
て、前記曲折部が、短辺の略中央部にあることを特徴と
する電子部品実装用基板の打ち抜き方法にある。
【００１０】かかる第２の態様では、スリット長手方向
のバリの発生が効果的に防止される。
のバリの発生が効果的に防止される。
【００１１】本発明の第３の態様では、第１又は２の態
様において、前記スリット形成孔の開口縁部の長辺が、
複数の曲折部を有することを特徴とする電子部品実装用
基板の打ち抜き方法にある。
様において、前記スリット形成孔の開口縁部の長辺が、
複数の曲折部を有することを特徴とする電子部品実装用
基板の打ち抜き方法にある。
【００１２】かかる第３の態様では、打ち抜きの際のバ
リの発生がさらに効果的に防止される。
リの発生がさらに効果的に防止される。
【００１３】本発明の第４の態様では、第３の態様にお
いて、前記長辺が、連続する複数の曲折部により波状と
なっていることを特徴とする電子部品実装用基板の打ち
抜き方法にある。
いて、前記長辺が、連続する複数の曲折部により波状と
なっていることを特徴とする電子部品実装用基板の打ち
抜き方法にある。
【００１４】かかる第４の態様では、波状の長辺側開口
縁部により、バリの発生がさらに効果的に防止される。
縁部により、バリの発生がさらに効果的に防止される。
【００１５】本発明の第５の態様は、第１〜４の何れか
の態様において、前記ポンチが、打ち抜き先端の第１の
刃の打ち抜き方向後方に、第２の刃を有することを特徴
とする電子部品実装用基板の打ち抜き方法にある。
の態様において、前記ポンチが、打ち抜き先端の第１の
刃の打ち抜き方向後方に、第２の刃を有することを特徴
とする電子部品実装用基板の打ち抜き方法にある。
【００１６】かかる第５の態様では、第１の刃による打
ち抜きに続いて第２の刃によるシェービングが行われ、
バリの発生が効果的に防止される。
ち抜きに続いて第２の刃によるシェービングが行われ、
バリの発生が効果的に防止される。
【００１７】本発明の第６の態様は、フィルム状の絶縁
基材と、この絶縁基材の表面に設けられた配線パターン
とを少なくとも具備し、当該絶縁基材の裏面には電子部
品搭載用の接着剤層及び該接着剤層に貼着された保護フ
ィルムが積層された電子部品実装用基板にワイヤボンデ
ィング用のスリットを形成する電子部品実装用基板用打
ち抜き装置において、ポンチを受けるダイスの前記スリ
ットを形成するためのスリット形成孔の開口縁部の少な
くとも相対向する二辺が、少なくとも一つの曲折部を有
することを特徴とする電子部品実装用基板用打ち抜き装
置にある。
基材と、この絶縁基材の表面に設けられた配線パターン
とを少なくとも具備し、当該絶縁基材の裏面には電子部
品搭載用の接着剤層及び該接着剤層に貼着された保護フ
ィルムが積層された電子部品実装用基板にワイヤボンデ
ィング用のスリットを形成する電子部品実装用基板用打
ち抜き装置において、ポンチを受けるダイスの前記スリ
ットを形成するためのスリット形成孔の開口縁部の少な
くとも相対向する二辺が、少なくとも一つの曲折部を有
することを特徴とする電子部品実装用基板用打ち抜き装
置にある。
【００１８】かかる第６の態様では、ダイスのスリット
形成孔の開口縁部の曲折部が形成されているので、打ち
抜きカスがダイスの上にあがらないためか、スリットの
長手方向両端に発生し易いバリが形成されない。
形成孔の開口縁部の曲折部が形成されているので、打ち
抜きカスがダイスの上にあがらないためか、スリットの
長手方向両端に発生し易いバリが形成されない。
【００１９】本発明の第７の態様は、第６の態様におい
て、前記曲折部が、短辺の略中央部にあることを特徴と
する電子部品実装用基板用打ち抜き装置にある。
て、前記曲折部が、短辺の略中央部にあることを特徴と
する電子部品実装用基板用打ち抜き装置にある。
【００２０】かかる第７の態様では、スリット長手方向
のバリの発生が効果的に防止される。
のバリの発生が効果的に防止される。
【００２１】本発明の第８の態様は、第６又は７の態様
において、前記スリット形成孔の開口縁部の長辺が、複
数の曲折部を有することを特徴とする電子部品実装用基
板用打ち抜き装置にある。
において、前記スリット形成孔の開口縁部の長辺が、複
数の曲折部を有することを特徴とする電子部品実装用基
板用打ち抜き装置にある。
【００２２】かかる第８の態様では、打ち抜きの際のバ
リの発生がさらに効果的に防止される。
リの発生がさらに効果的に防止される。
【００２３】本発明の第９の態様は、第８の態様におい
て、前記長辺が、連続する複数の曲折部により波状とな
っていることを特徴とする電子部品実装用基板用打ち抜
き装置にある。
て、前記長辺が、連続する複数の曲折部により波状とな
っていることを特徴とする電子部品実装用基板用打ち抜
き装置にある。
【００２４】かかる第９の態様では、波状の長辺側開口
縁部により、バリの発生がさらに効果的に防止される。
縁部により、バリの発生がさらに効果的に防止される。
【００２５】本発明の第１０の態様は、第６〜９の何れ
かの態様において、前記ポンチが、打ち抜き先端の第１
の刃の打ち抜き方向後方に、第２の刃を有することを特
徴とする電子部品実装用基板用打ち抜き装置にある。
かの態様において、前記ポンチが、打ち抜き先端の第１
の刃の打ち抜き方向後方に、第２の刃を有することを特
徴とする電子部品実装用基板用打ち抜き装置にある。
【００２６】かかる第１０の態様では、第１の刃による
打ち抜きに続いて第２の刃によるシェービングが行わ
れ、バリの発生が効果的に防止される。
打ち抜きに続いて第２の刃によるシェービングが行わ
れ、バリの発生が効果的に防止される。
【００２７】
【発明の実施の形態】以下、本発明の一実施形態に係る
電子部品実装用基板用打ち抜き装置及びその打ち抜き方
法を説明する。勿論、本発明はこれに限定されるもので
ないことはいうまでもない。なお、図１及び図２には、
本発明の電子部品実装用基板の打ち抜き装置及び打ち抜
き方法によって製造された電子部品実装用基板の一例を
示す概略平面及び横断面を示す。
電子部品実装用基板用打ち抜き装置及びその打ち抜き方
法を説明する。勿論、本発明はこれに限定されるもので
ないことはいうまでもない。なお、図１及び図２には、
本発明の電子部品実装用基板の打ち抜き装置及び打ち抜
き方法によって製造された電子部品実装用基板の一例を
示す概略平面及び横断面を示す。
【００２８】図１に示すように、電子部品実装用基板１
０は、テープ状の絶縁フィルム１上に複数個連続的に形
成される。この絶縁フィルム１は、幅方向両側に移送用
のスプロケット孔２を一定間隔で有し、一般的には、移
送されながら電子部品が実装され、電子部品実装後、電
子部品実装用基板１０毎に切断される。なお、図１で
は、絶縁フィルム１の幅方向に２個の電子部品実装用基
板１０が設けられている。
０は、テープ状の絶縁フィルム１上に複数個連続的に形
成される。この絶縁フィルム１は、幅方向両側に移送用
のスプロケット孔２を一定間隔で有し、一般的には、移
送されながら電子部品が実装され、電子部品実装後、電
子部品実装用基板１０毎に切断される。なお、図１で
は、絶縁フィルム１の幅方向に２個の電子部品実装用基
板１０が設けられている。
【００２９】このような電子部品実装用基板１０は、実
装される電子部品の大きさにほぼ対応した大きさの絶縁
基材１１のほぼ全面に配線パターン１２と、デバイス側
接続端子１３及び外部接続端子１４とが設けられてい
る。また、この配線パターン１２と電子部品とを接続す
るためのスリット１５Ａ〜１５Ｃが複数設けられてい
る。
装される電子部品の大きさにほぼ対応した大きさの絶縁
基材１１のほぼ全面に配線パターン１２と、デバイス側
接続端子１３及び外部接続端子１４とが設けられてい
る。また、この配線パターン１２と電子部品とを接続す
るためのスリット１５Ａ〜１５Ｃが複数設けられてい
る。
【００３０】このようなスリット１５Ａ〜１５Ｃは、実
装される電子部品と配線パターン１２とをワイヤボンデ
ィングにより電気的に接続させるためのもので、その形
状及び配置パターンは特に限定されない。
装される電子部品と配線パターン１２とをワイヤボンデ
ィングにより電気的に接続させるためのもので、その形
状及び配置パターンは特に限定されない。
【００３１】このデバイス側接続端子１３及び外部接続
端子１４を除く配線パターン１２は、ソルダーレジスト
層１６により覆われ、外部接続端子１４に対応するソル
ダーレジスト層１６には、端子ホール１７が形成されて
いる。すなわち、外部接続端子１４は、半田ボールパッ
ドとなり、半田ボールを介して外部と接続される。勿
論、端子ホールがなく、半田ボール以外の手段により外
部と接続されるタイプの電子部品実装用基板でもよい。
端子１４を除く配線パターン１２は、ソルダーレジスト
層１６により覆われ、外部接続端子１４に対応するソル
ダーレジスト層１６には、端子ホール１７が形成されて
いる。すなわち、外部接続端子１４は、半田ボールパッ
ドとなり、半田ボールを介して外部と接続される。勿
論、端子ホールがなく、半田ボール以外の手段により外
部と接続されるタイプの電子部品実装用基板でもよい。
【００３２】ここで、絶縁フィルム１（絶縁基材１１）
としては、可撓性を有すると共に、耐薬品性及び耐熱性
を有する材料を用いることができる。かかる絶縁フィル
ム１の材料としては、ポリエステル、ポリアミド、ポリ
イミド等を挙げることができ、特に、ビフェニル骨格を
有する全芳香族ポリイミド（例えば、商品名：ユーピレ
ックス；宇部興産（株））が好ましい。なお、絶縁フィ
ルム１の厚さは、一般的には、２５〜１２５μｍ、好ま
しくは、２５〜７５μｍである。
としては、可撓性を有すると共に、耐薬品性及び耐熱性
を有する材料を用いることができる。かかる絶縁フィル
ム１の材料としては、ポリエステル、ポリアミド、ポリ
イミド等を挙げることができ、特に、ビフェニル骨格を
有する全芳香族ポリイミド（例えば、商品名：ユーピレ
ックス；宇部興産（株））が好ましい。なお、絶縁フィ
ルム１の厚さは、一般的には、２５〜１２５μｍ、好ま
しくは、２５〜７５μｍである。
【００３３】絶縁フィルム１の表面に設けられた配線パ
ターン１２、デバイス側接続端子１３及び外部接続端子
１４は、一般的には、銅やアルミニウムからなる導電体
箔をパターニングすることにより形成される。このよう
な導電体箔は、絶縁フィルム１上に直接積層しても、接
着剤層を介して熱圧着等により形成してもよい。導電体
箔の厚さは、例えば、１〜７０μｍ、好ましくは、８〜
３５μｍである。導電体箔としては、銅箔、特に、エッ
チング特性、操作性などを考慮すると、電解銅箔が好ま
しい。
ターン１２、デバイス側接続端子１３及び外部接続端子
１４は、一般的には、銅やアルミニウムからなる導電体
箔をパターニングすることにより形成される。このよう
な導電体箔は、絶縁フィルム１上に直接積層しても、接
着剤層を介して熱圧着等により形成してもよい。導電体
箔の厚さは、例えば、１〜７０μｍ、好ましくは、８〜
３５μｍである。導電体箔としては、銅箔、特に、エッ
チング特性、操作性などを考慮すると、電解銅箔が好ま
しい。
【００３４】なお、絶縁フィルム１上に導電体箔を設け
るのではなく、導電体箔に、例えば、ポリイミド前駆体
を塗布し、焼成してポリイミドフィルムからなる絶縁フ
ィルム１とすることもできる。
るのではなく、導電体箔に、例えば、ポリイミド前駆体
を塗布し、焼成してポリイミドフィルムからなる絶縁フ
ィルム１とすることもできる。
【００３５】また、絶縁フィルム１上に設けられた導電
体箔は、フォトリソグラフィー法により、配線パターン
１２、デバイス側接続端子１３及び外部接続端子１４と
してパターニングされる。すなわち、フォトレジスト材
料塗布液を塗布することで形成するフォトレジスト材料
塗布層をフォトマスクを介しての露光及び現像でパター
ニングし、パターニングされたフォトレジスト材料塗布
層をマスクとしてエッチング液で化学的に溶解（エッチ
ング処理）して除去し、さらに、フォトレジストをアル
カリ液等にて溶解除去することにより導電体箔をパター
ニングする。
体箔は、フォトリソグラフィー法により、配線パターン
１２、デバイス側接続端子１３及び外部接続端子１４と
してパターニングされる。すなわち、フォトレジスト材
料塗布液を塗布することで形成するフォトレジスト材料
塗布層をフォトマスクを介しての露光及び現像でパター
ニングし、パターニングされたフォトレジスト材料塗布
層をマスクとしてエッチング液で化学的に溶解（エッチ
ング処理）して除去し、さらに、フォトレジストをアル
カリ液等にて溶解除去することにより導電体箔をパター
ニングする。
【００３６】次いで、このようにパターニングされた導
電体箔上にはソルダーレジスト材料塗布液が塗布され、
所定のパターニングにより、ソルダーレジスト層１６が
形成される。
電体箔上にはソルダーレジスト材料塗布液が塗布され、
所定のパターニングにより、ソルダーレジスト層１６が
形成される。
【００３７】さらに、ソルダーレジスト層１６により覆
われていない配線パターン１２、デバイス側接続端子１
３及び外部接続端子１４には、一般的には、メッキが施
されている。かかるメッキとしては、スズメッキ、半田
メッキ、金メッキ、ニッケル−金メッキなどを挙げるこ
とができ、電子部品の実装方法等に応じて選択される。
例えば、ワイヤボンディングによる実装を行うために
は、ニッケル−金メッキが好ましい。
われていない配線パターン１２、デバイス側接続端子１
３及び外部接続端子１４には、一般的には、メッキが施
されている。かかるメッキとしては、スズメッキ、半田
メッキ、金メッキ、ニッケル−金メッキなどを挙げるこ
とができ、電子部品の実装方法等に応じて選択される。
例えば、ワイヤボンディングによる実装を行うために
は、ニッケル−金メッキが好ましい。
【００３８】ソルダーレジスト層１６を形成する材料と
しては、例えば、フォトソルダーレジスト材料を用い
る。フォトソルダーレジスト材料としては、ネガ型でも
ポジ型でもよく、一般的なフォトレジストの性質と、導
電体箔の保護する性質とを備えたものであればよい。例
えば、アクリレート系樹脂、特に、エポキシアクリレー
ト樹脂などの感光性樹脂に光重合開始剤等を添加したも
のである。エポキシアクリレート樹脂としては、ビスフ
ェノールＡ型エポキシアクリレート樹脂、ノボラック型
エポキシアクリレート樹脂、ビスフェノールＡ型エポキ
シメタアクリレート樹脂、ノボラック型エポキシメタア
クリレート樹脂等を挙げることができる。なお、ソルダ
ーレジスト層１６としては、スクリーン印刷技術により
必要な領域のみに塗布されて熱硬化される一般的なソル
ダーレジスト材料塗布液を用いることができる。
しては、例えば、フォトソルダーレジスト材料を用い
る。フォトソルダーレジスト材料としては、ネガ型でも
ポジ型でもよく、一般的なフォトレジストの性質と、導
電体箔の保護する性質とを備えたものであればよい。例
えば、アクリレート系樹脂、特に、エポキシアクリレー
ト樹脂などの感光性樹脂に光重合開始剤等を添加したも
のである。エポキシアクリレート樹脂としては、ビスフ
ェノールＡ型エポキシアクリレート樹脂、ノボラック型
エポキシアクリレート樹脂、ビスフェノールＡ型エポキ
シメタアクリレート樹脂、ノボラック型エポキシメタア
クリレート樹脂等を挙げることができる。なお、ソルダ
ーレジスト層１６としては、スクリーン印刷技術により
必要な領域のみに塗布されて熱硬化される一般的なソル
ダーレジスト材料塗布液を用いることができる。
【００３９】このように配線パターン１２、デバイス側
接続端子１３、外部接続端子１４及びソルダーレジスト
層１６が設けられた絶縁フィルム１の反対側の面（裏
面）には、実装する電子部品を仮固定するための接着剤
層１９及び保護フィルム２０が設けられている。このよ
うな接着剤層１９としては、熱硬化性で且つ弾性を有す
る接着剤を用いて形成するのが好ましく、裏面に直接塗
布することにより形成してもよいし、接着剤テープを用
いて形成してもよい。また、接着剤層１９は、電子部品
を実装する領域全体に設ける必要はなく、一部の領域に
設けてもよい。
接続端子１３、外部接続端子１４及びソルダーレジスト
層１６が設けられた絶縁フィルム１の反対側の面（裏
面）には、実装する電子部品を仮固定するための接着剤
層１９及び保護フィルム２０が設けられている。このよ
うな接着剤層１９としては、熱硬化性で且つ弾性を有す
る接着剤を用いて形成するのが好ましく、裏面に直接塗
布することにより形成してもよいし、接着剤テープを用
いて形成してもよい。また、接着剤層１９は、電子部品
を実装する領域全体に設ける必要はなく、一部の領域に
設けてもよい。
【００４０】図３には、このような電子部品実装用基板
１０に電子部品を実装した状態の一例を示す。図３に示
すように、絶縁フィルム１の裏面に実装された電子部品
としてＩＣ３０と絶縁フィルム１の表面に形成されたデ
バイス側接続端子１３とをＩＣ３０の電極とがボンディ
ングワイヤ３１を介して接続させ、ボンディングワイヤ
３１を含むスリット１５Ａ及びデバイス側接続端子１３
は、封止樹脂３３によりモールドされる。これにより、
ＩＣ３０とデバイス側接続端子１３との導通回路が確保
されることとなる。
１０に電子部品を実装した状態の一例を示す。図３に示
すように、絶縁フィルム１の裏面に実装された電子部品
としてＩＣ３０と絶縁フィルム１の表面に形成されたデ
バイス側接続端子１３とをＩＣ３０の電極とがボンディ
ングワイヤ３１を介して接続させ、ボンディングワイヤ
３１を含むスリット１５Ａ及びデバイス側接続端子１３
は、封止樹脂３３によりモールドされる。これにより、
ＩＣ３０とデバイス側接続端子１３との導通回路が確保
されることとなる。
【００４１】ここで、このような電子部品実装用基板１
０にワイヤボンディング用などに使用されるスリット１
５Ａ〜１５Ｃを形成するための打ち抜き装置について説
明する。なお、図４（ａ）及び（ｂ）は、本実施形態に
係る電子部品実装用基板用打ち抜き装置を示す概略断面
図である。
０にワイヤボンディング用などに使用されるスリット１
５Ａ〜１５Ｃを形成するための打ち抜き装置について説
明する。なお、図４（ａ）及び（ｂ）は、本実施形態に
係る電子部品実装用基板用打ち抜き装置を示す概略断面
図である。
【００４２】図４に示すように、本実施形態に係る打ち
抜き装置は、電子部品実装用基板１０にスリット１５Ａ
〜１５Ｃを形成するポンチ４０と、このポンチ４０を受
けるダイス５０とを具備する。
抜き装置は、電子部品実装用基板１０にスリット１５Ａ
〜１５Ｃを形成するポンチ４０と、このポンチ４０を受
けるダイス５０とを具備する。
【００４３】ポンチ４０は、四角柱形状であり、先端部
側には電子部品実装用基板１０のスリット１５Ａ〜１５
Ｃのそれぞれと略同一の形状を有する刃４１を具備し、
基端部側にはポンチ４０を電子部品実装用基板１０の厚
さ方向に上下に移動させる図示しない駆動手段が設けら
れている。このポンチ４０に用いる材質は、特に限定さ
れないが、例えば、超鋼等を挙げることができる。
側には電子部品実装用基板１０のスリット１５Ａ〜１５
Ｃのそれぞれと略同一の形状を有する刃４１を具備し、
基端部側にはポンチ４０を電子部品実装用基板１０の厚
さ方向に上下に移動させる図示しない駆動手段が設けら
れている。このポンチ４０に用いる材質は、特に限定さ
れないが、例えば、超鋼等を挙げることができる。
【００４４】このようなポンチ４０を受けるダイス５０
には、電子部品実装用基板１０にスリット１５Ａ〜１５
Ｃを形成する際にポンチ４０の刃４１が挿通可能となる
スリット形成孔５１が設けられている。また、このスリ
ット形成孔５１のポンチ４０側の開口と反対の開口部側
には、所定の大きさの空間５２が設けられている。この
空間５２は、ポンチ４０によって電子部品実装用基板１
０を打ち抜き時の打ち抜きカスを抜き落とすためのもの
である。なお、ダイス５０の材質も特に限定されず、上
述したポンチ４０と同様の材料、あるいは、ＳＵＳ（Ｓ
ＤＤ−１１、ＳＨＫ−５１）等が用いられる。
には、電子部品実装用基板１０にスリット１５Ａ〜１５
Ｃを形成する際にポンチ４０の刃４１が挿通可能となる
スリット形成孔５１が設けられている。また、このスリ
ット形成孔５１のポンチ４０側の開口と反対の開口部側
には、所定の大きさの空間５２が設けられている。この
空間５２は、ポンチ４０によって電子部品実装用基板１
０を打ち抜き時の打ち抜きカスを抜き落とすためのもの
である。なお、ダイス５０の材質も特に限定されず、上
述したポンチ４０と同様の材料、あるいは、ＳＵＳ（Ｓ
ＤＤ−１１、ＳＨＫ−５１）等が用いられる。
【００４５】スリット形成孔５１は、図５に示すよう
に、ポンチ４０の刃４１の形状と所定のクリアランスを
有する形状を有するが、相対向する短辺の略中央部には
内方に向かって突出する曲折部６１が設けられている。
に、ポンチ４０の刃４１の形状と所定のクリアランスを
有する形状を有するが、相対向する短辺の略中央部には
内方に向かって突出する曲折部６１が設けられている。
【００４６】このような曲折部６１は、スリット形成孔
５１のポンチ４０側の開口縁部に少なくとも設けられて
いればよい。曲折部６１の内方への突出は、クリアラン
スより小さい必要があるが、クリアランスの半分程度が
好ましい。また、曲折部６１は二つ以上設けてもよい。
５１のポンチ４０側の開口縁部に少なくとも設けられて
いればよい。曲折部６１の内方への突出は、クリアラン
スより小さい必要があるが、クリアランスの半分程度が
好ましい。また、曲折部６１は二つ以上設けてもよい。
【００４７】このような曲折部６１を設けることによ
り、スリット打ち抜き時にバリが発生しなくなる。これ
は、曲折部６１が形成されているので、打ち抜きカスが
ダイスの上にあがり難くなるためであると考えられる。
このようなバリは、長尺のスリットであれば長手方向両
端に発生し易いので、曲折部６１は、図５に示すよう
に、少なくとも短辺に設ければよい。
り、スリット打ち抜き時にバリが発生しなくなる。これ
は、曲折部６１が形成されているので、打ち抜きカスが
ダイスの上にあがり難くなるためであると考えられる。
このようなバリは、長尺のスリットであれば長手方向両
端に発生し易いので、曲折部６１は、図５に示すよう
に、少なくとも短辺に設ければよい。
【００４８】このように形成されたスリット１５Ａの短
辺には、曲折部６１による凹部形成されるが、スリット
１５Ａの公差の範囲内であれば問題ない。一方、バリが
発生すると、ワイヤボンディングができず、不良品にな
る。
辺には、曲折部６１による凹部形成されるが、スリット
１５Ａの公差の範囲内であれば問題ない。一方、バリが
発生すると、ワイヤボンディングができず、不良品にな
る。
【００４９】図６には、スリット形成孔５１の他の例を
示す。図６に示すスリット形成孔５１Ａは、短辺の曲折
部６１の他に、長辺側にも複数の曲折部６２を連続的に
設けて長辺を波形状としたものである。これにより、バ
リの発生はさらに確実に防止される。
示す。図６に示すスリット形成孔５１Ａは、短辺の曲折
部６１の他に、長辺側にも複数の曲折部６２を連続的に
設けて長辺を波形状としたものである。これにより、バ
リの発生はさらに確実に防止される。
【００５０】なお、長辺に設けた曲折部６２は、間隔を
空けて間欠的に設けてもよい。
空けて間欠的に設けてもよい。
【００５１】このように、本発明の打ち抜き装置によれ
ば、スリット形成孔５１の相対向する短辺に曲折部６１
を設けることによって、電子部品実装用基板１０の打ち
抜きによって発生するスリット１５のバリを効果的に防
ぐことができる。
ば、スリット形成孔５１の相対向する短辺に曲折部６１
を設けることによって、電子部品実装用基板１０の打ち
抜きによって発生するスリット１５のバリを効果的に防
ぐことができる。
【００５２】また、図７には、略正方形のスリット１５
Ｃを打ち抜くためのスリット形成孔５１Ｂを示す。この
場合にも短辺側、同一寸法の場合には、何れか一方に曲
折部６１を設ければよい。勿論、両方、すなわち四辺に
設けてもよい。
Ｃを打ち抜くためのスリット形成孔５１Ｂを示す。この
場合にも短辺側、同一寸法の場合には、何れか一方に曲
折部６１を設ければよい。勿論、両方、すなわち四辺に
設けてもよい。
【００５３】図１に示す上述した電子部品実装用基板１
０の場合には、スリット１５Ａ一列と、スリット１５Ｂ
及び１５Ｃ二列を一緒に打ち抜くような打ち抜き装置が
用いられ、キャリアテープを移動させながら連続的に打
ち抜く。なお、勿論、一部ずつ打ち抜いてもよいし、さ
らに、複数列を一緒に打ち抜いてもよい。
０の場合には、スリット１５Ａ一列と、スリット１５Ｂ
及び１５Ｃ二列を一緒に打ち抜くような打ち抜き装置が
用いられ、キャリアテープを移動させながら連続的に打
ち抜く。なお、勿論、一部ずつ打ち抜いてもよいし、さ
らに、複数列を一緒に打ち抜いてもよい。
【００５４】なお、スリットの形状、配置パターン等は
特に限定されず、例えば、図８に示すように、スリット
１５Ａが三列並んだものなどもある。
特に限定されず、例えば、図８に示すように、スリット
１５Ａが三列並んだものなどもある。
【００５５】図９には、本発明の他の実施形態に係る電
子部品実装用基板用打ち抜き装置を示す。
子部品実装用基板用打ち抜き装置を示す。
【００５６】この打ち抜き装置は、図９に示すように、
先端の第１の刃４１の後方に、第２の刃４２を有するポ
ンチ４０Ａを搭載した抜き打ち装置であり、ダイス５０
は基本的には上述した実施形態と同様である。
先端の第１の刃４１の後方に、第２の刃４２を有するポ
ンチ４０Ａを搭載した抜き打ち装置であり、ダイス５０
は基本的には上述した実施形態と同様である。
【００５７】具体的には、図９に示すように、ポンチ４
０Ａは、電子部品実装用基板１０を所定寸法で打ち抜く
ための第１の刃４１と、この第１の刃４１の抜き打ち方
向後方に第１の刃４１と同一または若干大きい寸法形状
の第２の刃４２が設けられている。
０Ａは、電子部品実装用基板１０を所定寸法で打ち抜く
ための第１の刃４１と、この第１の刃４１の抜き打ち方
向後方に第１の刃４１と同一または若干大きい寸法形状
の第２の刃４２が設けられている。
【００５８】このような２枚刃を有するポンチ４０Ａを
搭載した打ち抜き装置を用いれば、電子部品実装用基板
１０を打ち抜く際に、第１の刃４１での打ち抜きに連続
して第２の刃４２でのシェービングが行われ、バリを効
果的に防止することができる。
搭載した打ち抜き装置を用いれば、電子部品実装用基板
１０を打ち抜く際に、第１の刃４１での打ち抜きに連続
して第２の刃４２でのシェービングが行われ、バリを効
果的に防止することができる。
【００５９】なお、このようなポンチ４０Ａを用いれ
ば、ダイス５０のスリット形成孔５１に上述したような
曲折部を設けなくてもバリが低減できることはいうまで
もない。
ば、ダイス５０のスリット形成孔５１に上述したような
曲折部を設けなくてもバリが低減できることはいうまで
もない。
【００６０】
【発明の効果】以上説明したように、本発明の打ち抜き
装置は、ダイスのスリット形成孔に曲折部を設けたため
に、電子部品実装用基板を打ち抜いてスリットを形成す
る際に発生するバリを効果的に防止することができると
共に、電子部品と配線パターンとを確実に接続させるこ
とができるという効果を奏する。また、電子部品実装用
基板を打ち抜く２枚刃のポンチを設けたために、スリッ
トに発生するバリをより効果的に防止することができる
という効果を奏する。
装置は、ダイスのスリット形成孔に曲折部を設けたため
に、電子部品実装用基板を打ち抜いてスリットを形成す
る際に発生するバリを効果的に防止することができると
共に、電子部品と配線パターンとを確実に接続させるこ
とができるという効果を奏する。また、電子部品実装用
基板を打ち抜く２枚刃のポンチを設けたために、スリッ
トに発生するバリをより効果的に防止することができる
という効果を奏する。
【図１】本発明の一実施形態に係る電子部品実装用基板
の一例を示す概略平面図である。
の一例を示す概略平面図である。
【図２】本発明の一実施形態に係る電子部品実装用一例
を示す概略断面図である。
を示す概略断面図である。
【図３】本発明の一実施形態に係る電子部品実装用基板
に電子部品を実装した状態の一例を示す概略断面図であ
る。
に電子部品を実装した状態の一例を示す概略断面図であ
る。
【図４】本発明の一実施形態に係る電子部品実装用基板
用打ち抜き装置を示す概略平面図である。
用打ち抜き装置を示す概略平面図である。
【図５】本発明の一実施形態に係る電子部品実装用基板
用打ち抜き装置に搭載するダイスの一例を示す断面図で
ある。
用打ち抜き装置に搭載するダイスの一例を示す断面図で
ある。
【図６】本発明の一実施形態に係る電子部品実装用基板
用打ち抜き装置に搭載するダイスの他の例を示す断面図
である。
用打ち抜き装置に搭載するダイスの他の例を示す断面図
である。
【図７】本発明の一実施形態に係る電子部品実装用基板
用打ち抜き装置に搭載するダイスの他の例を示す断面図
である。
用打ち抜き装置に搭載するダイスの他の例を示す断面図
である。
【図８】本発明の一実施形態に係る電子部品実装用基板
用打ち抜き装置によって製造された電子部品実装用基板
の他の例を示す概略平面図である。
用打ち抜き装置によって製造された電子部品実装用基板
の他の例を示す概略平面図である。
【図９】本発明の他の実施形態に係る電子部品実装用基
板用打ち抜き装置を示す概略断面図である。
板用打ち抜き装置を示す概略断面図である。
１０ 電子部品実装用基板
１１ 絶縁基材
１２ 配線パターン
１３ デバイス側接続端子
１４ 外部接続端子
１５Ａ〜１５Ｃ スリット
１９ 接着剤層
２０ 保護フィルム
３０ ＩＣ（電子部品）
３１ ボンディングワイヤ
３３ 封止樹脂
４０ ポンチ
４１ （第１の）刃
４２ （第２の）刃
５０ ダイス
５１ スリット形成孔
６１，６２ 曲折部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｙ
Ｆターム(参考） 5F067 AA01 AB04 BE10 CC03 CC08
DA05 DA11
Claims (10)
- 【請求項１】 フィルム状の絶縁基材と、この絶縁基材
の表面に設けられた配線パターンとを少なくとも具備
し、当該絶縁基材の裏面には電子部品搭載用の接着剤層
及び該接着剤層に貼着された保護フィルムが積層された
電子部品実装用基板にワイヤボンディング用のスリット
をダイスとポンチを用いて形成する電子部品実装用基板
の打ち抜き方法において、 前記ダイスの前記スリットを形成するためのスリット形
成孔の開口縁部の少なくとも相対向する二辺が、少なく
とも一つの曲折部を有することを特徴とする電子部品実
装用基板の打ち抜き方法。 - 【請求項２】 請求項１において、前記曲折部が、短辺
の略中央部に設けられていることを特徴とする電子部品
実装用基板の打ち抜き方法。 - 【請求項３】 請求項１又は２において、前記スリット
形成孔の開口縁部の長辺が、複数の曲折部を有すること
を特徴とする電子部品実装用基板の打ち抜き方法。 - 【請求項４】 請求項３において、前記長辺が、連続す
る複数の曲折部により波状となっていることを特徴とす
る電子部品実装用基板の打ち抜き方法。 - 【請求項５】 請求項１〜４の何れかにおいて、前記ポ
ンチが、打ち抜き先端の第１の刃の打ち抜き方向後方
に、第２の刃を有することを特徴とする電子部品実装用
基板の打ち抜き方法。 - 【請求項６】 フィルム状の絶縁基材と、この絶縁基材
の表面に設けられた配線パターンとを少なくとも具備
し、当該絶縁基材の裏面には電子部品搭載用の接着剤層
及び該接着剤層に貼着された保護フィルムが積層された
電子部品実装用基板にワイヤボンディング用のスリット
を形成する電子部品実装用基板用打ち抜き装置におい
て、 ポンチを受けるダイスの前記スリットを形成するための
スリット形成孔の開口縁部の少なくとも相対向する二辺
が、少なくとも一つの曲折部を有することを特徴とする
電子部品実装用基板用打ち抜き装置。 - 【請求項７】 請求項６において、前記曲折部が、短辺
の略中央部にあることを特徴とする電子部品実装用基板
用打ち抜き装置。 - 【請求項８】 請求項６又は７において、前記スリット
形成孔の開口縁部の長辺が、複数の曲折部を有すること
を特徴とする電子部品実装用基板用打ち抜き装置。 - 【請求項９】 請求項８において、前記長辺が、連続す
る複数の曲折部により波状となっていることを特徴とす
る電子部品実装用基板用打ち抜き装置。 - 【請求項１０】 請求項６〜９の何れかにおいて、前記
ポンチが、打ち抜き先端の第１の刃の打ち抜き方向後方
に、第２の刃を有することを特徴とする電子部品実装用
基板用打ち抜き装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239644A JP2003051655A (ja) | 2001-08-07 | 2001-08-07 | 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239644A JP2003051655A (ja) | 2001-08-07 | 2001-08-07 | 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051655A true JP2003051655A (ja) | 2003-02-21 |
Family
ID=19070363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001239644A Pending JP2003051655A (ja) | 2001-08-07 | 2001-08-07 | 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003051655A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006231449A (ja) * | 2005-02-24 | 2006-09-07 | Toppan Printing Co Ltd | 打抜き型 |
| JP2006281323A (ja) * | 2005-03-31 | 2006-10-19 | Motoronikusu:Kk | バリの発生を防止するパンチ |
| JP2007208205A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法及びこれに用いる打抜き加工用金型 |
| JP2007208206A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法 |
| JP2007208204A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法 |
| JP2008034568A (ja) * | 2006-07-27 | 2008-02-14 | Nippon Mektron Ltd | プリント配線板およびその製造方法 |
| JP2008171954A (ja) * | 2007-01-10 | 2008-07-24 | Ibiden Engineering Kk | プリント配線板の製造方法 |
-
2001
- 2001-08-07 JP JP2001239644A patent/JP2003051655A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006231449A (ja) * | 2005-02-24 | 2006-09-07 | Toppan Printing Co Ltd | 打抜き型 |
| JP2006281323A (ja) * | 2005-03-31 | 2006-10-19 | Motoronikusu:Kk | バリの発生を防止するパンチ |
| JP2007208205A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法及びこれに用いる打抜き加工用金型 |
| JP2007208206A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法 |
| JP2007208204A (ja) * | 2006-02-06 | 2007-08-16 | Ibiden Engineering Kk | プリント配線板の製造方法 |
| JP2008034568A (ja) * | 2006-07-27 | 2008-02-14 | Nippon Mektron Ltd | プリント配線板およびその製造方法 |
| JP2008171954A (ja) * | 2007-01-10 | 2008-07-24 | Ibiden Engineering Kk | プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4541763B2 (ja) | 回路基板の製造方法 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP2003068804A (ja) | 電子部品実装用基板 | |
| JP3750113B2 (ja) | 電子部品実装用フィルムキャリアテープ及びその製造方法 | |
| EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2003051655A (ja) | 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 | |
| JP3726961B2 (ja) | Ｃｏｆフィルムキャリアテープ及びその製造方法 | |
| JP2003059979A (ja) | 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ | |
| JP3932247B2 (ja) | 電子部品実装用基板の製造方法 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP3827201B2 (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| JP4954685B2 (ja) | フレキシブルプリント回路板、およびその製造方法 | |
| JP2003037215A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| JP2000058701A (ja) | 補強部付キャリアテープおよびこれを用いた半導体装置 | |
| JP3604348B2 (ja) | 電子部品実装用基板の反り低減方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP2004031685A (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| JP3936060B2 (ja) | グリッドアレイの製造方法 | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 | |
| JP3909740B2 (ja) | 電子部品実装用基板の反り低減方法 | |
| JP3687669B2 (ja) | 電子部品実装用フィルムキャリアテープおよびソルダーレジスト塗布用スクリーンマスク | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JP2002246425A (ja) | 電子部品実装用フィルムキャリアテープ及びそのメッキ方法 | |
| JP2000269389A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080123 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080521 |