CN117594553B - 晶圆级封装结构和晶圆级封装方法 - Google Patents
晶圆级封装结构和晶圆级封装方法 Download PDFInfo
- Publication number
- CN117594553B CN117594553B CN202410077810.0A CN202410077810A CN117594553B CN 117594553 B CN117594553 B CN 117594553B CN 202410077810 A CN202410077810 A CN 202410077810A CN 117594553 B CN117594553 B CN 117594553B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- hole
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 211
- 239000011241 protective layer Substances 0.000 claims abstract description 75
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 230000003071 parasitic effect Effects 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 230000026683 transduction Effects 0.000 description 1
- 238000010361 transduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供的一种晶圆级封装结构和晶圆级封装方法，涉及半导体封装技术领域。该晶圆级封装结构包括晶圆、绝缘层、导电层、保护层和焊球，晶圆上设有电极，绝缘层覆盖在晶圆设有电极的一侧表面；绝缘层上开设有用于露出电极的通孔。导电层设于通孔中，且导电层和电极电连接。保护层覆盖在导电层远离电极的一侧。焊球与保护层电连接。这样设置，可以减少电迁移现象，提高结构可靠性。
Description
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种晶圆级封装结构和晶圆级封装方法。
背景技术
焊点的电子迁移现象表示电流流经导体（如焊点的互连线）时原子的运动，当电流引起原子向焊点阳极一侧迁移时，焊点阴极一侧会出现晶格空隙，晶格空隙不断累积形成空洞，这种空洞缺陷不断增长最终会导致焊点失效。
目前封装的趋势是不断小型化，而缩小体积，会使得电子芯片和器件的电流密度增加。当器件电流密度增加时，通过电流产生的电阻性发热也会增加，从而影响器件和互连/封装结构，焊点发生电子迁移现象也更加明显，最终由电子迁移和热迁移引起焊点失效。
发明内容
本发明的目的包括，例如，提供了一种晶圆级封装结构和晶圆级封装方法，其能够减少电子迁移现象，提高结构可靠性。
本发明的实施例可以这样实现：
第一方面，本发明提供一种晶圆级封装结构，包括：
晶圆，所述晶圆上设有电极；
绝缘层，所述绝缘层覆盖在所述晶圆设有所述电极的一侧表面；所述绝缘层上开设有用于露出所述电极的通孔；
导电层，所述导电层设于所述通孔中，且所述导电层和所述电极电连接；
保护层，所述保护层覆盖在所述导电层远离所述电极的一侧；
焊球，所述焊球与所述保护层电连接。
在可选的实施方式中，所述导电层包括主体和头部；
所述主体设于所述通孔内，所述主体和所述电极电连接；
所述头部连接在所述主体远离所述电极的一端，所述头部高出所述绝缘层远离所述晶圆的一侧表面；
所述保护层覆盖所述导电层的头部。
在可选的实施方式中，所述头部的截面积大于所述主体的截面积，且所述头部的截面积大于所述通孔的截面积，以使所述头部的边缘搭接于所述绝缘层远离所述晶圆的一侧表面；
所述头部具有相互连接的顶面和侧面，所述顶面和所述侧面分别设有所述保护层。
在可选的实施方式中，所述绝缘层包括第一绝缘层和第二绝缘层，所述晶圆上设有叉指换能器；所述通孔包括第一通孔、第二通孔和第三通孔；
所述第一绝缘层覆盖在所述晶圆的表面，且所述第一绝缘层开设有第一通孔和第二通孔，所述第一通孔与所述电极对应设置；所述第二通孔和所述叉指换能器对应设置；
所述第二绝缘层覆盖在所述第一绝缘层表面，所述第二绝缘层开设有第三通孔，所述第三通孔与所述电极对应设置，且与所述第一通孔连通；所述第二绝缘层覆盖所述第二通孔，所述叉指换能器位于所述晶圆、所述第一绝缘层和所述第二绝缘层共同围成的密封空腔中；
所述导电层设于所述第一通孔和所述第三通孔中。
在可选的实施方式中，所述绝缘层上开设有通槽，所述通槽用于露出所述晶圆的切割道。
在可选的实施方式中，还包括布线层，所述保护层包括第一保护层和第二保护层；所述第一保护层设于所述导电层上；
所述布线层与所述第一保护层电连接，所述第二保护层覆盖在所述布线层远离所述导电层的一侧。
在可选的实施方式中，所述晶圆级封装结构还包括导电凸块，所述保护层还包括第三保护层，所述导电凸块的一端与所述布线层电连接，另一端与所述焊球电连接；
所述第三保护层覆盖在所述导电凸块远离所述布线层的一侧。
在可选的实施方式中，所述导电凸块包括凸设于所述绝缘层表面的头部，所述头部具有相互连接的顶面和侧面，所述第三保护层同时覆盖所述顶面和所述侧面。
在可选的实施方式中，所述保护层的材料包括镍、钯、金、钨和钛中的至少一种或多种。
第二方面，本发明提供一种晶圆级封装方法，包括：
提供一晶圆；其中，所述晶圆上设有与电极电连接的导电层；
在所述导电层远离所述电极的一侧覆盖保护层，其中，所述保护层与所述导电层电连接；
在所述保护层上设布线层或焊球。
本发明实施例的有益效果包括，例如：
本发明实施例提供的晶圆级封装结构和晶圆级封装方法，通过在导电层的上方设置保护层，保护层对导电层进行覆盖隔离，可以减少电子迁移现象的发生，从而提高结构的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的晶圆级封装结构的一种示意图；
图2为本发明实施例提供的晶圆级封装结构中导电层和保护层的结构示意图；
图3为本发明实施例提供的晶圆级封装结构的另一种结构示意图；
图4为本发明实施例提供的晶圆级封装结构的一种制程示意图。
图标：100-晶圆级封装结构；101-晶圆；102-电极；103-叉指换能器；104-绝缘层；108-导电层；1081-主体；1083-头部；1085-顶面；1087-侧面；109-保护层；110-焊球；121-第一通孔；122-第二通孔；123-第三通孔；124-通槽；105-第一绝缘层；106-第二绝缘层；1091-第一保护层；1092-第二保护层；1093-第三保护层；130-布线层；140-导电凸块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1，本实施例提供了一种晶圆级封装结构100，包括晶圆101、绝缘层104、导电层108、保护层109和焊球110，晶圆101上设有电极102，绝缘层104覆盖在晶圆101设有电极102的一侧表面；绝缘层104上开设有用于露出电极102的通孔。导电层108设于通孔中，且导电层108和电极102电连接。保护层109覆盖在导电层108远离电极102的一侧。焊球110与保护层109电连接。这样设置，通过在导电层108的上方设置保护层109，保护层109对导电层108进行覆盖保护隔离，可以减少电子迁移现象的发生，从而提高结构的可靠性。
结合图2，可选的，导电层108包括主体1081和头部1083。主体1081设于绝缘层104的通孔内，主体1081和电极102电连接；头部1083连接在主体1081远离电极102的一端，头部1083高出绝缘层104远离晶圆101的一侧表面。保护层109覆盖导电层108的头部1083。
可选的，头部1083的截面积大于主体1081的截面积，且头部1083的截面积大于通孔的截面积，以使头部1083的边缘搭接于绝缘层104远离晶圆101的一侧表面。可以理解，通孔在晶圆101表面的投影为第一区域，主体1081在晶圆101表面的投影为第二区域，头部1083在晶圆101表面的投影为第三区域，第二区域完全位于第一区域内，第一区域完全位于第三区域内。这样设置，头部1083可以将通孔完全封堵，且头部1083部分搭接于绝缘层104表面，提高导电层108和绝缘层104之间的结合力，提升结构可靠性。
头部1083具有相互连接的顶面1085和侧面1087，顶面1085和侧面1087分别设有保护层109。即保护层109完全包裹头部1083的顶面1085和侧面1087，这样包裹性更好，隔离效果更好，有效减少电子迁移现象的发生，进而提升封装结构的可靠性。
需要说明的是，头部1083高出绝缘层104的距离为A，头部1083搭接在绝缘层104上的宽度为B，A、B分别大于1微米。保护层109可以采用电镀、化镀、旋涂、喷涂、层压、沉积或贴装等方式形成在导电层108的表面，这里不作具体限定。
本实施例中，以滤波器的封装结构为例，即晶圆101设计为声表面波滤波器芯片。声表面波滤波器利用压电材料上的声表面波的激发、传播与接收完成其滤波特性。声表面波波长在100μm～2nm的范围，是一种对其传播表面非常敏感的机械波。为了让声波元件中的声表面波在无干扰的情况下传播，封装中的芯片表面上方要有一个密封空腔。
可选的，绝缘层104包括第一绝缘层105和第二绝缘层106，晶圆101上设有叉指换能器103，用于实现声-电换能。叉指换能器103与电极102间隔设置。本实施例中，电极102至少包括两个，一个作为正极，一个作为负极。通孔包括第一通孔121、第二通孔122和第三通孔123。
第一绝缘层105覆盖在晶圆101的表面，且第一绝缘层105开设有第一通孔121和第二通孔122，第一通孔121与电极102对应设置；第二通孔122和叉指换能器103对应设置。其中，第一通孔121的截面积小于电极102的上表面面积，第二通孔122的截面积大于叉指换能器103的上表面面积。
第二绝缘层106覆盖在第一绝缘层105表面，第二绝缘层106开设有第三通孔123，第三通孔123与电极102对应设置，且与第一通孔121连通；第二绝缘层106覆盖第二通孔122，叉指换能器103位于晶圆101、第一绝缘层105和第二绝缘层106共同围成的密封空腔中。可选地，第三通孔123的截面尺寸和第一通孔121的截面尺寸相同，且第一通孔121和第三通孔123在晶圆101表面的投影区域完全重叠，这样，导电层108设于第一通孔121和第三通孔123共同形成的空腔中，便于导电层108的设置。需要说明的是，导电层108可以采用电镀、化镀、旋涂、喷涂、层压、沉积或贴装等方式形成，这里不作具体限定。导电层108包括但不限于采用金属或石墨烯等导电材质。
可选的，第二通孔122的截面呈矩形或者多个矩形拼接成的形状，当然也可以根据实际需要设计为其他形状，只要能实现叉指换能器103最终位于密封空腔中即可。相应地，第一通孔121和第三通孔123的截面形状包括但不限于呈矩形、圆形、椭圆、梯形或其它任意形状，这里不作具体限定。
可选的，绝缘层104上开设有通槽124，通槽124用于露出晶圆101的切割道。在封装结束后，沿切割道切割，可将整个封装结构切割分离成单颗产品，如切割成单颗芯片。本实施例中，第一绝缘层105和第二绝缘层106上分别设有位置对应的通槽124，以露出晶圆101表面的切割道。可选地，通槽124包括围绕芯片一周设置的槽，用于对应露出芯片一周的切割道，以便后续分离为单颗芯片。通过设置通槽124，方便后续的切割定位，定位精度更高。同时，也有效削弱了在后续工艺过程中产生的收缩差异，从而避免封装后的滤波器产生翘曲现象，以及可防止切割后两层绝缘层104分层的现象。
根据实际情况，在一些实施方式中，直接在保护层109上制作焊球110，即完成封装工艺。
需要说明的是，在通孔内壁以及电极102的上表面还可以设置金属种子层，可以提高电极102和导电层108之间的结合力，以及提升绝缘层104和导电层108之间的结合力，提高结构可靠性和电性连接的稳定性。
结合图3，可选的，在其它一些实施方式中，晶圆级封装结构100还包括布线层130和导电凸块140，保护层109包括第一保护层1091、第二保护层1092和第三保护层1093；第一保护层1091设于导电层108上。导电层108和晶圆101的电极102连接。布线层130与第一保护层1091电连接，第二保护层1092覆盖在布线层130远离导电层108的一侧。导电凸块140的一端与布线层130电连接，另一端与焊球110电连接。第三保护层1093覆盖在导电凸块140远离布线层130的一侧。需要说明的是，布线层130可以是RDL重构线路。布线层130的层数可以是一层、两层、三层或更多层，每层布线层130上均可设置第二保护层1092，以将各个布线层130之间相对隔开，减少电子迁移现象。需要说明的是，不同布线层130之间还可能存在电势差，产生寄生电流、寄生电容等效应，通过第二保护层1092的保护隔离作用，在减少电迁移的同时，还能降低寄生电流、寄生电容等的影响，减少布线层130之间信号传输的干扰。并且还有利于提高各层级结构之间的结合力，防止结构分层。
需要说明的是，在沿封装结构的高度方向上，导电层108、布线层130、导电凸块140之间，除了互连线电连接端外，其它地方都是通过绝缘层104绝缘隔离的。导电凸块140用于设置焊球110，导电凸块140的结构与导电层108的结构相似。导电凸块140包括凸设于绝缘层104表面的头部1083，头部1083具有相互连接的顶面1085和侧面1087，第三保护层1093同时覆盖顶面1085和侧面1087。这样，第三保护层1093可以更好地保护导电凸块140，减轻电迁移现象，提高可靠性。
保护层109的材料包括镍、钯、锡、铝、金、钨和钛中的至少一种或多种，这里的保护层109包括但不限于第一、第二、第三保护层1093。
此外，在设置每层布线层130之前，也可以先在绝缘层104上设置金属种子层，再在金属种子层上设置布线层130，以提高布线层130和绝缘层104之间的结合力，防止结构分层，以及提升相邻布线层130之间的电性连接稳定性和可靠性。
本发明实施例还提供一种晶圆级封装方法，提供一晶圆101；其中，晶圆101上设有与电极102电连接的导电层108。在导电层108远离电极102的一侧覆盖保护层109，其中，保护层109与导电层108电连接。可选地，在保护层109上设布线层130或焊球110。
结合图4，可选地，以制作滤波器封装结构为例，其制程大致如下：
步骤S1：在晶圆101表面铺设第一绝缘层105。其中，第一绝缘层105开设有露出电极102的第一通孔121，第一绝缘层105开设有露出叉指换能器103的第二通孔122，以及第一绝缘层105开设有露出切割道的通槽124。可选地，第一绝缘层105通过半导体旋转涂布、喷涂技术或层压技术设置在晶圆101表面上，具体采用何种设置方式，根据实际工况决定，在此并不做任何限制。在本实施例中，第一绝缘层105包括光敏有机绝缘涂层。
步骤S2：在第一绝缘层105表面铺设第二绝缘层106。其中，第二绝缘层106开设有露出电极102的第三通孔123，第三通孔123和第一通孔121相对设置并连通。以及第二绝缘层106开设有露出切割道的通槽124，第一绝缘层105和第二绝缘层106上的通槽124对应且连通。第二绝缘层106还用于覆盖第二通孔122，以使叉指换能器103位于密封空腔中。
可选地，第二绝缘层106通过半导体旋转涂布、喷涂技术或层压技术设置在第一绝缘层105的表面上，具体采用何种设置方式，根据实际工况决定，在此并不做任何限制。在本实施例中，第二绝缘层106包括光敏有机绝缘涂层。
步骤S3：在第一通孔121和第三通孔123形成的空腔中填充导电层108。其中，导电层108和电极102电连接。导电层108的设置方式有多种。可选地，在第二层绝缘层104的表面进行PVD（Physical Vapor Deposition，物理气相沉积）溅射，形成金属种子层。该金属种子层会溅射在整个第二绝缘层106的表面，以及第一通孔121、第三通孔123和通槽124内壁和电极102表面，然后使用光刻工艺在金属种子层表面除填充导电层108的位置外全部用光阻层保护；在第一通孔121和第三通孔123中进行金属填充工艺，最后采用刻蚀工艺将光阻层以及光阻层覆盖的金属种子层全部去除，最终形成导电层108，导电层108的头部1083高于第二层绝缘层104表面1um以上。
当然，也可以采用其他现有的成型方式制备导电层108，这里不作具体限定。
步骤S4：在导电层108的头部1083覆盖保护层109，保护层109分别覆盖在头部1083的顶面1085和侧面1087。可选地，采用化镀或电镀等工艺制备保护层109，保护层109的材质包括但不限于NiAu、NiPdAu等成分。保护层109的厚度大于等于0.1微米，具体厚度可根据实际情况而定。保护层109可减轻后续出现电迁移问题。
步骤S5：制备焊球110。利用印刷、植球、电镀或烧结等工艺在暴露的保护层109上制作微凸点，形成焊球110。为后续封装做准备，凸点高度大于5um。最后沿切割道分切为单颗产品。
综上所述，本发明实施例提供的晶圆级封装结构100和晶圆级封装方法，具有以下几个方面的有益效果，包括：
本发明实施例提供的晶圆级封装结构100和晶圆级封装方法，通过在导电层108的上方设置保护层109，保护层109对导电层108进行覆盖隔离，可以减少电子迁移现象的发生，从而提高结构的可靠性。该封装结构不仅适用于滤波器结构中，也适用于存储芯片、射频芯片或其它任意类型芯片的封装中。既能在凸点处设置保护层109，提高凸点处的可靠性，也能在布线层130上设置保护层109，提高布线层130和绝缘层104的结合力，防止布线层130的电迁移，以及降低布线层130之间的寄生电流等影响，降低布线层130之间的相互干扰。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种晶圆级封装结构，其特征在于，包括：
晶圆（101），所述晶圆（101）上设有电极（102）；
绝缘层（104），所述绝缘层（104）覆盖在所述晶圆（101）设有所述电极（102）的一侧表面；所述绝缘层（104）上开设有用于露出所述电极（102）的通孔；
导电层（108），所述导电层（108）设于所述通孔中，且所述导电层（108）和所述电极（102）电连接；所述导电层（108）包括主体（1081）和头部（1083）；所述头部（1083）的截面积大于所述主体（1081）的截面积；所述主体（1081）设于所述通孔内，所述主体（1081）和所述电极（102）电连接；所述头部（1083）连接在所述主体（1081）远离所述电极（102）的一端，所述头部（1083）高出所述绝缘层（104）远离所述晶圆（101）的一侧表面；
保护层（109），所述保护层（109）覆盖在所述导电层（108）远离所述电极（102）的一侧；
还包括布线层（130），所述保护层（109）包括第一保护层（1091）、第二保护层（1092）和第三保护层（1093）；所述第一保护层（1091）设于所述导电层（108）的头部（1083）上；
所述布线层（130）与所述第一保护层（1091）电连接，所述第二保护层（1092）覆盖在所述布线层（130）远离所述导电层（108）的一侧；
焊球（110），所述焊球（110）与所述第三保护层（1093）电连接；
所述晶圆级封装结构还包括导电凸块（140），所述导电凸块（140）的一端与所述布线层（130）电连接，另一端与所述焊球（110）电连接；
所述第三保护层（1093）覆盖在所述导电凸块（140）远离所述布线层（130）的一侧；
所述导电凸块（140）包括凸设于所述绝缘层（104）表面的头部（1083），所述头部（1083）具有相互连接的顶面（1085）和侧面（1087），所述第三保护层（1093）同时覆盖所述顶面（1085）和所述侧面（1087）；
第一保护层（1091）、第二保护层（1092）和第三保护层（1093）在减少电迁移的同时，还能降低寄生电流、寄生电容的影响，减少布线层（130）之间信号传输的干扰。
2.根据权利要求1所述的晶圆级封装结构，其特征在于，所述头部（1083）的截面积大于所述通孔的截面积，以使所述头部（1083）的边缘搭接于所述绝缘层（104）远离所述晶圆（101）的一侧表面；
所述头部（1083）具有相互连接的顶面（1085）和侧面（1087），所述顶面（1085）和所述侧面（1087）分别设有所述保护层（109）。
3.根据权利要求1所述的晶圆级封装结构，其特征在于，所述绝缘层（104）包括第一绝缘层（105）和第二绝缘层（106），所述晶圆（101）上设有叉指换能器（103）；所述通孔包括第一通孔（121）、第二通孔（122）和第三通孔（123）；
所述第一绝缘层（105）覆盖在所述晶圆（101）的表面，且所述第一绝缘层（105）开设有第一通孔（121）和第二通孔（122），所述第一通孔（121）与所述电极（102）对应设置；所述第二通孔（122）和所述叉指换能器（103）对应设置；
所述第二绝缘层（106）覆盖在所述第一绝缘层（105）表面，所述第二绝缘层（106）开设有第三通孔（123），所述第三通孔（123）与所述电极（102）对应设置，且与所述第一通孔（121）连通；所述第二绝缘层（106）覆盖所述第二通孔（122），所述叉指换能器（103）位于所述晶圆（101）、所述第一绝缘层（105）和所述第二绝缘层（106）共同围成的密封空腔中；
所述导电层（108）设于所述第一通孔（121）和所述第三通孔（123）中。
4.根据权利要求1所述的晶圆级封装结构，其特征在于，所述绝缘层（104）上开设有通槽（124），所述通槽（124）用于露出所述晶圆（101）的切割道。
5.根据权利要求1至4中任一项所述的晶圆级封装结构，其特征在于，所述保护层（109）的材料包括镍、钯、金、钨和钛中的至少一种或多种。
6.一种晶圆级封装方法，用于制备如权1至5中任一项所述的晶圆级封装结构，其特征在于，包括：
提供一晶圆（101）；其中，所述晶圆（101）上设有与电极（102）电连接的导电层（108）；
在所述导电层（108）远离所述电极（102）的一侧覆盖保护层（109），其中，所述保护层（109）与所述导电层（108）电连接；
在所述保护层（109）上设布线层（130）或焊球（110）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410077810.0A CN117594553B (zh) | 2024-01-19 | 2024-01-19 | 晶圆级封装结构和晶圆级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410077810.0A CN117594553B (zh) | 2024-01-19 | 2024-01-19 | 晶圆级封装结构和晶圆级封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117594553A CN117594553A (zh) | 2024-02-23 |
| CN117594553B true CN117594553B (zh) | 2024-04-09 |
Family
ID=89920520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410077810.0A Active CN117594553B (zh) | 2024-01-19 | 2024-01-19 | 晶圆级封装结构和晶圆级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117594553B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200837918A (en) * | 2007-03-15 | 2008-09-16 | Phoenix Prec Technology Corp | Surface structure of package substrate and method for manufacturing the same |
| TW200901419A (en) * | 2007-06-26 | 2009-01-01 | Phoenix Prec Technology Corp | Packaging substrate surface structure and method for fabricating the same |
| CN216288383U (zh) * | 2021-11-24 | 2022-04-12 | 苏州科阳半导体有限公司 | 一种半导体芯片的封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6543559B2 (ja) * | 2015-11-18 | 2019-07-10 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
-
2024
- 2024-01-19 CN CN202410077810.0A patent/CN117594553B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200837918A (en) * | 2007-03-15 | 2008-09-16 | Phoenix Prec Technology Corp | Surface structure of package substrate and method for manufacturing the same |
| TW200901419A (en) * | 2007-06-26 | 2009-01-01 | Phoenix Prec Technology Corp | Packaging substrate surface structure and method for fabricating the same |
| CN216288383U (zh) * | 2021-11-24 | 2022-04-12 | 苏州科阳半导体有限公司 | 一种半导体芯片的封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117594553A (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213606B1 (ko) | 반도체장치 및 그 본딩패드구조 | |
| JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
| KR100637287B1 (ko) | 반도체장치의 제조방법과 이것을 사용한 전자기기 | |
| JP6873908B2 (ja) | 高集積密度を有するｍｅｍｓ部品 | |
| CN103178032B (zh) | 使用穿透硅通道的半导体封装方法 | |
| US20040157410A1 (en) | Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module | |
| US9349673B2 (en) | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus | |
| KR100315030B1 (ko) | 반도체패키지의제조방법 | |
| US6642615B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008305897A (ja) | 半導体装置およびその製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP5423572B2 (ja) | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 | |
| JP2002043502A (ja) | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 | |
| KR101139650B1 (ko) | 배선 기판, 그 제조 방법, 및 반도체 장치 | |
| US20240186980A1 (en) | Wafer level package and method of manufacture | |
| JP2009272490A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5703556B2 (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
| TWI643304B (zh) | 具貫穿接點的構件及其製造方法 | |
| US9065420B2 (en) | Fabrication method of acoustic wave device | |
| CN117594553B (zh) | 晶圆级封装结构和晶圆级封装方法 | |
| JP2006295109A (ja) | 半導体装置とその製造方法 | |
| JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 | |
| US10651374B2 (en) | Semiconductor device, and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |