KR102086775B1 - 데이터 신호 충실도를 향상시키는 메모리 모듈 - Google Patents

Abstract

본 발명은 데이터 신호 충실도를 향상시키는 메모리 모듈에 대하여 개시된다. 메모리 모듈는 인쇄 회로 기판에 배치되는 메모리 칩들, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩들에 대응적으로 연결되는 데이터 버퍼들, 그리고 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 배치되고 데이터 버퍼에 대응적으로 연결되는 저항부들을 포함한다. 저항부의 제1 단자는 인쇄 회로 기판의 커넥팅 단자에 연결되고, 제2 단자는 인쇄 회로 기판을 관통하는 제1 비아 홀을 통해 데이터 버퍼의 입력 단자에 연결된다. 데이터 버퍼의 출력 단자는 제2 비아 홀을 통해 인쇄 회로 기판의 내부 층에 형성된 신호 라인을 통하여 메모리 칩과 연결된다. 데이터 버퍼의 입력 단자는 메모리 칩에 인접하게 배치되고, 데이터 버퍼의 출력 단자는 커넥팅 단자에 인접하게 배치된다.

Description

데이터 신호 충실도를 향상시키는 메모리 모듈 {Memory module improving data signal integrity}

본 발명은 데이터 처리 시스템에 채용되는 메모리 모듈 등과 같은 반도체 모듈에 관한 것으로, 특히 메모리 모듈에 저항부를 장착하여 높은 데이터 레이트 동작 시 데이터 신호 충실도를 향상시키는 것에 관한 것이다.

개인용 컴퓨터(Personal Computer: PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 또는 통신 시스템 등과 같은 데이터 처리 시스템에서 모듈 형태의 메모리가 데이터 저장용 메모리로서 채용되고 있다. 데이터 처리 시스템의 환경은 고용량, 고집적, 고성능 및 소형화되고 있다. 멀티미디어 데이터의 고속 처리 요구에 따라, 데이터 처리 시스템은 높은 데이터 레이트 동작이 요구된다. 데이터 레이트가 높아질수록 크로스 토크 발생, 신호 왜곡, 또는 노이즈 발생으로 인해 메모리 모듈의 성능이 저하될 수 있다. 데이터 처리 시스템의 성능 향상을 위하여, 높은 데이터 레이트 동작 시 데이터 신호 충실도를 향상시키는 메모리 모듈이 요구된다.

본 발명이 이루고자 하는 기술적 과제는, 저항부와 데이터 버퍼를 장착하는 메모리 모듈을 제공하는 데 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일면에 따른 메모리 모듈은, 커넥팅 단자를 갖는 인쇄 회로 기판. 인쇄 회로 기판에 배치되는 제1 메모리 칩들, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩들에 대응적으로 연결되는 데이터 버퍼들, 그리고 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 배치되고 데이터 버퍼에 대응적으로 연결되는 저항부들을 포함한다.

본 발명의 실시예들에 따라, 메모리 모듈은 메모리 칩으로/으로부터 데이터 입출력 신호를 전달하기 위해 커넥팅 단자, 메모리 칩에 대응되는 저항부와 데이터 버퍼, 그리고 메모리 칩의 전기적 연결 패드로 연결되는 신호 라인을 더 포함할 수 있다.

본 발명의 실시예들에 따라, 신호 라인은 인쇄 회로 기판의 커넥팅 단자 중 데이터 탭 핀과 저항부 사이에 연결되는 제1 배선, 저항부와 데이터 버퍼 사이에 연결되며 인쇄 회로 기판을 관통하는 제2 배선, 그리고 데이터 버퍼와 메모리 칩의 전기적 연결 패드 사이에 연결되는 제3 배선을 포함할 수 있다.

본 발명의 실시예들에서, 인쇄 회로 기판이 멀티 층으로 이루어진 경우에 제3 배선은 비아 홀을 통해 내부 층들 중 어느 한 층에 형성될 수 있다.

본 발명의 실시예들에 따라, 메모리 모듈은 제1 메모리 칩들이 배치된 인쇄 회로 기판에 레지스터를 더 구비하고, 레지스터는 커넥팅 단자를 통해 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하여 메모리 칩들로 제공할 수 있다.

본 발명의 실시예들에 따라, 데이터 버퍼들은 인쇄 회로 기판의 제1 면의 커넥팅 단자에 인접하게 배치되고, 저항부들은 인쇄 회로 기판의 제2 면의 커넥팅 단자에 인접하게 배치될 수 있다.

본 발명의 실시예들에 따라, 메모리 모듈은 제1 메모리 칩들이 배치된 인쇄 회로 기판의 반대 면에 제1 메모리 칩들에 대응적으로 연결되는 제2 메모리 칩들을 더 포함하고, 제1 메모리 칩들과 제2 메모리 칩들은 인쇄 회로 기판의 쓰루-비아-홀 또는 블라인드-비아-홀을 통해 서로 연결될 수 있다.

본 발명의 실시예들에 따라, 메모리 모듈은 인쇄 회로 기판의 제1 면에 제1 메모리 칩들이 2 행으로 배치되고, 인쇄 회로 기판의 제2 면에 제2 메모리 칩들이 2 행으로 배치될 수 있다.

본 발명의 실시예들에 따라, 데이터 버퍼들은 인쇄 회로 기판의 제1면의 제1행의 제1 메모리 칩들과 제2 행의 제1 메모리 칩들 사이에 배치되고, 저항부들은 인쇄 회로 기판의 제2 면의 제1행의 제2 메모리 칩들과 제2 행의 제2 메모리 칩들 사이에 배치될 수 있다.

본 발명의 실시예들에 따라, 데이터 버퍼들은 인쇄 회로 기판의 제1면의 제1행의 제1 메모리 칩들과 제2 행의 제1 메모리 칩들 사이에 배치되고, 저항부들은 인쇄 회로 기판의 제2 면의 커넥팅 단자에 인접하게 배치될 수 있다.

본 발명의 실시예들에 따라, 데이터 버퍼들은 인쇄 회로 기판의 제1 면의 커넥팅 단자에 인접하게 배치되고, 저항부들은 인쇄 회로 기판의 제2 면의 제1행의 제2 메모리 칩들과 제2 행의 제2 메모리 칩들 사이에 배치될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 면에 따른 메모리 모듈은, 커넥팅 단자를 갖는 인쇄 회로 기판, 인쇄 회로 기판에 배치되는 적어도 하나의 메모리 칩, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩에 그 출력 단자가 연결되는 데이터 버퍼, 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 커넥팅 단자에 인접하게 배치되고 제1 단자는 커넥팅 단자에 연결되고 제2 단자는 인쇄 회로 기판을 관통하는 제1 비아 홀을 통해 데이터 버퍼의 입력 단자에 연결되는 저항부를 포함한다. 데이터 버퍼의 입력 단자는 메모리 칩에 인접하게 배치되고, 데이터 버퍼의 출력 단자는 커넥팅 단자에 인접하게 배치된다.

본 발명의 실시예들에서, 인쇄 회로 기판이 멀티 층으로 이루어진 경우에 데이터 버퍼는 제2 비아 홀을 통해 내부 층들 중 어느 한 층에 형성된 신호 라인을 통하여 메모리 칩과 연결될 수 있다. 신호 라인은 데이터 입출력 신호를 전달하기 위한 라인일 수 있다.

본 발명의 실시예들에 따라, 메모리 모듈은 저항부와 데이터 버퍼 사이의 데이터 입출력 신호가 통과하는 경로를 줄이고 데이터 입출력 신호에 대한 충실도를 보장할 수 있다.

상술한 본 발명의 메모리 모듈은 인쇄 회로 기판의 저항부와 데이터 버퍼를 통해 데이터 입출력 신호를 전달하므로 데이터 신호 충실도를 향상시킬 수 있다.

또한, 메모리 모듈에서 데이터 버퍼의 출력 단자가 데이터 탭 핀에 인접하게 배치되고 입력 단자는 메모리 칩에 인접하게 배치되어, 저항부와 데이터 버퍼 사이의 배선 길이를 줄임에 따라 데이터 입출력 신호의 감쇄 현상이 최소화 또는 억제된다.

그리고, 메모리 모듈은 데이터 버퍼가 배치된 인쇄 회로 기판의 반대 면에 저항부를 배치시키기 때문에, 저항부 배치에 따른 메모리 모듈 사이즈 증가는 발생되지 않는다.

도 1은 본 발명의 제1 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 2는 도 1의 메모리 모듈의 데이터 버스 배선을 설명하는 도면이다.
도 3은 본 발명의 제2 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 4는 본 발명의 제3 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 5는 본 발명의 제4 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 6은 본 발명의 제5 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 7은 본 발명의 제6 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 8은 본 발명의 제7 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 9는 본 발명의 제8 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 10은 본 발명의 제9 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 11은 본 발명의 제10 실시예에 따른 메모리 모듈을 설명하는 도면이다.
도 12는 본 발명의 실시예들에 따른 저항부와 데이터 버퍼를 장착하는 메모리 모듈을 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 메모리 칩과 버퍼 칩을 장착한 메모리 모듈을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

개인용 컴퓨터, 서버 컴퓨터, 워크스테이션, 또는 통신 시스템 등과 같은 데이터 처리 시스템에 설치되는 데이터 저장용 메모리는 메모리 칩들을 인쇄 회로 기판에 장착한 메모리 모듈 형태이다. 메모리 모듈은 데이터 처리 시스템의 소켓 커넥터에 삽입될 수 있다. 메모리 모듈의 전기 커넥터 (또는 핀)는 소켓 커넥터 내의 전기 콘택과 접속될 수 있다. 데이터 처리 시스템은 메모리 모듈의 전기 커넥터와 소켓 커넥터의 전기 콘택과 연결되는 버스를 통하여 메모리 칩들을 억세스할 수 있다.

버스는 데이터 버스와 제어 버스로 크게 구분될 수 있다. 데이터 버스는 데이터 입출력 신호(DQ) 라인을 포함하고, 제어 버스는 커맨드(CMD) 라인, 어드레스(ADDR) 라인, 클럭(CLK) 라인 중 적어도 하나를 포함할 수 있다. 데이터 버스와 제어 버스는 메모리 칩들과 연결될 수 있다. 데이터 처리 시스템의 고속 데이터 처리에 따라, 데이터 버스가 보다 높은 주파수를 달성할 것이 요구될 수 있다. 즉, 데이터 버스가 높은 데이터 레이트로 안정적으로 동작될 것이 요구될 수 있다.

데이터 레이트가 높아질수록 데이터 버스 상에 크로스 토크 발생, 신호 왜곡, 또는 노이즈 발생 등으로 인해 데이터 입출력 신호(DQ)의 신호 충실도가 나빠질 수 있다. 이에 따라, 높은 데이터 레이트 동작 시 데이터 신호 충실도를 향상시키는 메모리 모듈이 요구된다. 본 발명의 실시예들에서는 저항부와 데이터 버퍼를 장착하는 메모리 모듈을 제공하여 데이터 처리 시스템의 성능이 향상될 수 있도록 한다.

도 1은 본 발명의 제1 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 1(a)는 메모리 모듈의 제1 면을 나타내고, 도 1(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 1을 참조하면, 메모리 모듈(100)은 인쇄 회로 기판(110)의 표면층 (최상층 또는 최하층)에 장착된 메모리 칩들(121-129, 131-139), 데이터 버퍼들(141-149), 저항부들(151-159), 그리고 탭(160)을 포함한다. 메모리 모듈(100)은 LR-DIMM (Load Reduced Dual In-Line Memory Module) 일 수 있다.

메모리 칩들(121-129, 131-139)의 수는 메모리 모듈(100)의 구조와 I/O 구성(configuration)에 따라 결정될 수 있다. 예를 들어, I/Ox72 구성의 1-랭크 LR-DIMM의 경우, I/Ox4 구성의 메모리 칩 18개가 메모리 모듈에 장착될 수 있다. 또는, I/Ox8 구성의 메모리 칩 9개가 메모리 모듈에 장착될 수 있다.

본 실시예에서는 I/Ox72 구성의 1-랭크 LR-DIMM에서, I/Ox8 구성의 메모리 칩 9개가 메모리 모듈(100)에 장착되는 경우에 대하여 설명된다. 메모리 모듈(100)의 제1 면에 9개의 메모리 칩들(121-129)이 장착되고, 제2 면에9개의 메모리 칩들(131-139)이 장착되어 있다.

제1 면의 메모리 칩들(121-129) 각각은 제2 면의 메모리 칩들(131-139)과 인쇄 회로 기판(110)의 쓰루-비아-홀(Thru-Via-Hole: TVH) 또는 블라인드-비아-홀(Blind-Via-Hole: BVH)을 통해 서로 연결될 수 있다. 이러한 구조는 메모리 모듈(100)의 메모리 용량을 확장하기 위하여 사용될 수 있다. 실시예에 따라, 메모리 모듈(100)은 제1 면과 제2 면 중 어느 한 면에 9개의 메모리 칩들을 장착할 수 있다.

메모리 모듈(100)의 제1 면의 메모리 칩(121-129) 각각은 데이터 버퍼(141-149) 각각과 대응적으로 연결될 수 있다. 메모리 모듈(100)의 인쇄 회로 기판(110)이 멀티 층(multi layer)으로 이루어진 경우에, 멀티 층의 내부 층에는 메모리 칩들(121-129)의 전기적 연결 패드와 데이터 버퍼(141-149)의 전기적 연결 패드 사이를 각기 대응적으로 연결하기 위한 신호 라인들이 형성될 수 있다. 신호 라인들은 데이터 입출력 신호(DQ)를 전달하는 역할을 할 수 있다. 데이터 버퍼(141-149)는 메모리 모듈(100)로/로부터 입출력되는 데이터 입출력 신호(DQ)를 버퍼링할 수 있다.

메모리 모듈(100)의 제2 면에는 메모리 칩들(131-139)에 이격적으로 배치된 저항부들(151-159)을 포함한다. 저항부들(151-159)은 예컨대, 댐핑 저항 어레이로 이루어져 오버슛/언더슛(overshoot/undershoot)과 같은 신호 반사(signal reflection) 현상을 방지하는 역할을 할 수 있다. 저항부들(151-159)은 메모리 칩들(131-139)에 대응적으로 배치되고, 간접적으로 메모리 칩들(131-139)과 대응적으로 연결될 수 있다. 메모리 칩(131-139) 각각이 인쇄 회로 기판(110)의 제1 면의 메모리 칩(121-129) 각각과 전기적으로 연결되기 때문에, 저항부(151-159)는 메모리 칩(121-129)과도 간접적으로 연결될 수 있다. 저항부들(151-159)은 데이터 버퍼(141-149)가 배치된 인쇄 회로 기판(110)의 반대 면인 제2 면에 배치시키기 때문에, 저항부 배치에 따른 메모리 모듈(100)의 사이즈 증가는 발생되지 않는다.

인쇄 회로 기판(110)의 제1 면 및 제2 면의 에지부에는 탭(160)이 형성되어 있다. 탭(160)은 탭 핀이라고도 불리우는 커넥팅 단자를 복수로 가질 수 있다. 탭(160)에는 커맨드/어드레스 신호 입력 핀들, 노 커넥션 핀들, 그리고 데이터 입출력 신호 핀들이 할당될 수 있다. 탭(160) 중에서 데이터 입출력 신호(DQ)를 전달하기 위한 데이터 탭 핀들은 인쇄 회로 기판(110)의 제2 면의 저항부(151-159)와 연결될 수 있다. 메모리 칩(131-139)에 대응되는 저항부(151-159) 각각은 제1 면의 데이터 버퍼(141-149)와 인쇄 회로 기판(110)의 쓰루-비아-홀(Thru-Via-Hole: TVH) 또는 블라인드-비아-홀(Blind-Via-Hole: BVH)을 통해 서로 연결될 수 있다.

메모리 칩(121-129, 131-139)으로/로부터 데이터 입출력 신호(DQ)를 전달하기 위하여, 데이터 탭 핀, 메모리 칩(121-129, 131-139)에 대응되는 저항부(151-159)와 데이터 버퍼(141-149), 그리고 메모리 칩(121-129, 131-139)으로 연결되는 데이터 버스를 구현할 수 있다.

도 2는 도 1의 메모리 모듈의 데이터 버스 배선을 설명하는 도면이다. 도 2는 도 1의 메모리 모듈(100)에서 I-II 방향 단면에서의 데이터 버스 배선을 보여준다.

도 2를 참조하면, 인쇄 회로 기판(110)의 제1 면에 메모리 칩(121)과 메모리 버퍼(141)가 배치되어 있고, 제2 면에 메모리 칩(131)과 저항부(151)가 배치되어 있다. 인쇄 회로 기판(110)의 데이터 탭 핀(162)과 저항부(151) 사이에 제1 배선(202)이 형성되어 있고, 저항부(151)와 데이터 버퍼(141) 사이에는 인쇄 회로 기판(110)을 관통하는 제2 배선(204)이 형성되어 있다. 저항부(151)의 제1 단자는 제1 배선(202)에 연결되고, 저항부(151)의 제2 단자는 제2 배선(204)에 연결될 수 있다.

인쇄 회로 기판(110)의 제2 면에서 인쇄 회로 기판(110)을 관통한 제2 배선(204)은 인쇄 회로 기판(110) 제1면의 데이터 버퍼(141)의 입력 단자(IN)에 연결될 수 있다. 데이터 버퍼(141)의 출력 단자(OUT)에 연결되는 제3 배선(206)은 인쇄 회로 기판(110)의 내부 층에 레이아웃되고, 메모리 칩들(121, 131)의 데이터 입출력 신호(DQ)와 연결될 수 있다. 도면에서는 이해의 편의를 위해 제2 배선(204)과 제3 배선(206)이 하나의 단면에 표시되어 있다. 인쇄 회로 기판(110)의 제2면의 저항부(151)와 제1 면의 데이터 버퍼(141)가 위치되는 형태에 따라 제2 배선(204)과 제3 배선(206)이 전기적으로 분리되어 배치될 수 있음은 명백하다.

인쇄 회로 기판(110)의 제1 면의 데이터 버퍼(141)는 출력 단자(OUT)가 데이터 탭 핀(162)에 인접하게 배치되고, 입력 단자(IN)는 메모리 칩(121)에 인접하도록 배치될 수 있다. 이러한 배치는 데이터 버퍼(141)의 입력 단자(IN)와 저항부(151) 사이에 연결되는 제2 배선(204)의 길이를 짧게 구현할 수 있게 한다. 이에 따라, 데이터 입출력 신호(DQ)가 통과하는 경로를 줄일 수 있어, 데이터 입출력 신호(DQ)의 감쇄 현상이 일어나지 않도록 하여 송수신되는 데이터 입출력 신호(DQ)의 충실도가 높아질 수 있다.

도 3은 본 발명의 제2 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 3(a)는 메모리 모듈의 제1 면을 나타내고, 도 3(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 3을 참조하면, 메모리 모듈(300)은 도 1의 메모리 모듈(100)과 비교하여, 메모리 모듈(300) 양면에 레지스터(302, 304)를 더 포함한다는 점에서 차이가 있다. 레지스터(302, 304)는 탭(160)을 통하여 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하고 재구동하는 기능을 가질 수 있다. 레지스터(302, 304)에서 출력되는 커맨드, 어드레스, 제어 신호 및 클럭 신호는 메모리 칩들(121-129, 131-139)로 제공될 수 있다. 예컨대, 레지스터(302, 304)가 배치된 해당 면의 모든 메모리 칩들(121-129, 131-139)에 대한 공통 신호 배선을 통해 제공되거나, 각각의 메모리 칩(121-129, 131-139)에 대한 개별 신호 배선을 통해 제공되거나, 몇몇 메모리 칩(121-129, 131-139) 각각에 대한 신호 배선 각각을 통해 제공될 수 있다.

도 4는 본 발명의 제3 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 4(a)는 메모리 모듈의 제1 면을 나타내고, 도 4(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 4를 참조하면, 메모리 모듈(400)은 인쇄 회로 기판(410)의 제1 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(421, 431)과 메모리 칩(421, 431) 각각에 대응적으로 연결되는 데이터 버퍼들(441)을 포함하고, 제2 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(471, 481)과 메모리 칩(471, 481) 각각에 대응적으로 연결되는 저항부들(451)을 포함할 수 있다. 데이터 버퍼들(441)은 제1 면의 탭(460)에 인접하게 배치되고, 저항부들(451)은 제2 면의 탭(460)에 인접하게 배치될 수 있다.

본 실시예에서는 I/Ox72 구성의 1-랭크 LR-DIMM에서, I/Ox4 구성의 메모리 칩 18개가 메모리 모듈(400)에 장착되는 경우에 대하여 설명된다. 메모리 모듈(400)의 제1 면에는 제1 행의 9개의 메모리 칩들(421)과 제2 행의 9개의 메모리 칩들(431)이 장착되어 있다. 메모리 모듈(400)의 제2 면에는 제1행의 9개의 메모리 칩들(471)과 제2 행의 9개의 메모리 칩들(481)이 장착되어 있다.

제1 면의 제1행의 메모리 칩들(421) 각각은 제2 면의 제1행의 메모리 칩들(471)과 인쇄 회로 기판(410)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다. 제1 면의 제2 행의 메모리 칩들(431) 각각은 제2 면의 제2 행의 메모리 칩들(481)과 인쇄 회로 기판(410)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다. 이러한 구조는 메모리 모듈(400)의 메모리 용량을 확장하기 위하여 사용될 수 있다. 실시예에 따라, 메모리 모듈(400)은 제1 면과 제2 면 중 어느 한 면에 18개의 메모리 칩들을 장착할 수 있다.

메모리 모듈(400)의 데이버 버스 배선은, 도 2에서 설명된 바와 같이, 인쇄 회로 기판(410)의 탭 (460) 중 데이터 탭 핀과 저항부(451) 사이에 연결되는 제1 배선과, 저항부(451)와 데이터 버퍼(441)의 입력 단자 사이에 연결되며 인쇄 회로 기판(410)을 관통하는 제2 배선과, 데이터 버퍼(441)의 출력 단자(OUT)와 메모리 칩들(421, 431, 471, 481)의 데이터 입출력 신호(DQ) 사이에 연결되며 인쇄 회로 기판(410)의 내부 층에 레이아웃되는 제3 배선으로 구현될 수 있다.

도 5는 본 발명의 제4 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 5(a)는 메모리 모듈의 제1 면을 나타내고, 도 5(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 5을 참조하면, 메모리 모듈(500)은, 도 4의 메모리 모듈(400)과 비교하여, 메모리 모듈(500) 양면에 레지스터(502, 504)를 더 포함한다는 점에서 차이가 있다. 레지스터(502, 504)는 탭(460)을 통하여 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하고 재구동하는 기능을 가질 수 있다. 레지스터(502, 504)에서 출력되는 커맨드, 어드레스, 제어 신호 및 클럭 신호는 메모리 칩들(421, 431, 471, 481)로 제공될 수 있다. 예를 들어, 레지스터(502, 504)가 배치된 해당 면의 모든 메모리 칩들(421, 431, 471, 481)에 대한 공통 신호 배선을 통해 제공되거나, 각각의 메모리 칩(421, 431, 471, 481)에 대한 개별 신호 배선을 통해 제공되거나, 몇몇 메모리 칩(421, 431, 471, 481) 각각에 대한 신호 배선 각각을 통해 제공될 수 있다.

도 6은 본 발명의 제5 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 6(a)는 메모리 모듈의 제1 면을 나타내고, 도 6(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 6을 참조하면, 메모리 모듈(600)은 인쇄 회로 기판(610)의 제1 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(621, 631)과 메모리 칩(621, 631) 각각에 대응적으로 연결되는 데이터 버퍼들(641)을 포함하고, 제2 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(671, 681)과 메모리 칩(671, 681) 각각에 대응적으로 연결되는 저항부들(651)을 포함한다.

제1 면의 제1행의 메모리 칩들(621) 각각은 제2 면의 제1행의 메모리 칩들(671)과 인쇄 회로 기판(610)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다. 제1 면의 제2 행의 메모리 칩들(631) 각각은 제2 면의 제2 행의 메모리 칩들(681)과 인쇄 회로 기판(610)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다.

데이터 버퍼(641)는 제1면의 제1행의 메모리 칩들(621)과 제2 행의 메모리 칩들(631) 사이에 배치될 수 있다. 저항부(651)은 제2 면의 제1행의 메모리 칩들(671)과 제2 행의 메모리 칩들(681) 사이에 배치될 수 있다.

메모리 모듈(600)의 데이버 버스 배선은, 도 2에서 설명된 바와 같이, 인쇄 회로 기판(610)의 탭 (660) 중 데이터 탭 핀과 저항부(651) 사이에 연결되는 제1 배선과, 저항부(651)와 데이터 버퍼(641)의 입력 단자 사이에 연결되며 인쇄 회로 기판(610)을 관통하는 제2 배선과, 데이터 버퍼(641)의 출력 단자(OUT)와 메모리 칩들(621, 631, 671, 681)의 데이터 입출력 신호(DQ) 사이에 연결되며 인쇄 회로 기판(610)의 내부 층에 레이아웃되는 제3 배선으로 구현될 수 있다.

도 7은 본 발명의 제6 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 7(a)는 메모리 모듈의 제1 면을 나타내고, 도 7(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 7을 참조하면, 메모리 모듈(700)은, 도 6의 메모리 모듈(600)과 비교하여, 메모리 모듈(700) 양면에 레지스터(702, 704)를 더 포함한다는 점에서 차이가 있다. 레지스터(702, 704)는 탭(660)을 통하여 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하고 재구동하여 메모리 칩들(621, 631, 671, 681)로 제공할 수 있다.

도 8은 본 발명의 제7 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 8(a)는 메모리 모듈의 제1 면을 나타내고, 도 8(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 8을 참조하면, 메모리 모듈(800)은 인쇄 회로 기판(810)의 제1 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(821, 831)과 메모리 칩(821, 831) 각각에 대응적으로 연결되는 데이터 버퍼들(841)을 포함하고, 제2 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(871, 881)과 메모리 칩(871, 881) 각각에 대응적으로 연결되는 저항부들(851)을 포함한다.

제1 면의 제1행의 메모리 칩들(821) 각각은 제2 면의 제1행의 메모리 칩들(871)과 인쇄 회로 기판(810)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다. 제1 면의 제2 행의 메모리 칩들(831) 각각은 제2 면의 제2 행의 메모리 칩들(881)과 인쇄 회로 기판(810)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다.

데이터 버퍼(841)는 제1면의 제1행의 메모리 칩들(821)과 제2 행의 메모리 칩들(831) 사이에 배치될 수 있다. 저항부(851)은 제2 면의 탭(460)에 인접하게 배치될 수 있다.

메모리 모듈(800)의 데이버 버스 배선은, 도 2에서 설명된 바와 같이, 인쇄 회로 기판(810)의 탭 (860) 중 데이터 탭 핀과 저항부(851) 사이에 연결되는 제1 배선과, 저항부(851)와 데이터 버퍼(841)의 입력 단자 사이에 연결되며 인쇄 회로 기판(810)을 관통하는 제2 배선과, 데이터 버퍼(841)의 출력 단자(OUT)와 메모리 칩들(821, 831, 871, 881)의 데이터 입출력 신호(DQ) 사이에 연결되며 인쇄 회로 기판(810)의 내부 층에 레이아웃되는 제3 배선으로 구현될 수 있다.

도 9는 본 발명의 제8 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 9(a)는 메모리 모듈의 제1 면을 나타내고, 도 9(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 9를 참조하면, 메모리 모듈(900)은, 도 8의 메모리 모듈(800)과 비교하여, 메모리 모듈(900) 양면에 레지스터(902, 904)를 더 포함한다는 점에서 차이가 있다. 레지스터(902, 904)는 탭(860)을 통하여 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하고 재구동하여 메모리 칩들(821, 831, 871, 881)로 제공할 수 있다.

도 10은 본 발명의 제9 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 10(a)는 메모리 모듈의 제1 면을 나타내고, 도 10(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 10을 참조하면, 메모리 모듈(1000)은 인쇄 회로 기판(1010)의 제1 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(1021, 1031)과 메모리 칩(1021, 1031) 각각에 대응적으로 연결되는 데이터 버퍼들(1041)을 포함하고, 제2 면에 2 행들(rows)로 배치된 다수개의 메모리 칩들(1071, 1081)과 메모리 칩(1071, 1081) 각각에 대응적으로 연결되는 저항부들(1051)을 포함한다.

제1 면의 제1행의 메모리 칩들(1021) 각각은 제2 면의 제1행의 메모리 칩들(1071)과 인쇄 회로 기판(1010)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다. 제1 면의 제2 행의 메모리 칩들(1031) 각각은 제2 면의 제2 행의 메모리 칩들(1081)과 인쇄 회로 기판(1010)의 쓰루-비아-홀(TVH) 또는 블라인드-비아-홀(BVH)을 통해 서로 연결될 수 있다.

데이터 버퍼(1041)는 제1 면의 탭(460)에 인접하게 배치될 수 있다. 저항부(1051)은 제2 면의 제1행의 메모리 칩들(1071)과 제2 행의 메모리 칩들(1081) 사이에 배치될 수 있다.

메모리 모듈(1000)의 데이버 버스 배선은, 도 2에서 설명된 바와 같이, 인쇄 회로 기판(1010)의 탭 (1060) 중 데이터 탭 핀과 저항부(1051) 사이에 연결되는 제1 배선과, 저항부(1051)와 데이터 버퍼(1041)의 입력 단자 사이에 연결되며 인쇄 회로 기판(1010)을 관통하는 제2 배선과, 데이터 버퍼(1041)의 출력 단자(OUT)와 메모리 칩들(1021, 1031, 1071, 1081)의 데이터 입출력 신호(DQ) 사이에 연결되며 인쇄 회로 기판(1010)의 내부 층에 레이아웃되는 제3 배선으로 구현될 수 있다.

도 11은 본 발명의 제10 실시예에 따른 메모리 모듈의 평면도들을 보여준다. 도 11(a)는 메모리 모듈의 제1 면을 나타내고, 도 11(b)는 제1 면의 반대면인 제2 면을 나타낸다.

도 11을 참조하면, 메모리 모듈(1100)은, 도 10의 메모리 모듈(1000)과 비교하여, 메모리 모듈(1100) 양면에 레지스터(1102, 1104)를 더 포함한다는 점에서 차이가 있다. 레지스터(1102, 1104)는 탭(1060)을 통하여 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하고 재구동하여 메모리 칩들(1021, 1031, 1071, 1081)로 제공할 수 있다.

도 12는 본 발명의 실시예들에 따른 저항부와 데이터 버퍼를 장착하는 메모리 모듈을 모바일 시스템에 응용한 예를 나타내는 블록도이다.

도 12를 참조하면, 모바일 시스템(1200)은 어플리케이션 프로세서(1210), 통신(Connectivity)부(1220), 휘발성 메모리 장치(1230), 비휘발성 메모리 장치(1240), 사용자 인터페이스(1250) 및 파워 서플라이(1260)를 포함할 수 있다. 실시예에 따라, 모바일 시스템(1200)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation)시스템 등과 같은 임의의 모바일 시스템일 수 있다.

어플리케이션 프로세서(1210)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1210)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1210)는 듀얼 코어(Dual-Core), 퀴드 코어(Quid-Core), 헥사 코어(Hexa-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1210)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.

통신부(1220)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(1220)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1220)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GRPS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.

휘발성 메모리 장치(1230)는 어플리케이션 프로세서(1210)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 휘발성 메모리 장치(1230)는 저항부와 데이터 버퍼를 장착하는 메모리 모듈로 구현될 수 있다. 휘발성 메모리 장치(1230)는 인쇄 회로 기판에 배치되는 제1 메모리 칩들, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩들에 대응적으로 연결되는 데이터 버퍼들, 그리고 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 배치되고 데이터 버퍼에 대응적으로 연결되는 저항부들을 포함할 수 있다. 휘발성 메모리 장치(1230)는 인쇄 회로 기판에 배치되는 적어도 하나의 메모리 칩, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩에 그 출력 단자가 연결되는 데이터 버퍼, 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 커넥팅 단자에 인접하게 배치되고 제1 단자는 커넥팅 단자에 연결되고 제2 단자는 인쇄 회로 기판을 관통하는 제1 비아 홀을 통해 데이터 버퍼의 입력 단자에 연결되는 저항부를 포함할 수 있다. 데이터 버퍼의 입력 단자는 메모리 칩에 인접하게 배치되고, 데이터 버퍼의 출력 단자는 커넥팅 단자에 인접하게 배치될 수 있다.

비휘발성 메모리 장치(1240)는 모바일 시스템(1200)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(1240)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플레시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.

사용자 인터페이스(1250)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1260)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(1200)은 카메라 이미지 프로세서(Camera Image Processor; CIP)를더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.

도 13은 본 발명의 실시예들에 따른 메모리 칩과 버퍼 칩을 장착한 메모리 모듈을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

도 13을 참조하면, 컴퓨터 시스템(1300)은 프로세서(1310), 입출력 허브(1320), 입출력 컨트롤러 허브(1330), 적어도 하나의 메모리 모듈(1340) 및 그래픽 카드(1350)를 포함한다. 실시예에 따라, 컴퓨터 시스템(1300)은 개인용 컴퓨터(Personal Computer: PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal digital assistant: PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player: PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.

프로세서(1310)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1310)는 마이크로 프로세서 또는 중앙 처리 장치(Central Processing Uint: CPU) 일 수 있다. 실시예에 따라, 프로세서(1310)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1310)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코드(Hexa-Core) 등을 포함할 수 있다. 또한, 도 13에는 하나의 프로세서(1310)를 포함하는 컴퓨팅 시스템(1300)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1300)은 복수의 프로세서들을 포함할 수 있다. 또한 실시예에 따라, 프로세서(1310)는 내부 또는 외부네 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.

프로세서(1310)는 메모리 모듈(1340)의 동작을 제어하는 메모리 콘트로러(1311)를 포함할 수 있다. 프로세서(1310)에 포함된 메모리 콘트롤러(1311)는 집적 메모리 콘트롤러(Intergrated Memory Controller: IMC) 라 불릴 수 있다. 메모리 콘트롤러(1311)와 메모리 모듈(1340) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1340)이 연결될 수 있다. 실시예에 따라, 메모리 콘트롤러(1311)는 입출력 허브(1320) 내에 위치할 수 있다. 메모리 콘트롤러(1311)를 포함하는 입출력 허브(1320)는 메모리 콘트롤러 허브(memory Controller Hub: MCH)라 불릴 수 있다.

메모리 모듈(1340)은 인쇄 회로 기판에 배치되는 제1 메모리 칩들, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩들에 대응적으로 연결되는 데이터 버퍼들, 그리고 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 배치되고 데이터 버퍼에 대응적으로 연결되는 저항부들을 포함할 수 있다. 메모리 모듈(1340)은 인쇄 회로 기판에 배치되는 적어도 하나의 메모리 칩, 인쇄 회로 기판의 제1 면에 배치되고 메모리 칩에 그 출력 단자가 연결되는 데이터 버퍼, 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 커넥팅 단자에 인접하게 배치되고 제1 단자는 커넥팅 단자에 연결되고 제2 단자는 인쇄 회로 기판을 관통하는 제1 비아 홀을 통해 데이터 버퍼의 입력 단자에 연결되는 저항부를 포함할 수 있다. 데이터 버퍼의 입력 단자는 메모리 칩에 인접하게 배치되고, 데이터 버퍼의 출력 단자는 커넥팅 단자에 인접하게 배치될 수 있다.

입출력 허브(1320)는 그래픽 카드(1350)와 같은 장치들과 프로세서(1310) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1320)는 다양한 방식의 인터페이스를 통하여 프로세서(1310)에 연결될 수 있다. 예를 들어, 입출력 허브(1320)와 프로세서(1310)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lighting Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; CSI 등의 다양한 표준의 인터페이스로 연결할 수 있다. 도 13에는 하나의 입출력 허브(1320)를 포함하는 컴퓨팅 시스템(1300)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1300)은 복수의 입출력 허브들을 포함할 수 있다.

입출력 허브(1320)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1320)는 가속 그래픽 포트(Accelerated Graphics Port;AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.

그래픽 카드(1350)는 AGP 또는 PCIe를 통하여 입출력 허브(1320)와 연결될 수 있다. 그래픽 카드(1350)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽카드(1350)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(1320)는, 입출력 허브(1320)의 외부에 위치한 그래픽 카드(1350)와 함께, 또는 그래픽 카드(1350) 대신에 입출력 허브(1320)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1320)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1320)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.

입출력 컨트롤러 허브(1330)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1330)는 내부 버스를 통하여 입출력 허브(1320)와 연결될 수 있다. 예를 들어, 입출력 허브(1320)와 입출력 컨트롤러 허브(1330)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge interface; ESI), PCIe 등을 통하여 연결될 수 있다.

입출력 컨트롤러 허브(1330)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1330)는 범용 직렬 버스(Universal Serial Bus; USB)포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.

실시예에 따라, 프로세서(1310), 입출력 허브(1320) 또는 입출력 컨트롤러 허브(1330) 중 2 이상의 구성 요소들이 하나의 칩셋으로 구현될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

1. 커넥팅 단자를 갖는 인쇄 회로 기판;
   상기 인쇄 회로 기판에 배치되는 제1 메모리 칩들;
   상기 인쇄 회로 기판의 제1 면에 배치되고, 상기 제1 메모리 칩들에 대응적으로 연결되는 데이터 버퍼들;
   상기 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 배치되고, 상기 데이터 버퍼들에 대응적으로 연결되는 저항부들; 및
   상기 제1 메모리 칩들 중 하나에 대응적으로 연결되는 상기 커넥팅 단자, 상기 저항부 및 상기 데이터 버퍼와 상기 하나의 메모리 칩의 전기적 연결 패드에 연결되는 신호 라인을 포함하고,
   상기 신호 라인은,
   상기 인쇄 회로 기판의 상기 커넥팅 단자의 데이터 탭 핀과 상기 저항부 사이에 직접 연결되는 제1 배선;
   상기 인쇄 회로 기판을 관통하여 상기 저항부와 상기 데이터 버퍼의 입력 사이에 직접 연결되는 제2 배선; 및
   상기 데이터 버퍼의 출력과 상기 하나의 메모리 칩의 상기 전기적 연결 패드 사이에 직접 연결되는 제3 배선을 포함하는 것을 특징으로 하는 메모리 모듈.
2. 제1항에 있어서,
   상기 제3 배선은 상기 인쇄 회로 기판의 내부 층에 형성되는 것을 특징으로 하는 메모리 모듈.
3. 제1항에 있어서, 상기 메모리 모듈은,
   상기 제1 메모리 칩들이 배치된 상기 인쇄 회로 기판과 같은 면에 배치되는 레지스터를 더 포함하고,
   상기 레지스터는 상기 커넥팅 단자를 통해 수신되는 신호를 버퍼링하여 상기 제1 메모리 칩들로 제공하는 것을 특징으로 하는 메모리 모듈.
4. 제1항에 있어서,
   상기 데이터 버퍼들은 상기 인쇄 회로 기판의 상기 제1 면의 상기 커넥팅 단자에 인접하게 배치되고,
   상기 저항부들은 상기 인쇄 회로 기판의 상기 제2 면의 상기 커넥팅 단자에 인접하게 배치되는 것을 특징으로 하는 메모리 모듈.
5. 제1항에 있어서, 상기 메모리 모듈은,
   상기 제1 메모리 칩들이 배치된 상기 인쇄 회로 기판의 반대 면에 상기 제1 메모리 칩들에 대응적으로 연결되는 제2 메모리 칩들을 더 구비하고,
   상기 제1 메모리 칩들과 상기 제2 메모리 칩들은 상기 인쇄 회로 기판의 쓰루-비아-홀을 통해 서로 연결되는 것을 특징으로 하는 메모리 모듈.
6. 제5항에 있어서, 상기 메모리 모듈은,
   상기 인쇄 회로 기판의 상기 제1 면에 상기 제1 메모리 칩들이 2 행으로 배치되고, 상기 인쇄 회로 기판의 제2 면에 상기 제2 메모리 칩들이 2 행으로 배치되는 것을 특징으로 하는 메모리 모듈.
7. 커넥팅 단자를 갖는 인쇄 회로 기판;
   상기 인쇄 회로 기판에 배치되는 적어도 하나의 메모리 칩;
   상기 인쇄 회로 기판의 제1 면에 배치되고, 상기 메모리 칩에 그 출력 단자가 연결되는 데이터 버퍼; 및
   상기 인쇄 회로 기판의 제1 면의 반대 면인 제2 면에 상기 커넥팅 단자에 인접하게 배치되고, 제1 단자는 상기 커넥팅 단자에 연결되고, 제2 단자는 상기 인쇄 회로 기판을 관통하는 제1 비아 홀을 통해 상기 데이터 버퍼의 입력 단자에 연결되는 저항부를 구비하고,
   상기 데이터 버퍼의 입력 단자는 상기 메모리 칩에 인접하게 배치되고, 상기 데이터 버퍼의 출력 단자는 상기 커넥팅 단자에 인접하게 배치되는 것을 특징으로 하는 메모리 모듈.
8. 제7항에 있어서,
   상기 인쇄 회로 기판이 멀티 층으로 이루어진 경우에 상기 데이터 버퍼는 제2 비아 홀을 통해 내부 층들 중 어느 한 층에 형성된 신호 라인을 통하여 상기 메모리 칩과 연결되는 것을 특징으로 하는 메모리 모듈.
9. 제8항에 있어서,
   상기 신호 라인은 데이터 입출력 신호를 전달하기 위한 라인인 것을 특징으로 하는 메모리 모듈.
10. 제7항에 있어서, 상기 메모리 모듈은
    상기 적어도 하나의 메모리 칩이 배치된 상기 인쇄 회로 기판에 레지스터를 더 구비하고, 상기 레지스터는 상기 커넥팅 단자를 통해 수신되는 커맨드, 어드레스, 제어 신호 및 클럭 신호를 버퍼링하여 상기 적어도 하나의 메모리 칩으로 제공하는 것을 특징으로 하는 메모리 모듈.

Images