JP2007294724A - 多層回路配線基板及び半導体装置 - Google Patents

Abstract

【課題】フレキシビリティの高い配線基板に低誘電率材料を絶縁膜とする半導体素子を実装する際に、絶縁膜の破壊を確実に防止できるようにする。
【解決手段】半導体装置１は、配線基板２に半導体素子３が実装されている。配線基板２には、半導体素子３を実装する実装領域を四方から囲むように補強部５が配置されている。例えば、補強部５Ａは、実装領域を区画する辺の仮想延長線ＬＳ１，ＬＳ２の間に配置されており、仮想延長線ＬＳ１，ＬＳ２からの距離ｄ２，ｄ３は、半導体素子３の辺３Ａの長さの０〜２５％の間である。
【選択図】図３

Description

本発明は、半導体集積回路素子を搭載する多層回路配線基板、多層回路配線基板に半導体集積回路素子を搭載した半導体装置に関する。

半導体大規模集積回路（ＬＳＩ）等の素子（以降、半導体素子とする）には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。このような高周波数に対応する半導体子では、トランジスタの集積度が高く、入出力用の端子数が１０００個を越えることもある。ここで、多数の端子の半導体素子をプリント配線基板に実装する際には、半導体素子とプリント基板の間に多層回路配線基板を配置して、両者の電気的な接合を中継させることが知られている。多層回路配線基板は、プリント配線基板よりも非常に薄い層構造と、微細な配線ピッチからなる配線パターンとを有する。半導体素子との接合部には、半田バンプが設けられている。現在広く実用化されている多層回路配線基板としては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。

多層回路配線基板に半導体素子を搭載する方法としては、半田リフロー装置を用いた方法が知られている。半田リフロー装置では、半導体素子と多層回路配線基板を精密に位置合わせした状態で装置内を搬送させる。装置内では、温度を２６０℃近辺まで昇温した後、常温に戻す。接合用に設けられた半田バンプは、高温で融解して多層回路配線基板と半導体素子の各々の所定の端子間を接合させる。そして、温度低下と共に溶融した半田バンプが固化して接合部が固定される。

ここで、最近では、更なる高密度実装や、高動作周波数化のため、ポリイミド樹脂フィルムなどのフレキシブルなフィルム状絶縁体に配線パターンを形成したものを積層して多層回路配線基板全体の厚さを薄くすると共に、層間接続長を短くすることにより高動作周波数化に対応させたものが開発されてきている。フィルム状絶縁体などを積層して配線パターンを形成した多層回路配線基板は、厚みが薄くて撓み易いので、スティフナーと呼ばれる金属板を接着して平坦化させている。スティフナーは、多層回路配線基板の外縁と略同等の外形を有し、半導体素子搭載箇所を連続して取り囲む矩形の枠形状を有する（例えば、特許文献１参照）。多層回路配線基板にポリイミド樹脂フィルムを用いた場合、スティフナーは、銅で製造することが多い。これは、銅の熱膨張係数がポリイミド樹脂の熱膨張係数と略等しく、半田リフロー工程で温度変化させたときの銅とポリイミド樹脂のそれぞれの変形量の不一致を抑制できるからである。
特開平８‐３１６３００号公報

ここで、半導体素子を配線基板に実装した際に生じる変形について、線膨張係数に着目して詳細に説明する。図８に半田リフロー中の変形挙動を示す。半導体素子の線膨張係数を約３ｐｐｍ／℃、有機材料で構成される配線基板の線膨張係数を約２１ｐｐｍ／℃とすると、一般的によく使われている鉛フリー半田の融点である２５℃から２２１℃までの温度差では、（２１−３）×（２２１−２５）＝３，５００ｐｐｍ以上の伸縮差が生じることになる。具体的には、２０ｍｍ角の半導体素子の接合領域では７０μｍの伸縮差となる。これらの事象が実際のリフロー工程中においてどのようにして多層回路配線基板の高さ方向の変形を引き起こすか、次に順を追って説明する。

多層回路配線基板上に半導体素子を対応する端子同士の位置が合うように位置合わせ作業を行って載置する。半田の融点を越えるまでは接合は起こらないので、相互に干渉することなくそれぞれの線膨張係数に応じて膨張が起こる。半田の融点を越えると、多層回路配線基板と半導体素子のそれぞれ対応した端子が半田で接続される。半田は溶融状態になるので、図９の（ａ）に矢印で示すように、多層回路配線基板１００と半導体素子１０１の間に機械的干渉は発生していない。この状態から温度を低下させていき、半田１０２の融点を下回らせると、半田１０２が固化し始め、多層回路配線基板１００と半導体素子１０１の機械的干渉が生じ始める。特に、多層回路配線基板１００の厚さが薄くて半導体素子１０１と比べて弾性が小さい場合、端子が接合している領域の収縮性は、半導体素子１０１の収縮に拘束されて鈍化する。しかし、半導体素子１０１を実装していない面は、このような拘束を受けないので、多層回路配線基板１００の線膨張係数に応じて収縮が進む。その結果、図９の（ｂ）に矢印で示すように、多層回路配線基板１００の表側と裏側とで収縮差が発生する。このような収縮差を緩和するように、多層回路配線基板１００が半導体素子１０１の実装された表側がすり鉢状に凸になるように変形する。半導体素子１０１の変形量よりも多層回路配線基板１００の変形量の方が大きくなると、図９の（ｃ）に示すように半田１０２による接合部分に不良が生じる。

このような変形は、多層回路配線基板と半導体素子の線膨張係数を一致させれば発生しない。しかしながら、線膨張係数は材料特有の物性値であるため、線膨張係数を合わせることは材料選択の幅を狭めることになるので好ましくない。
また、線膨張係数が異なる状態で、半導体素子の実装領域の平面度を確保する方法としては、特許文献１に開示されているように、矩形の枠状又はリング状の一体形の補強部材でひずみを集めることがあげられるが、ひずみが中央の半導体素子の実装領域に集中し易いので、十分な平面度を確保できなかった。

さらに、半導体素子の端子数の増加と動作クロック周波数を向上させると、半導体デバイス側でのリーク電流を考慮する必要が生じる。このため、近年の半導体素子では、絶縁層に従来から用いられていたシリコン酸化膜（ｋ＝４．１）に代って、低誘電率材料（Ｌｏｗ−ｋ材料）が使用されるようになっている。
しかしながら、低誘電率材料を用いた絶縁膜は脆いので、半導体素子を多層回路配線基板したときに多層回路配線基板が大きく変形すると、絶縁膜が破壊されてしまうという可能性があった。多層回路配線基板が内層コアを有しない、フレキシブルなフィルム状絶縁体を絶縁層に用いたいわゆる薄型のコアレス基板である場合、熱履歴による変形が従来のプリント配線基板よりも大きくなる。このため、多層回路配線基板の変形によって半導体素子の端部が折れ曲がると多層回路配線基板の変形を追従できなくなって絶縁膜が破壊してしまい、その絶縁膜上の配線が断線してしまうことがある。このように、フィルム状絶縁体を絶縁層に用いた多層回路配線基板に低誘電率材料を絶縁層に用いた半導体素子を実装することは、困難であった。

この発明は、このような事情に鑑みてなされたものであり、フレキシブルな多層配線回路基板に半導体素子を実装する際に、半導体素子側の絶縁膜の破壊を確実に防止できるようにすることである。

上記の課題を解決する本発明の請求項１に係る発明は、フィルム状の絶縁層と配線層とを少なくとも１層ずつ備え、略矩形の半導体集積回路素子を搭載可能な多層回路配線基板であって、前記半導体集積回路素子を搭載する搭載領域として前記半導体集積回路素子と略同じ外形を有する矩形の領域を有し、前記搭載領域を四方から囲む位置のそれぞれに、補強部が独立して配置されていることを特徴とする多層回路配線基板とした。
この多層回路配線基板では、補強部を配置することで弾性が高められる。補強部は、半導体集積回路素子を搭載する領域を四方向から囲むように配置されており、補強部を配置した領域が弾性変形することで、半導体集積回路素子を搭載する搭載領域の変形を抑制する。

請求項２に係る発明は、請求項１に記載の多層回路配線基板において、前記搭載領域の対角線の延長線上には、前記補強部材を有しないことを特徴とする。
この多層回路配線基板では、搭載領域を囲む領域で、補強部材の間の領域には補強部が配置されない。この領域は、大きく変形するが搭載領域に影響を及ぼすことはない。

請求項３に係る発明は、請求項１又は請求項２に記載の多層回路配線基板において、前記補強部は、前記搭載領域を区画する辺で平行な２辺の延長線の間に配置され、前記延長線と、前記延長線側の前記補強部の端部との間の距離は、前記延長線間の距離の０〜２５％の範囲内であることを特徴とする。
この多層回路配線基板では、補強部が搭載領域を区画する平行な２辺の延長線からはみ出すことなく配置される。延長線間の距離の０〜２５％の範囲であれば、搭載領域の変形を好適に抑制できる。

請求項４に係る発明は、請求項１から請求項３のいずれか一項に記載の多層回路配線基板において、前記補強部において前記搭載領域に向かう端部から前記搭載領域までの距離は、１ｍｍから６ｍｍの範囲内であることを特徴とする。
この多層回路配線基板では、補強部が搭載領域に近接して配置される。搭載領域からの距離が１ｍｍから６ｍｍの範囲内であれば、搭載領域の変形を好適に抑制できる。

請求項５に係る発明は、請求項１から請求項４のいずれか一項に記載の多層回路配線基板において、前記補強部において前記搭載領域に向かう端部は、前記搭載領域を区画する辺であって、その補強部に近接する辺に対して、±２０°以内の傾斜角度を有することを特徴とする。
この多層回路配線基板では、補強部が搭載領域に対して略平行に配置される。補強部が搭載領域に対して傾斜して配置された場合でも、±２０°の範囲内であれば、搭載領域の変形を好適に抑制できる。

請求項６に係る発明は、請求項１から請求項５のいずれか一項に記載の多層回路配線基板において、前記補強部として金属製の部材を有することを特徴とする。
この多層回路配線基板は、金属材料からなる補強部を有することで弾性を確実に高めることができる。このように金属材料からなる補強部は、検査用の電極などとして使用することも可能である。

請求項７に係る発明は、請求項１から請求項５のいずれか一項に記載の多層回路配線基板において、前記補強部として受動素子を有することを特徴とする。
この多層回路配線基板では、半導体集積回路素子と協働するような受動素子を補強部として使用する。受動素子のみで補強部を構成しても良いし、金属材料からなる補強部材と組み合わせて使用しても良い。

請求項８に係る発明は、請求項１乃至請求項７のいずれか一項に記載の多層回路配線基板の前記搭載領域に、絶縁層が低誘電率材料からなる前記半導体集積回路素子を搭載して構成される半導体装置とした。
この半導体装置では、半導体集積回路素子を搭載したときの多層回路配線基板の変形が抑えられるので、実装性が向上する。特に、絶縁層として強度の低い低誘電率材料を使用している場合に、絶縁層の破壊が防止される。

本発明によれば、半導体素子との線膨張係数差が大きくても、多層配線基板上で半導体素子を実装する領域の平面度を確保できる。したがって、半導体素子の実装性が向上すると共に、応力による半導体素子の機能不全を防止できる。また、配線基板と半導体素子の端子接続に使用する半田に作用する応力を小さくできるので、長期的な信頼性をさらに向上させることができる。

発明を実施するための最良の形態について図面を参照しながら詳細に説明する。
図１に、半導体集積回路素子搭載用配線基板に半導体集積回路素子を実装した半導体装置の一例を示す。
半導体装置１は、配線基板２に半導体素子３を実装した構成を有する。
半導体素子３は、高周波フィルタや、高周波スイッチ、ダイオードやＦＥＴなどの能動素子を有する。絶縁層には、高周波で動作させたときのリーク電流を抑制する観点から誘電率の低い材料、いわゆる低誘電率材料が用いられている。低誘電率材料としては、ポリイミドや、ブラックダイヤモンドなどのシングルカーボンの組成を用いた材料、ベンゾシクロブテンなどの低誘電率有機材料が用いられている。

配線基板２は、フィルム状の配線層と絶縁層を少なくとも１層ずつ積層した積層体からなる主基板部４と、主基板部４の弾性を高める補強部５とを有する。
主基板部４の絶縁層は、エポキシ系、ポリイミド系、ポリアミド系、含フッ素系、ベンゾシクロブテン系、ポリフェニレンエーテル系、ポリエステル系、アクリル系などの樹脂に、無機フィラー又は有機フィラー、あるいはガラス繊維を含ませた有機系材料が用いられる。配線層は、フレキシブルなフィルム状の絶縁層上に形成されており、銅や金等の導電率が高い材料から構成されている。したがって、主基板部４は、全体として可撓性を有し、その厚さは０．５ｍｍ以下、例えば０．２ｍｍや０．３ｍｍである。
図１及び図２に示すように、配線基板２の略中央部分には、半導体素子３を搭載する搭載領域７を有する。搭載領域７は、半導体素子３の外形に略等しい矩形を有し、搭載領域７内に半導体素子３を固定する接合部８が形成されている。接合部８は、配線基板２に形成した導電性の端子（不図示）と半導体素子３に形成した導電性の端子（不図示）とを接続する半田バンプからなる。

補強部５は、主基板部４の弾性を高める材料、例えば、銅、銅合金、アルミニウム、アルミニウム合金、少なくともニッケルとクロムのいずれかを含む鉄系合金、あるいはこれらに炭素又は酸素を混合させた材料が用いられる。これらの材料は、エッチングやパンチングによる加工が容易で、かつ主基板部４より弾性率が大きいため、主基板部４上に配置したときに、その部分の弾性を高めることができる。

ここで、補強部５は、金属材料にメッキなどの表面処理を施した板状部材である。板状部材を構成する材料の弾性率が、主基板部４以下の場合、例えば主基板部４の絶縁材料と同じ厚さで同じ材質の補強部材であっても、主基板部４上に補強部５として配置すれば、主基板部４の他の部分よりも２倍の厚さになるから２倍の弾性を示すことになる。すなわち、金属材料でなくても補強効果は発揮される。補強部５を配置するための接着材６は、エポキシ系熱硬化樹脂が一般に使用されるが、リフローや封止樹脂硬化工程等の加熱工程において過剰に熱分解や収縮を起こさない耐熱性を有していれば良く、エポキシ系熱硬化樹脂に限定されない。

次に、補強部５の形状と配置について説明する。補強部５は、半導体素子３の矩形の各辺、すなわち搭載領域７の各辺に対応した位置に、独立して４つ配置されている。補強部５は、半導体素子３の対角線を対称軸として線対称な位置に配置されている。

図３に示すように、各々の補強部５は、半導体素子３の一辺３Ａに近接する端部５１が直線形状を有している。補強部５の端部５１は、相対する半導体素子３の辺３Ａと略平行となるように配置され、その距離ｄ１は１ｍｍから６ｍｍの間になるように配置されている。さらに、補強部５の端部５１は、半導体素子３の辺３Ａに平行に配置されているが、半導体素子３の辺３Ａを基準にして所定角度傾斜しても良い。例えば、半導体素子３の対向する辺３Ａに対する端部５１の傾斜角度θは、部分５１を通って辺３Ａに平行な仮想線Ｌｉに対して±２０°とする。
さらに、補強部５の直線形状の一端は、相対している半導体素子３の辺を挟む別の辺から補強部５の方向に仮想延長した線から、相対している半導体素子３の辺長の０％から２５％の間の長さだけ離れた位置に配置される。例えば、補強部５Ａでは、半導体素子３の辺３Ａを挟む別の辺３Ｂ，３Ｃについては、辺３Ｂの仮想延長線ＬＳ１から補強部５Ａまでの距離ｄ２が半導体素子３の辺３Ａの長さの０％から２５％の間の長さである。また、辺３Ｃの仮想延長線ＬＳ２から補強部５Ａまでの距離ｄ３は、半導体素子３の辺３Ａの長さの０％から２５％の間の長さである。

ここで、半導体素子３が各辺３Ａ〜３Ｄの長さが１５ｍｍの正方形であった場合、ひとつの補強部５の直線状の端部５１の長さは、１５ｍｍから７．５ｍｍの間になる。補強部５の端部５１が１５ｍｍとは、仮想延長線ＬＳ１，ＬＳ２からの距離ｄ２，ｄ３が共に０％であり、直線部分が７．５ｍｍとは、仮想延長線ＬＳ１，ＬＳ２からの距離ｄ２，ｄ３が共に２５％のときである。そして、他の３つの補強部５は、補強部５Ａと同様の形状及び配置を有する。補強部５を前記した距離や角度、長さを越えて配置すると、半導体素子３が実装されたときの搭載領域７の変形を抑制する効果が減少するので好ましくない。

なお、搭載領域７の対角線の延長線上で、仮想延長線ＬＳ１と仮想延長線ＬＳ３とで区画されるコーナー部２Ａには補強部５は位置されない。同様に、搭載領域７の対角線の延長線上で、仮想延長線ＬＳ１と仮想延長線ＬＳ４とで区画されるコーナー部２Ａ、仮想延長線ＬＳ２と仮想延長線ＬＳ３とで区画されるコーナー部２Ａ、仮想延長線ＬＳ２と仮想延長線ＬＳ４とで区画されるコーナー部２Ａには補強部５は配置されない。

半導体装置１を製造するときには、配線基板２の所定位置に補強部５を接着材６で固定する。補強部５は、半導体素子３の辺３Ａ〜３Ｄと平行で変形しない背骨となる。その後、半田リフロー工程で半導体素子３を固定する。図２に示すように、補強部５の存在によって配線基板２における搭載領域７が大きく変形することがなくなる。配線基板２のコーナー部２Ａは、補強部５が配置されていないので変形するが、この部分は機能的に重要でない部分であるので半導体装置１の品質に影響を与えることはない。

この実施の形態によれば、補強部５を配置することで半導体素子３を実装する搭載領域７の変形を大幅に抑制したので、接合部８に無理な負担が作用せず、半導体装置１及び半導体素子３の長寿命化が図れる。半導体素子３に作用する応力が絶縁層を破壊する大きさ以下になるので、半導体素子３の破壊を防止でき、信頼性や歩留まりを向上できる。特に、半導体素子３の絶縁層が低誘電率材料である場合に、絶縁層の破壊を防止できる。
補強部５は、前記した寸法や角度で、半導体素子３を囲むように４つ配置したので、矩形状の半導体素子３の領域の変形を効果的に防止することができる。特に、仮想延長線ＬＳ１〜ＬＳ２と半導体素子３（搭載領域７）の各辺３Ａ〜３Ｄとが形成するコーナー領域に金属製の補強部５を設けたので、搭載領域７の変形を好適に抑制することができる。

ここで、この実施の形態の変形例について以下に説明する。
図４に示す半導体装置１０のように、補強部１１は略棒状であっても良い。補強部１１の位置が、前記と同様に仮想延長線ＬＳ１〜ＬＳ４及び搭載領域７の各辺を基準にして所定の範囲にあれば、同様の効果が得られる。
図５に示す半導体装置２０のような補強部２１でも良い。補強部２１は、半導体素子３（搭載領域７）を四方から囲むように配置され、補強部材２２と、補強部材２２の凹部２２Ａ内に配置された受動素子３３とを有する。補強部材２２は、半導体素子３に向けて凹形状を有し、配置位置及び材質は前記した補強部５と同じである。受動素子３３としては、コンデンサや、抵抗、コイルなどがあげられる。このように凹形状を有する補強部２１では回路のレイアウトの自由度を向上できる。半導体素子３になるべく近い位置に受動素子２３を配置することで、集積率が向上し、かつ半導体素子３の特性を最大限に高めることが可能になる。この場合、受動素子３３も補強部として機能するので、補強部材２２２の凹部２２Ａからなる部品搭載領域において、補強部材２２の両端の直線部分を結ぶ仮想直線ＬＳ５より内側に配置される。

図６に示す半導体装置３０の補強部３１のように、補強部材３２は４つに限定されない。すなわち、補強部材３２は、受動素子３３を挟み込むように２つずつ合計８つ配置されている。この場合、補強部３１は、全体として前記した補強部５と同じ配置になることが望ましい。すなわち、補強部材３２の側部３２Ａ，３２Ｂは、対応する仮想延長線ＬＳ１〜ＬＳ４からそれぞれ０〜２５％の間に配置される。半導体素子３（及び搭載領域７）の各辺３Ａ〜３Ｄに近接する各補強部材３２の端部３２Ｃは、１〜６ｍｍの範囲に配置され、これら各端部３２Ｃは、対向する辺３Ａ〜３Ｄに対する傾斜角度が±２０°以内になっている。受動素子３３は、補強部として機能するので、両隣りの補強部材３２の端部３２Ｃを結ぶ仮想線よりも半導体素子３側にはみ出さないように配置される。

図７に示す半導体装置４０は、主基板部４に半導体素子５０が実装されている。半導体素子５０は、外形が長方形状を有する他は前記した半導体素子３と同じである。半導体素子５０を四方から囲むように補強部４１，４２，４３，４４が配設されている。補強部４１は、補強部材４５と、電気検査のための電極４６からなる。補強部４２は、凹形状の補強部材４７と凹部４７Ａに収容された２つの受動素子３３とからなる。補強部４３は、半導体素子３に向かって凹形状を有する補強部材４７と、凹部４７Ａに収容された２つの受動素子３３とからなる。補強部４４は、半導体素子３の逆方向に向けて凹形状を有する補強部材４８と、凹部４８Ａに収容された２つの受動素子３３とからなる。

なお、本発明は、前記の実施の形態に限定されずに広く応用することができる。
例えば、補強部５を配置すべき場所に、他の部品搭載領域や電気検査用電極領域が非対称に配置されている場合はその限りではなく、補強部を非対称形に配置してもよい。
半導体素子３の絶縁層は、低誘電率材料でなくても良い。半田による接合部に作用する応力を小さくできるので、長期的な信頼性を向上できる。
補強部は、受動素子２３のみから構成しても良い。受動素子２３を配置することで配線基板の弾性が高まるので、金属材料からなる補強部と同様の効果が得られる。また、受動素子２３を固定するために使用する半田が金属製の補強部材と同様の作用を有するので、配線基板の弾性を高めることができる。このため、補強部は、受動素子２３で補強部材を挟み込む配置であっても良い。

本発明の実施の形態に係る多層回路配線基板及び半導体装置の構成を示す斜視図である。 図１のＡ−Ａ線に沿った断面図である。 補強部の配置を説明するための平面図である。 補強部が細長形状である場合を示す平面図である。 補強部が補強部材と受動素子とからなる場合を示す平面図である。 補強部が受動素子と、受動素子を挟むように配置される補強部材とからなる場合を示す平面図である。 補強部のその他の形態の一例を示す平面図である。 従来の多層回路配線基板におけるリフロー工程を説明する図である。

符号の説明

１ 半導体装置
２ 配線基板（多層回路配線基板）
３，５０ 半導体素子（半導体集積回路素子）
３Ａ，３Ｂ，３Ｃ，３Ｄ 辺
４ 主基板部
５，１１，２１，３１，４１，４２，４３，４４ 補強部
７ 搭載領域
２２，３２，４７，４８ 補強部材（補強部）
２３ 受動素子（補強部）
３２Ａ，３２Ｂ 側部
３２Ｃ，５１ 端部
４６ 電極（補強部）
ｄ１，ｄ２，ｄ３ 距離
ＬＳ１，ＬＳ２，ＬＳ３，ＬＳ４ 仮想延長線（延長線）
θ 傾斜角度

Claims (8)

1. フィルム状の絶縁層と配線層とを少なくとも１層ずつ備え、略矩形の半導体集積回路素子を搭載可能な多層回路配線基板であって、
   前記半導体集積回路素子を搭載する搭載領域として前記半導体集積回路素子と略同じ外形を有する矩形の領域を有し、前記搭載領域を四方から囲む位置のそれぞれに、補強部が独立して配置されていることを特徴とする多層回路配線基板。
2. 前記搭載領域の対角線の延長線上には、前記補強部材を有しないことを特徴とする請求項１に記載の多層回路配線基板。
3. 前記補強部は、前記搭載領域を区画する辺で平行な２辺の延長線の間に配置され、前記延長線と、前記延長線側の前記補強部の端部との間の距離は、前記延長線間の距離の０〜２５％の範囲内であることを特徴とする請求項１又は請求項２に記載の多層回路配線基板。
4. 前記補強部において前記搭載領域に向かう端部から前記搭載領域までの距離は、１ｍｍから６ｍｍの範囲内であることを特徴とする請求項１から請求項３のいずれか一項に記載の多層回路配線基板。
5. 前記補強部において前記搭載領域に向かう端部は、前記搭載領域を区画する辺であって、その補強部に近接する辺に対して、±２０°以内の傾斜角度を有することを特徴とする請求項１から請求項４のいずれか一項に記載の多層回路配線基板。
6. 前記補強部として金属製の部材を有することを特徴とする請求項１から請求項５のいずれか一項に記載の多層回路配線基板。
7. 前記補強部として受動素子を有することを特徴とする請求項１から請求項５のいずれか一項に記載の多層回路配線基板。
8. 請求項１乃至請求項７のいずれか一項に記載の多層回路配線基板の前記搭載領域に、絶縁層が低誘電率材料からなる前記半導体集積回路素子を搭載して構成される半導体装置。
   
   

Images