JP2002261182A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002261182A JP2002261182A JP2001055841A JP2001055841A JP2002261182A JP 2002261182 A JP2002261182 A JP 2002261182A JP 2001055841 A JP2001055841 A JP 2001055841A JP 2001055841 A JP2001055841 A JP 2001055841A JP 2002261182 A JP2002261182 A JP 2002261182A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor device
- bump
- electrode
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
プチップ接続後も装置全体が平坦になり、耐湿性に優れ
た半導体装置の製造方法を提供する。 【解決手段】 所定の位置に整列したバンプ状の金属電
極が表裏を貫通するように埋め込まれている絶縁樹脂基
板上に、複数の層からなる配線層が積層されており、半
導体素子搭載部分の周辺に金属板が残されている半導体
装置。
Description
ップチップ接続してなる半導体装置の製造方法に関する
ものである。
短小化の要求に伴い、電子部品の高密度集積化、さらに
は高密度実装化が進んできており、これらの電子機器に
使用される半導体パッケージは、従来にも増して、益
々、小型化且つ多ピン化が進んでいる。
接続する方法として、絶縁樹脂層に整列された導体端子
電極を埋め込んだ接続用の部材を用いて、電気接続を行
う方法が知られている。このような電気接続部材とし
て、特開昭63−86322号公報には、柱状導電体が
所定の配列で埋め込まれた導電異方性接着剤シートが提
案されている。柱状導電体が所定の配列で予め絶縁層に
埋め込まれているので、目的とする電極同士を正確に接
続することが出来る。
ような接続用部材の製造方法として、ステンレスや銅な
どの金属板上に、めっきによって柱状電極を所定の位置
に形成し、その後に接着剤層をコーティングして形成
し、最後に金属板を剥離する方法が紹介されている。
電極が形成された金属板の表面に、絶縁層となる接着剤
樹脂をコーティングによって形成しなければならず、均
一な厚みを得ることが困難であった。また、柱状電極の
先端にも接着剤樹脂が塗布されてしまうので、導通を得
るためには、表面に付着した接着剤樹脂を研磨などの方
法で取り除く必要がある。
金属シート上に感光性ポリイミドをスピンコートして、
フォトエッチングによって、貫通孔を形成した後、電解
金めっきを行って導電部材を形成し、最後に金属シート
をエッチングして除去することによって、ポリイミド樹
脂層に導電部材が埋め込まれた異方導電性接続部材を得
る方法が提案されている。こうして得られた異方導電性
接続部材を用いれば、フォトエッチングによって、微細
な導電部材が形成されているので、目的とする電極同士
を正確に接続することが出来る。また、絶縁層となる感
光性ポリイミドが、予め形成されているので、導電部材
の先端に塗布された樹脂を、後から除去する必要も生じ
ない。さらに、接続する電極のピッチよりも細かなピッ
チで導電部材を形成することによって、接続する電極と
異方導電性接続部材の相対的な位置合わせをしなくても
接続することが出来る。
形成をスピンコートで行っており、厚い塗膜を得ること
が難しいため、層間の絶縁性を確保することが難しい。
化のため半導体素子搭載部分の周辺にも回路が配置され
るので、半導体装置全体が大きくなり、充分な強度を保
つことが出来なくなって平坦性を保つことが困難になっ
ている。そこで、半導体素子が搭載されていない部分に
補強板を貼りつけて、反りを低減する対策が行われてい
る。
いられており、通常熱圧着タイプの接着剤や、常温接着
型の接着剤を用いて、接着されている。しかし、熱圧着
タイプの接着剤を用いた場合には、接着時に高温に加熱
する為、基板が反ってしまう。また、常温接着型の接着
剤は、耐熱性が良くないため、半導体装置を基板に搭載
する際の半田リフロー時に補強板がはがれてしまうとい
う問題点があった。
における、上記のような現状の問題点に鑑み、微細配線
が形成でき、半導体素子搭載部分の周辺に補強板を搭載
することによって装置全体が平坦になり、外部との接続
が容易に形成できる半導体装置の製造方法を提供するこ
とを目的とする。
整列したバンプ状の金属電極が表裏を貫通するように埋
め込まれている絶縁樹脂基板上に、複数の層からなる配
線層が積層されており、半導体素子搭載部分の周辺に金
属板が残されていることを特徴とする半導体装置に関す
る製造方法である。
属板上の所定の位置に整列したバンプ状の金属電極を、
前記金属電極の頂部が露出するように、インジェクショ
ン成形又はトランスファー成形により絶縁樹脂で埋め込
む工程と、該露出した金属電極と電気的に接続されてな
る複数層からなる配線層を該絶縁樹脂上に形成する工程
と、該金属板の半導体素子搭載部分のみを除去する工程
を含んでなることを特徴とする半導体装置の製造方法で
ある。
が表裏を貫通するように埋め込まれている絶縁樹脂基板
を得る方法としては、金属板上に整列されたバンプ状の
金属電極を、前記金属電極の頂部が露出するように、イ
ンジェクション成形又はトランスファー成形により絶縁
樹脂で埋め込んだ後、金属板の一部又は全部を除去する
方法が使用できる。
方法としては、金線ワイヤーを用いて、金属板上にワイ
ヤーボンディング装置を使用してスタッドバンプを作製
する方法、金属板をハーフエッチングしてメサバンプと
呼ばれるバンプを作製する方法、金属板上にめっきレジ
ストを形成して、バンプ位置をパターニングし、金属板
をめっき電極として電気めっきによって金属めっきバン
プを形成する方法などが使用できる。
の頂部が、露出するように、インジェクション成形法又
はトランスファー成形で絶縁樹脂を成形する方法として
は、成形後に金属電極の頂部に付着した絶縁樹脂を、化
学エッチングやプラズマ照射、物理研磨などの方法で除
去しても良いが、すべてのバンプ状の金属電極の頂部を
覆うように、板状治具、例えば、プラスチックフィルム
や金属板などを配置して、次に板状治具が、バンプ状の
金属電極の頂部に密着するように成形用金型をセットし
て、成形を行い、成形後に板状治具を除去することによ
って、金属電極の頂部に絶縁樹脂が付着しないように金
属電極を絶縁樹脂で埋め込むことが出来る。また、金型
で精密に樹脂の厚みや形状をコントロールすることがで
き、液状の樹脂を使用する塗布方式や印刷方式に比べ
て、乾燥などの工程が不要であり、シートを形成する方
法のように、金属板上に整列したバンプに圧力をかける
必要がなく、この方法によれば、成形と金属電極の頂部
の露出が、ひとつの工程で実現でき、本発明の半導体装
置に使用する絶縁樹脂基板の製造方法に好適である。
るプラスチックフィルムとしては、成形時の熱に耐えう
る樹脂で作られたフィルムが広く使用できる。ポリエス
テル、ポリプロピレン、ポリエーテルサルフォン、ポリ
イミド、ポリアミドイミド、ポリエーテルエーテルケト
ン、ポリエーテルイミドなどのフィルムを使用すること
ができる。
る絶縁樹脂としては、熱可塑性樹脂でも熱硬化性樹脂で
も、この製造方法に適するものであればどのようなもの
でも使用できる。熱可塑性樹脂としては、ポリアミド、
ポリイミド、ポリアミドイミド、ポリエーテルイミド、
ポリエステルイミド、ポリエーテルエーテルケトン、ポ
リフェニレンサルフィド、ポリキノリン、ポリノルボル
ネン、液晶ポリマーなどが広く使用できる。熱硬化性樹
脂としては、フェノール樹脂、エポキシ樹脂、ビスマレ
イミド、ビスマレイミド・トリアジン、トリアゾール、
シアネート、イソシアネート、ポリシアヌレート、ポリ
イソシアヌレート、ベンゾシクロブテン、それらの変性
品などが使用できる。
る金属板には、銅、アルミニウム、鉄、ニッケル、銅合
金、42合金、ステンレス、などが使用できる。金属板
は、フレーム形状に加工された枚葉のものを用いても良
く、フープ状の連続形状のものを用いてもよい。特に、
フープ状の金属板を用いた場合、連続的に成形すること
が出来、効率的に生産が可能であり好ましい。
る方法としては、酸やアルカリを用いて化学的にエッチ
ング除去する方法が、好適に用いることが出来る。この
とき、金属板にレジストでパターンを形成してもよく、
例えば、格子状のパターンを形成することが出来る。格
子状のパターンを形成する事により、金属板による補強
を行うと共に、樹脂層を部分的に露出させることが出来
るので、半導体装置の実装時にリフロー工程で急激に加
熱された時に樹脂層に吸湿した水分が格子部分から容易
に脱湿され、半導体装置の耐湿性が向上する。
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。図1〜図2は、本発明の実施
形態である半導体装置の製造方法の一例を説明するため
の図であり、図3は、本発明の半導体装置の断面構造を
説明するための図である。
する絶縁樹脂基板の製造で使用する金属板1である。ま
ず、この金属板上にワイヤーボンディング装置で、金め
っき線を用いて金属電極2をスタッドバンプ形状に半導
体素子の電極位置に対応するように整列形成する(図1
(b))。この時、スタッドバンプは、通常、高さが一
定にならないので、スタッドバンプを形成した後に、全
バンプの先端を一括してプレスして高さを揃えることが
好ましい。
に、絶縁樹脂の成形時にバンプ頂部に絶縁樹脂が付着し
ないように保護するためのフィルム4を、予めセット
し、その上からインジェクション成形金型3をセットす
る(図1(c))。フィルムには、樹脂フィルムや金属
薄膜などが使用できるが、樹脂フィルムはバンプ状の金
属電極の表面を汚染することが無く、後の工程でのフィ
ルム除去も容易で好ましい。フィルムの除去を容易にす
るため、フィルム表面に、予め離型処理をしておいても
良い。また、フィルム厚みや金型の掘り込みは、バンプ
状の金属電極の高さとともに予め設計された所定値に作
製されている。
内で加熱溶融した絶縁樹脂5を、フィルム4と金属板1
との間の金型内に注入して、金型内に、予めセットして
あったフィルムとともに、バンプ状の金属電極を樹脂成
形する(図1(d))。
列されたバンプ状の金属電極の頂部にフィルムが付いた
状態の成形物6が得られる(図1(e))。
する(図1(f))。フィルムを除去する方法は、物理
的に引き剥がす方法、プラズマ照射、レーザーアブレー
ション、化学エッチングなどの方法が使用できる。フィ
ルムを除去したあとのバンプ状の金属電極の頂部は、絶
縁樹脂の付着が無ければ、そのまま使用することが出来
る。金属電極の頂部に絶縁樹脂が付着した場合には、物
理的研磨や、化学的エッチングによって、除去する方法
が使用される。
複数の層からなる配線層を形成する。配線層の形成に
は、絶縁樹脂基板上に無電解銅めっきで形成する方法
や、あらかじめ別に作成しておいた回路シートを積層す
る方法が使用できる。20は金属板21上に作成された
バンプ付回路シートである。この回路シートはまず金属
板上にめっきレジストを形成し、金属板を電極として電
解めっきで配線回路23を形成した後、この配線回路上
に絶縁樹脂シート22を真空ラミネートして貼り合わせ
る。貼り合せた絶縁樹脂シートの所定箇所をレーザーで
開口して層間接続用のバンプとなる穴を形成する。金属
板を電極として電解めっきによって開口部を銅で充填し
てバンプ24を形成する。続いてバンプの先端に電解め
っきによって半田を形成する。このようにして得たバン
プ付回路シート20を前記の絶縁樹脂基板上に位置決め
して加熱積層してバンプ先端の半田によって層間の電気
接続を行う(図1(g))。
て除去する。これを繰り返す事によって、複数層から成
る配線層を絶縁樹脂基板上に形成する(図2(h))。
最外層の配線層上にはソルダーレジスト9で、外部接続
端子10となるランドを開口形成しておく。
た金属板の、半導体素子搭載部分のみを除去する。(図
2(i))金属板を除去する方法には、化学エッチング
が使用できる。
して、選択的に金属板を除去することによって、半導体
素子搭載部分を除去すると共に、残った部分にさまざま
なパターンを形成する事が出来る。図3に、金属板をエ
ッチングして、格子状のパターン13を形成した例を示
す。
1の電極を位置合わせし、加熱圧着してフリップチップ
接続を行い、外部接続端子に半田ボール12を載せるこ
とによって、半導体装置を得ることが出来る(図2
(j))。半導体素子の電極部分にはアンダーフィルを
充填しても良い。
置に整列したバンプ状の金属電極が表裏を貫通するよう
に埋め込まれている絶縁樹脂基板上に、複数の層からな
る配線層が積層されており、半導体素子搭載部分の金属
板は除去されており、しかも半導体素子搭載部の周辺部
分には金属板が残されているので、半導体素子をフリッ
プチップ接続した後にも平坦な半導体装置を得ることが
できる。さらに、金属板の半導体素子搭載部分を除去す
るときに、残りの金属板を所定のパターンにエッチング
することによって、耐湿性に優れた半導体装置を容易に
得ることが出来る。
の一例を示す断面図である。
の一例を示す断面図である(図1の続き)。
である。
Claims (3)
- 【請求項1】 半導体素子の電極位置に対応する金属板
上の所定の位置に整列したバンプ状の金属電極を、前記
金属電極の頂部が露出するように、インジェクション成
形又はトランスファー成形により絶縁樹脂で埋め込む工
程と、該露出した金属電極と電気的に接続されてなる複
数層からなる配線層を該絶縁樹脂上に形成する工程と、
該金属板の半導体素子搭載部分のみを除去する工程を含
んでなることを特徴とする半導体装置の製造方法。 - 【請求項2】 金属板の半導体素子搭載部分を除去する
と共に、該金属板に格子状のパターンを形成することを
特徴とする請求項1記載の半導体装置の製造方法 - 【請求項3】 バンプ状の金属電極が、金属板上の半導
体素子の電極位置に対応する位置に電解金めっきを行っ
た後、電解銅めっきを行って形成されたものであること
を特徴とする請求項1または請求項2記載の半導体装置
の製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001055841A JP4507424B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001055841A JP4507424B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261182A true JP2002261182A (ja) | 2002-09-13 |
JP4507424B2 JP4507424B2 (ja) | 2010-07-21 |
Family
ID=18915962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001055841A Expired - Fee Related JP4507424B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507424B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
JP2019050397A (ja) * | 2012-03-26 | 2019-03-28 | アドヴァンパック ソリューションズ ピーティーイー リミテッド | 半導体パッケージング用の半導体基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219421A (ja) * | 1996-02-14 | 1997-08-19 | Hitachi Ltd | 半導体電子部品の製造方法およびウエハ |
JP2001024141A (ja) * | 1999-07-13 | 2001-01-26 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法 |
-
2001
- 2001-02-28 JP JP2001055841A patent/JP4507424B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219421A (ja) * | 1996-02-14 | 1997-08-19 | Hitachi Ltd | 半導体電子部品の製造方法およびウエハ |
JP2001024141A (ja) * | 1999-07-13 | 2001-01-26 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
JP2019050397A (ja) * | 2012-03-26 | 2019-03-28 | アドヴァンパック ソリューションズ ピーティーイー リミテッド | 半導体パッケージング用の半導体基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4507424B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
US7122901B2 (en) | Semiconductor device | |
US8116066B2 (en) | Method of manufacturing electronic component built-in substrate | |
JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
US10765005B2 (en) | Embedding component with pre-connected pillar in component carrier | |
JP5420287B2 (ja) | 取外し可能な相互接続構造体 | |
JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
US10271430B2 (en) | Printed wiring board having support plate and method for manufacturing printed wiring board having support plate | |
JP2009253284A (ja) | 取外し可能な相互接続構造体の製造方法 | |
JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004119729A (ja) | 回路装置の製造方法 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP4086607B2 (ja) | 回路装置の製造方法 | |
CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
JP4507424B2 (ja) | 半導体装置の製造方法 | |
JP4062305B2 (ja) | 半導体装置の製造方法 | |
JP3933822B2 (ja) | プリント配線基板及びその製造方法 | |
JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
JP2002222895A (ja) | 半導体装置およびその製造方法 | |
JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |