CN110447094A - 半导体装置及其制造方法、及电力变换装置 - Google Patents

半导体装置及其制造方法、及电力变换装置 Download PDF

Info

Publication number
CN110447094A
CN110447094A CN201880017458.4A CN201880017458A CN110447094A CN 110447094 A CN110447094 A CN 110447094A CN 201880017458 A CN201880017458 A CN 201880017458A CN 110447094 A CN110447094 A CN 110447094A
Authority
CN
China
Prior art keywords
fixed temporarily
semiconductor chip
solder layer
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880017458.4A
Other languages
English (en)
Other versions
CN110447094B (zh
Inventor
小川翔平
藤野纯司
大岛功
石川悟
重本拓巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN110447094A publication Critical patent/CN110447094A/zh
Application granted granted Critical
Publication of CN110447094B publication Critical patent/CN110447094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/33179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/40993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

在半导体装置(101)的制造方法中，在基板(1)的表面上以相互隔开间隔散布的方式提供多个第1临时固定部(3)。在多个第1临时固定部(3)之上以相接的方式载置应成为第1焊接部的被加工成板状的第1焊料层(4)。在第1焊料层(4)之上载置半导体芯片(5)。在其之上还隔着第2临时固定部(7)以及第2焊料层(8)而载置平板状的布线部件(9)。通过回流工序将基板(1)、半导体芯片(5)以及布线部件(9)被焊接。

Description

半导体装置及其制造方法、及电力变换装置
技术领域
本发明涉及半导体装置及其制造方法、及电力变换装置，特别涉及在半导体芯片上焊接有平板状的布线部件的构造的功率模块及其制造方法、及应用了该半导体装置的电力变换装置。
背景技术
在功率模块中，半导体芯片的上方的布线从键合线变更为平板状的布线部件，从而能够实现高能量密度化。这是因为平板状的布线部件的与电流路径交叉的剖面的面积比键合线大，所以能够使在该布线部件中流过的电流量大幅增加。作为这样的功率模块的例子，例如在日本特开2014-43382号公报(专利文献1)中公开了基板与半导体芯片接合，半导体芯片的上表面与平板状的布线部件接合的结构。
在形成日本特开2014-43382号公报的构造时，根据抑制相互接合的各部件间的位置偏离的观点，需要通过回流工序将半导体芯片与其下侧的基板接合，之后将半导体芯片和其上侧的平板状的布线部件再次投入到回流工序来将它们接合。
另一方面，如上所述，在功率模块中在相互接合的各部件间有可能会发生位置偏离。因而例如在日本特开2003-218508号公报(专利文献2)以及日本特开2003-273165号公报(专利文献3)中公开了以下的思想。即，将硬化前的粘接剂涂敷于在俯视的情况下与搭载半导体芯片等电子构件的部位重叠的部位或者其外周的整体，之后通过基于回流工序的焊接使粘接剂硬化。由此，抑制了该半导体装置的处置或者输送中的构成其的各部件间的位置偏离。
现有技术文献
专利文献
专利文献1：日本特开2014-43382号公报
专利文献2：日本特开2003-218508号公报
专利文献3：日本特开2003-273165号公报
发明内容
在日本特开2014-43382号公报中，如果想要1次完成半导体芯片的下表面与基板的接合以及半导体芯片的上表面与平板状的布线部件的接合，则会产生半导体芯片的位置偏离。这是因为在日本特开2014-43382号公报中，未记载临时固定半导体芯片这样的思想。在日本特开2014-43382号公报中，例如还考虑将膏状的焊料提供到在俯视的情况下与半导体芯片重叠的部位或者其外周的整体，利用其粘性临时固定半导体芯片，从而抑制半导体芯片的位置偏离。但是膏状的焊料包含挥发成分，所以尤其当在其与半导体芯片重叠的整个区域或者其外周的整体等宽范围被使用时，容易在该部分产生空隙，从而有时招致该部分处的散热性下降。
另一方面，在日本特开2003-218508号公报以及日本特开2003-273165号公报中，如上所述，通过硬化前的粘接剂的涂敷来临时固定半导体芯片。但是，如果粘接剂配置于在俯视的情况下与搭载半导体芯片的部位重叠的部位或者其外周的整体，则在焊接在功率模块中使用的大面积的半导体芯片时，无法确保在焊料与基板之间或者半导体芯片与焊料之间被封闭的气体脱离的路径。因此，在焊接部内形成空隙，有时招致该部分处的散热性下降。
本发明是鉴于上述课题而完成的，其目的在于提供能够通过更简单的工序来抑制半导体芯片的位置偏离以及焊接部的空隙产生这双方的半导体装置的制造方法、及通过该制造方法形成的半导体装置、及应用了该半导体装置的电力变换装置。
本发明的半导体装置的制造方法具备以下的工序。在基板的表面上以相互隔开间隔散布的方式提供多个第1临时固定部。在多个第1临时固定部之上以相接的方式载置应成为第1焊接部的被加工成板状的第1焊料层。在第1焊料层之上载置半导体芯片。在半导体芯片的表面上以相互隔开间隔散布的方式提供多个第2临时固定部。在多个第2临时固定部之上以相接的方式载置应成为第2焊接部的被加工成板状的第2焊料层。在第2焊料层之上载置平板状的布线部件。将基板、半导体芯片以及布线部件进行加热，利用第1焊料层将基板与半导体芯片接合，且利用第2焊料层将半导体芯片与布线部件接合。
本发明的半导体装置具备基板、半导体芯片以及平板状的布线部件。半导体芯片配置于基板之上。布线部件配置于半导体芯片之上。基板与半导体芯片利用第1焊接部接合。半导体芯片与布线部件利用第2焊接部接合。具备多个第1区域，该多个第1区域相互隔开间隔地配置于与第1焊接部相同的层，具有与第1焊接部不同的组成。具备多个第2区域，该多个第2区域相互隔开间隔地配置于与第2焊接部相同的层，具有与第2焊接部不同的组成。
根据本发明的制造方法，能够利用散布的第1以及第2临时固定部的粘性来临时固定焊料层以及半导体芯片，所以通过1次回流工序而没有位置偏离地完成接合工序。另外，本发明的半导体装置只是被配置成第1以及第2区域散布，所以其配置范围窄，所以能够抑制可能在此处产生的空隙所致的散热性的下降的影响。
附图说明
图1是示出本发明的实施方式1中的功率模块的制造方法的第1工序的概略侧视图。
图2是示出本发明的实施方式1中的功率模块的制造方法的第2工序的概略侧视图。
图3是示出本发明的实施方式1中的功率模块的制造方法的第3工序的概略侧视图。
图4是示出本发明的实施方式1中的功率模块的制造方法的第4工序的概略侧视图。
图5是示出本发明的实施方式1中的功率模块的制造方法的第5工序的概略侧视图。
图6是示出本发明的实施方式1的第1例的功率模块的结构的概略侧视图(A)以及概略俯视图(B)。
图7是示出本发明的实施方式1的第2例的功率模块的结构的概略侧视图(A)以及概略俯视图(B)。
图8是示出设置于图6(B)以及图7(B)中的半导体芯片的焊盘以及保护环的概略俯视图。
图9是示出本发明的实施方式2中的功率模块的制造方法的第1工序的概略侧视图。
图10是示出本发明的实施方式2中的功率模块的制造方法的第2工序的概略侧视图。
图11是示出本发明的实施方式2中的功率模块的制造方法的第3工序的概略侧视图。
图12是示出比较例中的不好的情况的第1例的概略侧视图。
图13是示出比较例中的不好的情况的第2例的概略侧视图。
图14是示出本发明的实施方式3中的功率模块的制造方法的第1工序的概略侧视图。
图15是示出本发明的实施方式3中的功率模块的制造方法的第2工序的概略侧视图。
图16是示出本发明的实施方式3中的功率模块的制造方法的第3工序的概略侧视图。
图17是示出本发明的实施方式3中的功率模块的制造方法的第4工序的概略侧视图。
图18是示出本发明的实施方式3中的功率模块的制造方法的第5工序的概略侧视图。
图19是示出本发明的实施方式3中的功率模块的制造方法的第6工序的概略侧视图。
图20是示出本发明的实施方式3的功率模块的结构的概略侧视图(A)以及概略俯视图(B)。
图21是示出本发明的实施方式4的第1例的功率模块的结构的概略侧视图(A)以及概略俯视图(B)。
图22是示出本发明的实施方式4的第2例的功率模块的结构的概略侧视图(A)以及概略俯视图(B)。
图23是示出本发明的实施方式6中的功率模块的制造方法的第2工序、即与图2对应的工序的概略侧视图。
图24是示出本发明的实施方式6中的功率模块的制造方法的第3工序、即与图3对应的工序的概略侧视图。
图25是示出应用了本发明的实施方式5的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
1：绝缘基板；1A、4A、5A、6A、8A、9A、10A：表面；1B、4B、5B、6B、8B、9B、10B：背面；2：线材突起；3：第1临时固定部(第1混合区域)；4：第1焊料层；4S：第1焊接部；5：半导体芯片；6：上表面电极；7：第2临时固定部(第2混合区域)；8：第2焊料层；8S：第2焊接部；9：布线部件；9C：布线部件凹部；9D：弯曲部；9E、9G：水平延伸部；9F：铅垂延伸部；10：箱体；10C：箱体内侧面；10C1、10C2：内侧面；11：连接端子；12：密封树脂；13：键合线；14、15：加压夹具；16：焊盘；17：保护环；101、102、301、401、402：功率模块；1000：电源；2000：电力变换装置；2010：主变换电路；2030：控制电路；3000：负载。
具体实施方式
以下，根据图来说明本发明的实施方式。
实施方式1.
首先，使用图1～图5，说明作为本实施方式的第1例的半导体装置的功率模块的制造方法。参照图1，在本实施方式的第1例的功率模块的制造方法中，首先，作为基板准备绝缘基板1。绝缘基板1在俯视的情况下例如具有矩形形状，但不限于此，例如也可以为圆形、椭圆形等其它平面形状。绝缘基板1具有表面1A和与其相反一侧的背面1B。在此，作为一个例子，设为绝缘基板1是在俯视的情况下的尺寸为100mm×100mm的正方形形状。另外，关于绝缘基板1，虽然未被图示，但例如设为具有从背面1B向表面1A按照厚度为0.3mm的铝层、厚度为0.6mm的氮化铝层、厚度为0.3mm的铝层以及厚度例如为5μm以上10μm的镀镍层这样的顺序层叠而成的结构。
此外，在此，各部件的表面意味着配置于各概略侧视图的上方的主表面，各部件的背面意味着配置于与各概略侧视图的表面相反一侧即下方的主表面。
在绝缘基板1的表面1A上预先载置例如具有直径为100μm左右的大致圆形的剖面的线材突起2。线材突起2为线状的部件，以使其延伸方向沿着表面1A的方式被载置。线材突起2例如为铝线材。线材突起2例如优选在表面1A上相互隔开间隔地在多个部位、例如4个部位即表面1A的四个角处，在与其延伸方向交叉的方向上相互隔开间隔地载置。此外，4个线材突起2间的距离以比之后搭载的半导体芯片的俯视的情况下的1边的长度或者最大尺寸小的方式载置于绝缘基板1的表面1A上。
接下来，在绝缘基板1的表面1A上以相互隔开间隔散布的方式提供多个第1临时固定部3。优选以能够在上述例如两个线材突起2的排列方向上从俯视的情况下的外侧包围该两个线材突起2的方式提供在此的第1临时固定部3。优选以成为通过相互连结而形成矩形或者正方形的位置关系的方式提供这4个部位的第1临时固定部3。另外，关于在此的第1临时固定部3，优选以使将它们相互连结而形成的矩形或者正方形的尺寸能够与之后搭载的第1焊料层以及半导体芯片的俯视的情况下的尺寸相等的方式提供。即，第1临时固定部3在沿着表面1A的方向上具有某宽度，所以将它们连结而形成的矩形形状的尺寸具有某个范围，但优选在该范围之中包括与第1焊料层以及半导体芯片的俯视的情况下的尺寸相等的尺寸。
第1临时固定部3例如为包含银的、具有单一组份性、热硬化性以及导电性的膏状的部件，优选利用分发器涂敷于表面1A上。在本实施方式中，第1临时固定部3优选包含在后述回流工序中利用比焊料的熔点低的温度而硬化的材质。
此外，第1临时固定部3包含通过在回流工序中在比焊料的熔点低的温度下进行加热而挥发的材料。作为该挥发的材料，例如也可以为水或者乙醇等溶剂成分，但也可以为焊剂等具有还原性的材料。进而，第1临时固定部3也可以包含在回流工序中在比焊料的熔点低的温度下烧结的金属烧结材料。具体而言，第1临时固定部3例如也可以为包含银的烧结材料。
另外如上所述，在本实施方式中，第1临时固定部3为膏状的部件。换言之，本实施方式的第1临时固定部3优选为在从室温(例如设为15℃)至焊料熔融的熔点为止的温度范围具有粘性的粘接剂。
参照图2，接下来，在上述多个第1临时固定部3之上以相接的方式载置应成为第1焊接部的第1焊料层4。第1焊料层4预先被加工成具有表面4A和与其相反一侧的背面4B的板状。在此，作为一个例子，载置俯视的情况下的尺寸为15mm×15mm的正方形形状且厚度为0.15mm的第1焊料层4。第1焊料层4优选由锡与铜的合金构成。如上所述，以能够通过将多个(例如4个)第1临时固定部3连结而与第1焊料层4的俯视的情况下的尺寸相等的方式提供该多个第1临时固定部3。因此第1焊料层4能够以使4个第1临时固定部3分别接触于作为第1焊料层4的下侧的主表面的背面4B的4个角部(与顶点邻接的区域)的方式载置于第1临时固定部3上。另外，如图2所示，特别优选第1临时固定部3中的至少一部分配置于第1焊料层4的端面的外侧的区域。即本实施方式的第1临时固定部3具有作为用于在其之上临时地固定第1焊料层4的粘接剂的作用。
接下来，在第1焊料层4之上载置半导体芯片5。半导体芯片5例如为由硅的单晶形成的俯视的情况下的尺寸为15mm×15mm且厚度为100μm的平板形状。即半导体芯片5为具有表面5A和与其相反一侧的背面5B的平板形状。因此，以使背面5B与表面4A相互接触的方式在第1焊料层4上搭载半导体芯片5。在半导体芯片5例如搭载有IGBT(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)，但不限于此。此外，如果如上所述第1焊料层4与半导体芯片5的俯视的情况下的尺寸相等，则如图2所示第1临时固定部3的(表面的)至少一部分配置于半导体芯片5的端面的外侧的区域。此外，此时半导体芯片5的端面与第1临时固定部3也可以如图2那样不接触，但也可以接触。
在半导体芯片5的表面5A的一部分形成有上表面电极6。上表面电极6为具有表面6A和与其相反一侧的背面6B的例如矩形的平板形状，但不限于此，例如也可以为圆形或者椭圆形。以使背面6B与表面5A相互接触的方式形成有上表面电极6。上表面电极6为半导体芯片5的构成要素的一部分，例如为与IGBT的各端子电连接的焊盘电极。上表面电极6例如由厚度为5μm的镍的薄膜构成。
参照图3，接下来，在半导体芯片5的表面5A上，特别地此处是在上表面电极6的表面6A上，以相互隔开间隔散布的方式提供多个第2临时固定部7。在上表面电极6例如为矩形的平面形状的情况下，以使4个第2临时固定部7分别接触于上表面电极6的表面6A的4个角部、并且成为通过将该4个第2临时固定部7相互连结而形成矩形或者正方形的位置关系的方式载置此处的第2临时固定部7。另外，此处的第2临时固定部7优选以使将它们相互连结而形成的矩形或者正方形的尺寸与之后搭载的第2焊料层的俯视的情况下的尺寸大致相等的方式被提供。
第2临时固定部7例如为包含银的、具有单一组份性、热硬化性以及导电性的膏状的部件，优选利用分发器涂敷于表面6A上。在本实施方式中第2临时固定部7优选由在后述回流工序中利用比焊料的熔点低的温度而硬化的材质构成。
此外，第2临时固定部7包含通过在回流工序中在比焊料的熔点低的温度下进行加热而挥发的材料。作为该挥发的材料，例如也可以为水或者乙醇等溶剂成分，但也可以是焊剂等具有还原性的材料。进而，第2临时固定部7也可以包含在回流工序中在比焊料的熔点低的温度下烧结的金属烧结材料。具体而言，第2临时固定部7例如也可以为包含银的烧结材料。
另外，如上所述，在本实施方式中，第2临时固定部7为膏状的部件。换言之，本实施方式的第2临时固定部7优选为在从室温(例如设为15℃)至焊料熔融的熔点为止的温度范围具有粘性的粘接剂。
接下来，在上述多个第2临时固定部7之上以相接的方式，即例如在表面6A的正上方，载置应成为第2焊接部的第2焊料层8。第2焊料层8预先被加工成具有表面8A和与其相反一侧的背面8B的板状。在此，作为一个例子，载置俯视的情况下的尺寸为5mm×7mm的矩形形状且厚度为0.4mm的第2焊料层8。第2焊料层8优选由锡与铜的合金构成。如上所述，以能够通过将多个(例如4个)第2临时固定部7连结而与第2焊料层8的俯视的情况下的尺寸相等的方式提供该多个第2临时固定部7。因此，第2焊料层8能够以使4个第2临时固定部7分别接触于作为第2焊料层8的下侧的主表面的背面8B的4个角部(与顶点邻接的区域)的方式载置于第2临时固定部7上。即本实施方式的第2临时固定部7具有作为用于在其之上临时地固定第2焊料层8的粘接剂的作用。
参照图4，在第2焊料层8之上例如载置由铜构成的平板状的布线部件9。布线部件9为主要具有大致在图4的左右方向上细长地延伸的表面9A和与其相反一侧的背面9B的板状的部件。表面9A以及背面9B例如优选为在图的左右方向上长地延伸的长方形的平面形状。但是表面9A以及背面9B不限于这样的平面形状，例如也可以为在图的左右方向上长地延伸的椭圆状、或者如角部带有倒圆那样的长方形的平面形状。
布线部件9在通过大致接合于第2焊料层8上而与第2焊料层8在平面上重叠的区域具有表面9A部分地向背面9B侧凹陷的布线部件凹部9C。另外，布线部件9在树脂制的箱体10的成形时，在形成其的树脂材料之中被部分地夹入，通过嵌件成型(insert molding)工序而与箱体10构成为一体。即布线部件9构成为例如通过嵌件成型工序而其一部分被嵌入到箱体10内。用剖视图示出图4的右方的箱体10的部分，以便能够知晓这样的箱体10内部的状态。
关于布线部件9，在弯曲部9D处，表面9A以及背面9B例如以大致正交的方式弯曲。以该弯曲部9D为边界，布线部件9具有：水平延伸部9E，在箱体10的主体所包围的空间区域内，在图4的左右方向上延伸；以及铅垂延伸部9F，被嵌入到箱体10，在图4的上下方向上延伸。
箱体10当在俯视时例如绝缘基板1为矩形形状的情况下具有沿着其外边缘部的形状的矩形的框体状。箱体10具有图4的最上部的表面10A和与其相反一侧的背面10B。以使箱体10的背面10B与绝缘基板1的表面1A的比较靠近外边缘的区域相接的方式，箱体10载置以及连接于绝缘基板1之上。由此，布线部件9的水平延伸部9E中的背面9B的一部分以与第2焊料层8的表面8A相接的方式被载置，形成于布线部件9的表面9A的布线部件凹部9C以与第2焊料层8大致重叠的方式被载置。
箱体10优选例如由PPS(聚苯硫醚)树脂形成。箱体10的框体具有箱体内侧面10C，该箱体内侧面10C与被箱体10的框体包围的空间区域相面对。此外，在图4中，作为布线部件9的一部分的铅垂延伸部9F被嵌入的右侧的箱体内侧面10C在图的铅垂方向上笔直地延伸，但左侧的箱体内侧面10C包括内侧面10C1和内侧面10C2。但是，其是一个例子，不限于这样的方案。另外，在图4中，布线部件9的铅垂延伸部9F的最上部从箱体10的表面10A露出到其外侧，被用作与外部连接的连接端子。进而，在图4中，例如也可以通过以从内侧面10C2连接至内侧面10C1、进而表面10A的方式延伸，从而形成露出到箱体10的外侧并与外部连接的连接端子11。
此外，在图4以及以后的各图(除了一部分之外)中，根据使以嵌入到箱体10的方式配置的布线部件9的铅垂延伸部9F的说明变容易的观点，仅限于图4的右侧的箱体10及其内部的铅垂延伸部9F的部分用剖视图示出，关于其它部位，用示出从正面侧观察其时的状况的侧视图示出。
在如图4那样布线部件9以及箱体10与绝缘基板1组合的状态下，通过回流工序，绝缘基板1、半导体芯片5以及布线部件9经由第1焊料层4以及第2焊料层8相互焊接。具体而言，绝缘基板1、半导体芯片5以及布线部件9被加热。于是，利用第1焊料层4而绝缘基板1与半导体芯片5接合，且利用第2焊料层8而半导体芯片5与布线部件9接合。由此，第1焊料层4成为第1焊接部4S，第2焊料层8成为第2焊接部8S。即在如图4那样布线部件9以及箱体10与绝缘基板1组合的状态下，其在回流炉内被加热，在预先提供的焊料熔融之后硬化，从而其上下间被接合。另外同时，在通过上述加热而第2焊料层8熔融之后硬化，从而成为第2焊接部8S，其上下间被接合。
当在回流工序中第1焊料层4熔融而成为第1焊接部4S时，多个第1临时固定部3也被加热硬化。此外，在第1焊料层4的熔融之前，第1临时固定部3所包含的在比焊料的熔点低的温度下挥发的材料(溶剂成分等)挥发。另外，当在回流工序中第2焊料层8熔融而成为第2焊接部8S时，多个第2临时固定部7也被加热硬化。与上述同样地，在第2焊料层8的熔融之前，第2临时固定部7所包含的在比焊料的熔点低的温度下挥发的材料(溶剂成分等)挥发。第2临时固定部7被配置成被第2焊料层8的表面的一部分覆盖即可，既可以与第2焊接部8S的端面接触，但也可以不接触。
在第1临时固定部3以及第2临时固定部7包含银的金属烧结材料的情况下，银扩散到第1焊料层4以及第2焊料层8。因此，第1临时固定部3与第1焊料层4的边界、以及第2临时固定部7与第2焊料层8的边界逐渐变得模糊。即成为在配置有第1临时固定部3以及第2临时固定部7的位置的中心处银的浓度最高，随着远离该中心银浓度逐渐减少的状况。因此，实际上在图4以后，第1临时固定部3与第1焊料层4的边界、以及第2临时固定部7与第2焊料层8的边界不具有各图所示的清楚的形状，不以可视的方式存在。但是，在图4以后，根据示意地示出原本存在第1临时固定部3等的区域的观点，图示出第1临时固定部3以及第2临时固定部7。
参照图5，在通过图4的工序而绝缘基板1、半导体芯片5以及布线部件9用焊料一体化之后，例如半导体芯片5的表面5A上的未图示的栅极电极等与连接端子11利用键合线13接线。该键合线13例如由一般公知的铝的细线构成，其剖面例如优选为直径为200μm的圆形。在由绝缘基板1的表面1A和箱体10的箱体内侧面10C形成的容器状的部分内，通过注入而填充一般公知的环氧树脂等密封树脂12。由此，上述容器状的部分内的半导体芯片5以及布线部件9的水平延伸部9E等被密封树脂12密封。通过以上的各工序，形成作为本实施方式的半导体装置的功率模块101。
接下来，虽然还存在一部分内容与上述重复的部分，但使用图6，说明通过以上的各工序形成的功率模块101。
参照图6(A)、(B)，在功率模块101中，在绝缘基板1之上配置半导体芯片5，在半导体芯片5之上配置平板状的布线部件9。绝缘基板1与半导体芯片5利用第1焊接部4S接合。半导体芯片5与布线部件9利用第2焊接部8S接合。
在绝缘基板1的表面1A上以相互隔开间隔散布的方式配置有作为多个例如4个第1区域的第1混合区域3。如上所述，在图6(A)、(B)等的功率模块101中实际上不存在原本存在第1临时固定部3以及第2临时固定部7的区域的最外部的边界线。但是原本为第1临时固定部3的区域是金属材料的组成与第1焊接部4S不同的区域。另外，原本为第2临时固定部7的区域是金属材料的组成与第2焊接部8S不同的区域。这样根据使金属材料的组成与周围不同的区域可视化的观点，将它们分别示意地表示成第1混合区域3以及(作为第2区域的)第2混合区域7。
第1混合区域3在与第1焊接部4S相同的层相互隔开间隔地配置有多个例如4个。在此，在俯视第1焊接部4S时的矩形形状的4个角部的每一个角部配置有第1混合区域3。成为构成第1焊接部4S的基础的第1焊料层4所包含的焊料和第1临时固定部3所包含的金属材料在由于加热而熔融时混合存在，从而形成第1混合区域3。由于该混合存在，第1混合区域3为与第1焊接部4S相比焊料的组成量少、第1临时固定部3的金属组成量多的组成。
此外，第1焊接部4S的部分在俯视的情况下的中央部及其外侧的比较远离第1混合区域3的区域为大致与原来的第1焊料层4相同的组成。即该部分大致由焊料构成。
与上述同样地，第2混合区域7在与第2焊接部8S相同的层相互隔开间隔地配置有多个例如4个。在此，在俯视第2焊接部8S时的矩形形状的4个角部的每一个角部配置有第2混合区域7。成为构成第2焊接部8S的基础的第2焊料层8所包含的焊料和第2临时固定部7所包含的金属材料在由于加热而熔融时混合存在，从而形成第2混合区域7。由于该混合存在，第2混合区域7为与第2焊接部8S相比焊料的组成量少、第2临时固定部7的金属组成量多的组成。
此外，第2焊接部8S的部分在俯视的情况下的中央部及其外侧的比较远离第2混合区域7的区域为大致与原来的第2焊料层8相同的组成。即该部分大致由焊料构成。
在多个第1混合区域3之上配置有半导体芯片5。半导体芯片5以部分地搭在多个第1混合区域3各自的表面上、且与第1焊接部4S一起与第1混合区域3部分地接触的方式，作为整体而配置于第1混合区域3的上方的位置。因而，多个第1混合区域3分别与绝缘基板1和半导体芯片5这双方相接。由此，确立作为功率模块101的方式。而且，多个第1混合区域3各自的一部分被嵌入到第1焊接部4S内。具有矩形形状的第1焊接部4S介于绝缘基板1的表面1A与半导体芯片5的背面5B之间，第1焊接部4S的表面4A与背面5B接触，第1焊接部4S的背面4B与表面1A接触。多个第1混合区域3被配置成与俯视矩形形状的第1焊接部4S时的4个角部重叠。
此外，根据确保第1焊接部4S的厚度在其整体中为线材突起2的剖面的圆形的直径以上的观点而配置以与绝缘基板1的表面1A上接触的方式载置的线材突起2。以与绝缘基板1的表面1A和半导体芯片5的背面5B这双方相接的方式配置有线材突起2，以填充被表面1A和背面5B夹持的区域的整体的方式配置第1焊接部4S，从而其厚度大致恒定。
在半导体芯片5的表面5A上，例如作为构成半导体芯片5的一个部件的两个上表面电极6相互隔开间隔地配置，但上表面电极6的数量不限于此。在上表面电极6的表面6A侧，虽然未图示，但例如形成有镍的金属膜。由于该镍的金属膜，上表面电极6与其之上的第2焊料层8的接合状态良好。而且，在各个上表面电极6之上，相互隔开间隔地配置有多个例如各4个第2混合区域7。第2混合区域7以具有与第2焊接部8S不同的组成的方式，与第2焊接部8S等接合。具体而言，例如银或者金的浓度在第2混合区域7比周围高第2临时固定部7所包含的量。多个第2混合区域7分别(例如其整体)被嵌入到第2焊接部8S内。
具有矩形形状的第2焊接部8S以部分地搭在多个第2混合区域7之上的方式配置于上表面电极6的表面6A上，在第2焊接部8S的表面8A上即多个第2混合区域7的上方，配置有平板状的布线部件9。多个第2临时固定部7被配置成与俯视矩形形状的第2焊接部8S时的4个角部重叠。
如上那样，绝缘基板1与半导体芯片5利用第1焊接部4S接合，半导体芯片5与布线部件9利用第2焊接部8S接合。因而，半导体芯片5与布线部件9利用第2焊接部8S电连接。
在功率模块101中，第1混合区域3以及第2混合区域7在比焊料的熔点低的温度下硬化。这是因为第1临时固定部3以及第2临时固定部7包含在回流工序中在比焊料的熔点低的温度下硬化的材质。
此外，通过分析功率模块101的完成品，能够验证第1混合区域3大致如图6所示被配置成与第1焊接部4S相接，第2混合区域7大致如图6所示被配置成与第2焊接部8S相接。
布线部件9例如为通过冲压加工而成形的板状的部件。布线部件9利用第2焊接部8S接合于半导体芯片5之上，但覆盖该状态下的半导体芯片5的俯视的情况下的面积的一半以上的面积、即上述情况例如112.5mm2以上的面积量。另外布线部件9的厚度例如为1mm。
参照图7(A)、(B)，作为本实施方式的第2例的半导体装置的功率模块102具有与第1例的功率模块101基本上同样的结构，所以对相同的构成要素附加相同的附图标记，不重复其说明。但是，功率模块102在布线部件9通过注塑成型(outsert molding)工序而与箱体10构成为一体这点上，与其通过嵌件成型工序而与箱体10一体化的功率模块101不同。即在图7中，布线部件9在两个部位具有弯曲部9D，包括水平延伸部9E和铅垂延伸部9F，还包括水平延伸部9G。铅垂延伸部9F在箱体内侧面10C上在上下方向上延伸，水平延伸部9G搭在表面10A上，在表面10A上在左右方向上延伸。根据这样的方案，布线部件9形成为与箱体内侧面10C以及表面10A成为一体。布线部件9也可以为功率模块101、102中的任意的方案。
接下来，说明本实施方式的作用效果。
假设当在本实施方式中不存在在绝缘基板1的表面1A上以散布的方式提供多个第1临时固定部3的工序、以及在半导体芯片5的表面5A上以散布的方式提供多个第2临时固定部7的工序的情况下，需要花费防止第1焊料层4与半导体芯片5之间的位置偏离的工夫。具体而言，例如一边使用在半导体芯片5的搭载位置的外周设置有壁部的位置偏离防止用的夹具来固定半导体芯片5相对于绝缘基板1的位置，一边进行第1次回流工序，绝缘基板1与半导体芯片5接合。之后，将箱体10安装到绝缘基板1，提供第2焊料层8，对半导体芯片5上的上表面电极6和板状的布线部件9进行第2次回流工序。由此，半导体芯片5与布线部件9接合。这样，在不使用第1临时固定部3以及第2临时固定部7的情况下，为了各部件的接合，需要进行2次回流工序。
再次参照图7，布线部件9与箱体10成为一体，相对于箱体10而在期望的位置配置布线部件9。因此，如果半导体芯片5之下的第1焊接部4S发生位置偏离，则难以进行基于半导体芯片5之上的第2焊接部8S的半导体芯片5与布线部件9的接合。另外，如果半导体芯片5之下的第1焊接部4S发生位置偏离，则由此不具有用于使电流在半导体芯片5中流过的通路所需的剖面面积。因此，通电到半导体芯片5时的电流通路的电阻变大。由此，半导体芯片5的放热量变大，可靠性有可能会下降。
结合图3、图4、图7，参照图8，在半导体芯片5的上侧的表面上，配置有用于连接图7所示的键合线13的焊盘16。此外，焊盘16在图7(B)中被省略图示。假如在图3以及图4中，半导体芯片5之上的第2焊料层8发生位置偏离，被配置成重叠于焊盘16的正上方，则在之后的基于键合线13的接线的工序中，键合线13的接合性有可能会下降。
另外，在半导体芯片5的表面的外周配置有保护环17。保护环17为用于确保与半导体芯片5的外侧的各部件的绝缘性的部件。如果在由于第2焊料层8的位置偏离而与保护环17重叠的位置以与保护环17相接的方式形成第2焊接部8S，则有可能会发生保护环17所致的半导体芯片5的绝缘耐压的下降。另外，如果第2焊料层8发生位置偏离，则以进入到半导体芯片5与布线部件9之间的区域的方式填充的密封树脂12的流动被阻碍。如果在半导体芯片5与布线部件9之间的区域的一部分处未填充密封树脂12，则在该区域形成空洞，还有可能会发生由此而导致的绝缘不良。
但是，在本实施方式中，在绝缘基板1的表面1A上，经由多个第1临时固定部3而载置第1焊料层4以及半导体芯片5，在其之上经由多个第2临时固定部7而载置第2焊料层8以及布线部件9，从而它们通过回流工序被焊接。以在由于第1临时固定部3的粘性而半导体芯片5临时固定于绝缘基板1的状态下用第2临时固定部7临时固定于半导体芯片5的方式载置布线部件9，所以能够通过1次回流工序将这所有的部件以具有高的位置精度的方式接合。因而，能够在由第1临时固定部3等抑制回流工序之前的处置时以及输送时的各部件间的位置偏离的状态下，仅通过1次回流工序而以高的生产率提供功率模块101。
通过减少回流工序的次数，能够减少将半导体芯片5暴露在大气中的时间。因此，能够降低纤维素以及聚酯等异物附着于半导体芯片5的表面上而引起绝缘耐压的下降等特性不良的风险。
这样的效果能够通过第1临时固定部3以及第2临时固定部7在从室温至焊料的熔点为止的温度范围具有粘性而实现。在此，室温意味着设置有搭载半导体芯片5的装置以及回流炉的房间的室温即15℃以上。另外，在此，焊料的熔点设为220℃。这是因为能够在回流工序前的状态下，利用第1临时固定部3以及第2临时固定部7所具有的粘性来临时固定。
第1临时固定部3以及第2临时固定部7具有热硬化性，所以由于回流工序的热而硬化。但是，第1临时固定部3以及第2临时固定部7优选由在比焊料的熔点低的温度下硬化的材质构成。如果这样做，则第1临时固定部3以及第2临时固定部7通过回流时的加热而固化。因此，即使在回流工序时，箱体10发生热变形，布线部件9发生倾斜以使得板状的布线部件9与半导体芯片5的间隔比设计值小，也能够至少将布线部件9与半导体芯片5的间隔维持成第2临时固定部7的固定后的高度(厚度)以上。这是因为通过至少布线部件9与固化后的第2混合区域7接触，从而其以上的布线部件9向半导体芯片5侧的倾斜以及移动被阻止。因而，能够降低例如布线部件9与半导体芯片5的间隔变得极端小，密封树脂12不流入到布线部件9与半导体芯片5之间的区域而成为未填充的可能性。
接下来，在本实施方式中，在通过上述工序而形成的功率模块101中，多个第1临时固定部3以及第2临时固定部7以散布的方式配置。假如在半导体芯片5的外周的整体或者与半导体芯片5在平面上重叠的整个区域提供第1以及第2临时固定部3、7，则无法确保气体脱离的路径，从而有可能会在第1以及第2焊接部4S、8S内包含空隙。但是，通过如本实施方式那样形成散布的第1临时固定部3以及第2临时固定部7，能够从不配置这些粘接剂的间隙的区域排出空隙，所以能够降低在第1以及第2焊接部4S、8S内残存空隙的可能性。由此，形成具有高的散热性的第1焊接部4S以及第2焊接部8S。
第1临时固定部3以及第2临时固定部7包含在回流工序中在比焊料的熔点低的温度下挥发的材料。由此，能够维持构成第1临时固定部3等的部件的粘性等，并使得在最终得到的第1混合区域3等不包含挥发材料而仅包含所期望的金属材料。
第1临时固定部3以及第2临时固定部7包含在回流工序中在比焊料的熔点低的温度下烧结的银等金属烧结材料。因此，能够仅在由于银扩散而有可能会产生缩孔(shrinkage cavity)的半导体芯片5的外周部，使第1焊料层4以及第2焊料层8的焊料材料变化成在加热的过程中不易产生缩孔的组成。此外，不易产生上述缩孔的组成例如是指Sn－Ag－Cu系的焊料材料的组成。
多个第1混合区域3被配置成与俯视矩形形状的第1焊接部4S时的4个角部重叠，多个第2混合区域7被配置成与俯视矩形形状的第2焊接部8S时的4个角部重叠。多个第1混合区域3分别与绝缘基板1和半导体芯片5这双方相接。进而，第1以及第2混合区域3、7包含银。
第1以及第2焊接部4S、8S的4个角部为由于回流工序时的热循环而应力集中，容易成为产生裂纹的起点的部位。因而，通过在该部位配置包含银的第1以及第2混合区域3、7，从而银扩散到第1以及第2焊接部4S、8S的4个角部内，生成Ag3Sn等针状金属间化合物。由此，特别是第1以及第2焊接部4S、8S的4个角部相比于其它区域，由于该焊接部的组织中的上述针状金属间化合物而被强化，机械强度上升。因此，能够抑制容易成为裂纹发展的起点的第1以及第2焊接部4S、8S的角部处的裂纹发展。另外，能够得到可靠性高的第1以及第2焊接部4S、8S，能够得到可靠性高的功率模块101。进而第1以及第2混合区域3、7所包含的银的导热性高，所以能够提高向该区域中的绝缘基板1侧也就是说图5的下侧的散热性。
但是半导体芯片5之上的第2临时固定部7以及完成品中的第2混合区域7也可以配置于第2焊料层8的俯视的情况下的中央部。如此，则能够降低在完成品中包含金属的第2混合区域7从半导体芯片5之上的第2焊接部8S的载置的区域露出而引起由此而导致的绝缘不良的可能性。
除此之外，在本实施方式中，在第2焊料层8之上载置平板状的布线部件。因此，例如相比于将该布线部件作为键合线的情况，电流路径的剖面面积增加，所以能够使该电流路径高能量密度化。其结果，相比于将布线部件作为键合线的情况，能够使功率模块小型化。
在此，说明构成上述本实施方式的功率模块101、102的各部件的变形例。
绝缘基板1使用在上述中按照铝层、氮化铝层以及铝层这样的顺序层叠而成的结构。但不限于此，例如作为上述第二层的绝缘材料的层，也可以不使用氮化铝层，而使用氧化铝层(Al2O3)、氮化硅层(Si3N4)等陶瓷材料。另外，例如作为上述第1层以及第3层的金属材料的层，也可以不使用铝层，而使用铜的层等。另外，绝缘基板1的俯视的情况下的尺寸以及厚度也不限于上述。另外，还在绝缘基板1的表面1A侧形成镀镍层，但也可以代替镍，而例如形成金或者钛等薄膜，厚度的数值范围也不限于上述。也可以在绝缘基板1的背面1B上，例如通过铸造工序或者锻造工序来安装冷却用的翅片等散热器。这些翅片等散热器也可以通过焊接形成。
线材突起2在上述中设为铝，但不限于此，也可以为银或者铜等。另外线材突起2的圆形的剖面的直径不限于上述100μm，只要为第1焊料层4的厚度以下，就是任意的。如上所述，最终，第1焊接部4S的厚度为线材突起2的圆形的剖面的直径以上。此外，也可以不必配置线材突起2。
通过将银或者铜作为线材突起2，从而它们扩散到第1焊料层4内，生成Ag3Sn等针状的金属间化合物，其被分散到第1焊料层4的焊料组织中。因此，能够使第1焊料层4的机械强度上升，提高第1焊接部4S的可靠性。
第1临时固定部3以及第2临时固定部7例如包含银。但不限于此，第1临时固定部3以及第2临时固定部7也可以包含金或者铜等金属。第1临时固定部3以及第2临时固定部7为由于比回流工序的温度低的温度而硬化的材质，能够应用相对于该回流工序的温度而具有足够的耐热性的任意的材质。另外，第1临时固定部3以及第2临时固定部7不限于单一组份性，也可以为双组份性。另外，第1临时固定部3以及第2临时固定部7的材质既可以相同，也可以不同。另外，第1临时固定部3以及第2临时固定部7只要起到如上所述临时固定半导体芯片5以及布线部件9的效果，就也可以采用膏状的焊料。
第1焊料层4(第1焊接部4S)以及第2焊料层8(第2焊接部8S)不限于Sn与Cu的合金，也可以使用其它材质的焊料。另外，第1焊料层4和第2焊料层8无需为相同的材料，也可以为不同的材料。另外，在上述中，第2焊料层8比第1焊料层4厚，其结果，第2焊接部8S形成为比第1焊接部4S厚。但不限于此，例如既可以是第1焊料层4与第2焊料层8的厚度相同，也可以是第1焊料层4的厚度比第2焊料层8厚。
搭载于半导体芯片5的元件不限于IGBT。即也可以将IC(Integrated Circuit，集成电路)、晶闸管或者MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)搭载于半导体芯片5。进而，作为其它例子，搭载于半导体芯片5的元件既可以为SBD(Schottky Barrier Diode，肖特基势垒二极管)以及SBJ(SchottkyBarrier Junction，肖特基势垒结)等整流元件，也可以应用于功率模块以外的半导体封装体。半导体芯片5的俯视的情况下的尺寸以及厚度不限于上述。
形成于半导体芯片5的表面5A上的上表面电极6也可以如图6以及图7那样设置有两个，但不限于此，例如既可以仅形成1个，也可以形成3个以上。另外，作为上表面电极6，能够使用能够确保与其之上的第2焊料层8的良好的接合性的任意的材质，不限于上述镍，例如也可以使用金或者钛。
平板状的布线部件9不限于上述铜，也可以由铝等形成。另外布线部件9也可以由贴合有铜和因瓦合金等多个金属材料的结构的包覆材料形成。或者布线部件9也可以为在铜制的主体的表面形成有镍或者金等金属薄膜的结构。另外布线部件9的厚度不限于上述1mm。
箱体10的材料不限于上述PPS树脂，如果不因回流工序中的高温而变形，则也可以由PBT(聚对苯二甲酸丁二醇酯)树脂形成。
密封树脂12在上述中为环氧树脂，但不限于此，也可以为能够确保绝缘性的凝胶等。
键合线13不限于栅极布线，也可以用于发射极感测或者温度感测二极管等的布线。另外，键合线13的材质不限于铝，也可以为铜等。另外其剖面的圆形的直径不限于上述200μm。
实施方式2.
首先，使用图9～图11，说明本实施方式的功率模块的制造方法。本实施方式中的功率模块的制造方法基本上与图1～图5的实施方式1的功率模块的制造方法相同，所以关于同样的工序，省略其说明。另外，以下，对与实施方式1相同的构成要素附加相同的附图标记，不重复其说明。
参照图9，在本实施方式中，在通过图2的工序而载置形成有上表面电极6的半导体芯片5之后，对半导体芯片5以及上表面电极6的表面5A、6A利用加压夹具14从其上方向下方加压(按压)。图10是进行了图9的按压工序之后的方案。参照图11，进而，在通过图3的工序而载置第2临时固定部7以及第2焊料层8之后，载置布线部件9之前，对第1焊料层4以及第2焊料层8与半导体芯片5的层叠部利用加压夹具15向绝缘基板1侧即下方按压。此外，也可以如图9～图11所示，在按压半导体芯片5和第1焊料层4的工序之后将在其之上层叠的第2焊料层8一并再次进行按压。或者也可以在层叠第2焊料层8之后仅通过1次按压工序而向下方按压第1焊料层4以及第2焊料层8与半导体芯片5的层叠部。
此外，通过本实施方式的上述工序而最终形成的半导体装置为与实施方式1同样的功率模块101、102。
接下来，参照图12以及图13，说明本实施方式的作用效果。本实施方式除了起到与实施方式1同样的效果之外，还起到以下的作用效果。
参照图12，假设在没有上述加压工序而在当进行回流工序之前层叠的各部件间存在间隙的情况下，在将箱体10搭载于绝缘基板1的表面1A上时，板状的布线部件9有可能会以被折弯的方式变形。当布线部件9发生变形时，在回流工序后的第2焊料层8未充分地形成圆角(fillet)，而基于该第2焊料层8的接合的可靠性有可能会下降。
另外，参照图13，有可能会产生箱体10成为相对于绝缘基板1的表面1A浮起的状态这样的不好的情况。如果成为这样的状态，则有可能会产生密封树脂12从由绝缘基板1和箱体10形成的容器状的部分内经由上述箱体10的浮起的部分而漏出到其外侧这样的不好的情况。
进而，考虑当在加热至焊料的熔融温度的状态下进行加压的情况下，被加压成比第1焊料层4、半导体芯片5以及第2焊料层8的厚度的合计薄的情况。在该情况下，由于加压而第1焊料层4以及第2焊料层8露出到基于此的应接合的区域的外侧，有可能会引起由此而导致的绝缘不良。
但是，如本实施方式那样，在层叠各部件的阶段，在投入到回流工序之前，实施利用加压夹具14、15的加压工序，从而能够去除各部件间的间隙，能够抑制如上述图12以及图13那样的不好的情况。另外，能够抑制当在焊料的加热后加压的情况下可能发生的焊料的露出以及由此而导致的绝缘不良。
此外，上述加压工序只要能够控制加压夹具14、15的位移以使得不会比第1焊料层4、半导体芯片5以及第2焊料层8的厚度的合计薄，就也可以在回流工序中等加热过程中进行。由此，第1以及第2临时固定部3、7所包含的挥发成分能够脱离，所以能够提供不易产生空隙、散热性优良的功率模块101。
实施方式3.
首先，使用图14～图19，说明本实施方式的功率模块的制造方法。本实施方式中的功率模块的制造方法基本上与图1～图5的实施方式1的功率模块的制造方法相同，所以关于同样的工序，省略其说明。另外以下，对与实施方式1相同的构成要素附加相同的附图标记，不重复其说明。
参照图14，在本实施方式中，也与图1的工序同样地，在绝缘基板1的表面1A上载置线材突起2，以在其排列方向上从俯视的情况下的外侧包围而形成矩形或者正方形的方式在4个部位提供第1临时固定部3。但是，在本实施方式中，也可以是相比于实施方式1，相邻的一对第1临时固定部3A的与沿着表面1A的方向有关的宽度窄。即在此的第1临时固定部3A优选以使将它们相互连结而形成的矩形或者正方形的尺寸比之后搭载的第1焊料层以及半导体芯片的俯视的情况下的尺寸小的方式被提供。
参照图15，与图2的工序同样地，在上述多个第1临时固定部3A之上以相接的方式载置应成为第1焊接部的第1焊料层4。但是，如上所述，相比于实施方式1，将第1临时固定部3连结而成的矩形等的尺寸小，所以在此优选第1临时固定部3的整体与第1焊料层4的背面4B相接，在第1焊料层4的端面的外侧的区域不配置第1临时固定部3的方案。
参照图16，在载置第1焊料层4的工序之后，载置半导体芯片5的工序之前，在第1焊料层4的表面4A上追加地以相互隔开间隔散布的方式提供多个第1临时固定部3。在此，在当俯视的情况下与将上述4个部位的第1临时固定部3连结而成的矩形形状的4个边各自的中央部重叠的位置处提供第1临时固定部3。其结果，多个第1临时固定部3隔着第1焊料层4而配置于其上下双方。
参照图17，半导体芯片5载置于在图16中追加提供的第1临时固定部3B之上。参照图18～图19，关于之后的布线部件9以及箱体10等的组装工序以及回流工序，与图4～图5的实施方式1相同。通过以上的各工序来形成作为本实施方式的半导体装置的功率模块301。
参照图20(A)、(B)，在通过以上的各工序而形成的功率模块301中，构成为多个第1混合区域3具有在图20(A)的上下方向即层叠方向上配置于上层的构造和配置于下层的构造。即在功率模块301中，多个第1混合区域3的一部分(图20(A)的下层)被配置成与第1焊接部4S以及绝缘基板1相接，与半导体芯片5相互隔开间隔，多个第1混合区域3的另一部分(图20(A)的上层)被配置成与第1焊接部4S以及半导体芯片5相接，与绝缘基板1相互隔开间隔。上述下层仅在与第1焊料层4的4个角部重叠的区域分别配置第1混合区域3，上述上层在将该角部彼此连结而成的矩形的4个各边的中央部配置第1混合区域3。这多个第1混合区域3分别(例如其整体)被嵌入到第1焊接部4S内。
此外，通过分析功率模块101的完成品，能够验证第1混合区域3大致如图6所示被配置成与第1焊接部4S相接，第2混合区域7大致如图6所示被配置成与第2焊接部8S相接。
接下来，说明本实施方式的作用效果。本实施方式除了起到与实施方式1同样的效果，还起到以下的作用效果。
在实施方式1中，第1临时固定部3中的至少一部分配置于半导体芯片5的端面的外侧的区域，从而在功率模块101的完成品中，多个第1混合区域3分别与绝缘基板1和半导体芯片5这双方相接。但是通过如实施方式1那样，第1临时固定部3中的至少一部分配置于半导体芯片5的端面的外侧的区域，有时无法使第1混合区域3与绝缘基板1和半导体芯片5这双方接触。即即使如图1那样载置第1临时固定部3，也不一定成为在最终的回流工序后的产品中第1混合区域3与第1焊接部4S相接且与绝缘基板1和半导体芯片5这双方相接的方案。如果无法使第1临时固定部3与绝缘基板1和半导体芯片5这双方接触，则有可能会无法得到第1临时固定部3临时固定半导体芯片5的效果。
因而，如本实施方式那样，使第1临时固定部3以隔着第1焊料层4的方式配置于其上下双方。由此，能够比实施方式1更可靠地使第1临时固定部3的一部分粘接于绝缘基板1，使另一部分粘接于半导体芯片5。这些第1临时固定部3全部粘接于第1焊料层4，所以能够利用它们将绝缘基板1、第1临时固定部3、第1焊料层4以及半导体芯片5相互可靠地临时固定。
如上那样能够得到可靠的临时固定效果，所以在本实施方式中，无需如实施方式1那样，1个第1临时固定部3与绝缘基板1和半导体芯片5这双方接触。更不用说，根据使俯视的情况下的安装面积最小的观点，在本实施方式中，优选以使第1临时固定部3的整体与第1焊料层4完全地重叠的方式，使其整体配置于比俯视的情况下的第1焊料层4的端面靠内侧。
另外，在本实施方式中，第1临时固定部3的数量也增加，但依然被配置成相互隔开间隔地散布，所以与实施方式1同样地，能够降低在第1以及第2焊接部4S、8S内残存空隙的可能性。
实施方式4.
在实施方式3中，不仅是与第1焊料层4的4个角部在平面上重叠的位置，特别是在第1焊料层4的上层还配置大量的第1临时固定部3。通过这样设置比实施方式1多的第1临时固定部3，从而相比于如实施方式1那样仅在与第1焊料层4的4个角部在平面上重叠的位置设置第1临时固定部3的情况，能够更可靠地将半导体芯片5临时固定于相对绝缘基板1的所期望的位置。因此，能够在由第1临时固定部3等抑制回流工序之前的处置时以及输送时的各部件间的位置偏离的状态下，仅通过1次回流工序，更可靠地且以更高的生产率提供功率模块101。
但是，这样在与第1焊料层4的4个角部在平面上重叠的位置以及将它们连结而成的4个边的中央部配置第1临时固定部3的结构不限于如实施方式3那样将其配置于第1焊料层4的上下双方的例子，例如也可以应用于如图21(A)、(B)的功率模块401那样与实施方式1同样的仅1层的第1临时固定部3。在该情况下，也与实施方式3同样地，设置比实施方式1多的第1临时固定部3，从而相比于如实施方式1那样仅在与第1焊料层4的4个角部在平面上重叠的位置设置第1临时固定部3的情况，能够更可靠地将半导体芯片5临时固定于相对绝缘基板1的所期望的位置。另外，相反，只要能够进行可靠的临时固定，就也可以如图22(A)、(B)的功率模块402那样仅在将与第1焊料层4的4个角部在平面上重叠的位置连结而成的4个边各自的中央部配置1层的第1临时固定部3。
也就是说，只要能够得到临时固定的效果，第1临时固定部3的数量就不限于4个或者8个，为其以上或者以下都可以，另外，其配置的位置也能够设为第1焊料层4的端部或与其邻接的任意位置。
另外，在上述各实施方式中，作为第1焊料层4以及第2焊料层8而使用被加工成板状的焊料层，但不限于此，例如也可以使用被加工成线状的焊料。
实施方式5.
在上述实施方式1～4中，都在制造工序中，第1临时固定部3以及第2临时固定部7设为包含银的膏状的部件。或者该第1临时固定部3以及第2临时固定部7也可以是其中包含在比焊料熔点低的温度下挥发的材料以及金属烧结材料。
然而，如果为液体材料，则能够利用其表面张力临时固定各部件。因此，在本实施方式中，在制造工序中，将第1临时固定部3以及第2临时固定部7设为由在回流工序中在比焊料的熔点低的温度下挥发的材料构成的临时固定部。在此，第1临时固定部3以及第2临时固定部7由该挥发的材料构成意味着不包含银等金属材料等，而仅由挥发的材料构成。具体而言，本实施方式的第1临时固定部3以及第2临时固定部7仅由焊剂等液体材料构成。
焊剂在比焊料的熔点低的温度下挥发。因此，只要在回流工序中在第1焊料层4以及第2焊料层8的焊料熔融的温度以下的温度下设置足够的预热时间，焊剂就完全被去除。特别是在本实施方式中，作为第1临时固定部3以及第2临时固定部7，优选使用具有还原性的焊剂。只要这样做，就能够提高针对利用它们而固定的半导体芯片5以及布线部件9的接合性。
此外，在本实施方式中，作为第1临时固定部3等的焊剂完全被去除。因此，例如如图6(A)的功率模块101等那样，在完成品中，在与第1焊接部4S相同的层，不形成以具有与第1焊接部4S不同的组成的方式接合的第1混合区域3等。即成为从图6(A)等除掉第1混合区域3以及第2混合区域7的、各部件间利用第1焊接部4S以及第2焊接部8S接合的结构。
第1临时固定部3以及第2临时固定部7仅配置于第1焊料层4以及第2焊料层8的俯视的情况下的角部等一部分的区域。因此在第1临时固定部3以及第2临时固定部7挥发而去除之后，被去除而成为空洞的区域在第1焊接部4S以及第2焊接部8S被封闭而成为空隙的可能性低。
此外，本实施方式中的第1临时固定部3以及第2临时固定部7只要为在回流工序中在比焊料的熔点低的温度下挥发的液体材料即可。因而，第1临时固定部3以及第2临时固定部7不限于焊剂，也可以为水或者乙醇。
实施方式6.
图23以及图24示出的各工序对应于实施方式1的图2以及图3示出的各工序。参照图23以及图24，在本实施方式中，也与实施方式1同样地，使用包含银的膏状的部件等的第1临时固定部3以及第2临时固定部7。但是，在图23以及图24中，在俯视的情况下，第1焊料层4比半导体芯片5稍微小。具体而言，例如如果半导体芯片5的俯视的情况下的尺寸为纵15mm、横15mm，则第1焊料层4的俯视的情况下的尺寸为纵14mm、横14mm。此外，在实施方式1中，设想基本上第1焊料层4的俯视的情况下的尺寸与半导体芯片5大致相同。仅在这一点上，本实施方式与实施方式1不同。
即使如本实施方式那样设定，通过使第1焊料层4例如比实施方式1稍微厚等使提供的焊料的量比实施方式1增加，从而也能够最终得到与实施方式1同样的第1焊接部4S。这是因为焊料在熔融后濡湿并扩散。
另外，只要如本实施方式那样进行，则即使在第1焊料层4的焊料的熔融后从第1临时固定部3产生挥发成分的情况下，其挥发成分也被取入到焊料中。由此，能够抑制来自第1临时固定部3的挥发成分所致的空隙的产生。
实施方式7.
本实施方式是将上述实施方式1～6的半导体装置应用于电力变换装置的实施方式。本发明并不限定于某个电力变换装置，但以下作为实施方式7，说明将本发明应用于三相的逆变器的情况。
图25是示出应用了本实施方式的电力变换装置的电力变换系统的结构的框图。图25所示的电力变换系统包括电源1000、电力变换装置2000、负载3000。电源1000为直流电源，将直流电力供给到电力变换装置2000。电源1000能够由各种部件构成，例如，既能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为其它直流电力的DC/DC转换器构成电源1000。
电力变换装置2000为连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，将交流电力供给到负载3000。电力变换装置2000如图6所示具备将输入的直流电力变换为交流电力而输出的主变换电路2010和将控制主变换电路2010的控制信号输出到主变换电路2010的控制电路2030。
负载3000为利用从电力变换装置2000供给的交流电力驱动的三相的电动机。此外，负载3000并不限于某个用途，为搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下，说明电力变换装置2000的详细内容。主变换电路2010具备开关元件和回流二极管(未图示)，通过由开关元件进行开关，从而将从电源1000供给的直流电力变换为交流电力，供给到负载3000。主变换电路2010的具体的电路结构存在各种结构，本实施方式的主变换电路2010为2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件反并联的6个回流二极管。由与上述实施方式1～6中的任意的功率模块101、201、202、301相当的半导体模块2020构成主变换电路2010的各开关元件以及各回流二极管中的至少任意一个。6个开关元件中的每两个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路2010的3个输出端子与负载3000连接。
另外，主变换电路2010具备驱动上述各开关元件以及各回流二极管中的至少任意一个(以下，记载为“(各)开关元件”)的驱动电路(没有图示)。但是，驱动电路既可以内置于半导体模块2020，也可以为与半导体模块2020分开地具备驱动电路的结构。驱动电路生成驱动主变换电路2010的开关元件的驱动信号，提供到主变换电路2010的开关元件的控制电极。具体而言，依照来自后述控制电路2030的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号成为开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路2030控制主变换电路2010的开关元件以使所期望的电力供给到负载3000。具体而言，根据应供给到负载3000的电力来计算主变换电路2010的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制来控制主变换电路2010。然后，在各时间点以使导通信号输出到应成为导通状态的开关元件、使截止信号输出到应成为截止状态的开关元件的方式，将控制指令(控制信号)输出到主变换电路2010所具备的驱动电路。驱动电路依照该控制信号，将导通信号或者截止信号作为驱动信号而输出到各开关元件的控制电极。
在本实施方式的电力变换装置中，作为主变换电路2010的开关元件和回流二极管而应用实施方式1～6的功率模块，所以能够实现部件间的位置偏离的抑制以及散热性的提高等。
在本实施方式中，说明了将本发明应用于2电平的三相逆变器的例子，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但既可以为3电平或多电平的电力变换装置，也可以在将电力供给到单相负载的情况下将本发明应用于单相的逆变器。另外，在将电力供给到直流负载等的情况下，还能够将本发明应用于DC/DC转换器、AC/DC转换器。
另外，应用了本发明的电力变换装置并不限定于上述负载为电动机的情况，例如，还能够用作放电机床或激光机床、或者感应加热烹调器或非接触器供电系统的电源装置，进而，还能够用作太阳能发电系统及蓄电系统等功率调节器。
也可以以将以上叙述的各实施方式(所包含的各例)所记载的特征在没有技术矛盾的范围适当地组合的方式应用。
本次公开的实施方式应被认为在所有的点是例示，并非限制性的。本发明的范围不是通过上述说明示出，而是通过权利要求书示出，意图包含与权利要求书同等的意义以及范围内的所有的变更。

Claims (16)

1.一种半导体装置的制造方法，具备：
在基板的表面上以相互隔开间隔散布的方式提供多个第1临时固定部的工序；
在所述多个第1临时固定部之上以相接的方式载置被加工成板状的第1焊料层的工序；
在所述第1焊料层之上载置半导体芯片的工序；
在所述半导体芯片的表面上以相互隔开间隔散布的方式提供多个第2临时固定部的工序；
在所述多个第2临时固定部之上以相接的方式载置被加工成板状的第2焊料层的工序；
在所述第2焊料层之上载置平板状的布线部件的工序；以及
将所述基板、所述半导体芯片以及所述布线部件进行加热，利用所述第1焊料层将所述基板与所述半导体芯片接合，且利用所述第2焊料层将所述半导体芯片与所述布线部件接合的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在载置所述第2焊料层的工序之后，载置所述布线部件的工序之前，还具备将所述第1焊料层以及所述第2焊料层与所述半导体芯片的层叠部向所述基板侧按压的工序。
3.根据权利要求1或者2所述的半导体装置的制造方法，其中，
在载置所述第1焊料层的工序之后，载置所述半导体芯片的工序之前，还具备在所述第1焊料层的表面上以相互隔开间隔散布的方式追加提供所述多个第1临时固定部的工序。
4.根据权利要求1～3中的任意一项所述的半导体装置的制造方法，其中，
所述第1临时固定部以及所述第2临时固定部包含在回流工序中在比焊料的熔点低的温度下硬化的材质。
5.根据权利要求1～4中的任意一项所述的半导体装置的制造方法，其中，
在提供所述第1临时固定部以及所述第2临时固定部的工序中提供的所述第1临时固定部以及所述第2临时固定部为在从室温至焊料的熔点为止的温度范围具有粘性的粘接剂。
6.根据权利要求1～5中的任意一项所述的半导体装置的制造方法，其中，
所述第1临时固定部以及所述第2临时固定部包含在回流工序中在比焊料的熔点低的温度下挥发的材料。
7.根据权利要求6所述的半导体装置的制造方法，其中，
所述第1临时固定部以及所述第2临时固定部包含在回流工序中在比焊料的熔点低的温度下烧结的金属烧结材料。
8.根据权利要求1～3中的任意一项所述的半导体装置的制造方法，其中，
所述第1临时固定部以及所述第2临时固定部由在回流工序中在比焊料的熔点低的温度下挥发的材料构成。
9.根据权利要求8所述的半导体装置的制造方法，其中，
在回流工序中在比焊料的熔点低的温度下挥发的所述材料为焊剂。
10.一种半导体装置，具备：
基板；
半导体芯片，配置于所述基板之上；以及
平板状的布线部件，配置于所述半导体芯片之上，
所述基板与所述半导体芯片利用第1焊接部接合，
所述半导体芯片与所述布线部件利用第2焊接部接合，
所述半导体装置还具备：
多个第1区域，相互隔开间隔地配置于与所述第1焊接部相同的层，具有与所述第1焊接部不同的组成；以及
多个第2区域，相互隔开间隔地配置于与所述第2焊接部相同的层，具有与所述第2焊接部不同的组成。
11.根据权利要求10所述的半导体装置，其中，
所述第1区域以及所述第2区域在比焊料的熔点低的温度下硬化。
12.根据权利要求10所述的半导体装置，其中，
所述第1区域以及所述第2区域包含银。
13.根据权利要求10～12中的任意一项所述的半导体装置，其中，
所述第1焊接部以及所述第2焊接部具有矩形形状，
所述多个第1区域被配置成与俯视所述第1焊接部时的4个角部重叠，
所述多个第2区域被配置成与俯视所述第2焊接部时的4个角部重叠。
14.根据权利要求10～13中的任意一项所述的半导体装置，其中，
所述多个第1区域与所述基板和所述半导体芯片这双方相接。
15.根据权利要求10～13中的任意一项所述的半导体装置，其中，
所述多个第1区域的一部分被配置成与所述第1焊接部以及所述基板相接，与所述半导体芯片相互隔开间隔，
所述多个第1区域的与所述一部分不同的另一部分被配置成与所述第1焊接部以及所述半导体芯片相接，与所述基板相互隔开间隔。
16.一种电力变换装置，具备：
主变换电路，具有权利要求10～15中的任意一项所述的半导体装置，该主变换电路将输入的电力进行变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出到所述主变换电路。
CN201880017458.4A 2017-03-30 2018-03-29 半导体装置及其制造方法、及电力变换装置 Active CN110447094B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-067506 2017-03-30
JP2017067506 2017-03-30
PCT/JP2018/013282 WO2018181727A1 (ja) 2017-03-30 2018-03-29 半導体装置およびその製造方法、ならびに電力変換装置

Publications (2)

Publication Number Publication Date
CN110447094A true CN110447094A (zh) 2019-11-12
CN110447094B CN110447094B (zh) 2023-12-12

Family

ID=63678253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017458.4A Active CN110447094B (zh) 2017-03-30 2018-03-29 半导体装置及其制造方法、及电力变换装置

Country Status (5)

Country Link
US (1) US11183479B2 (zh)
JP (1) JP6685470B2 (zh)
CN (1) CN110447094B (zh)
DE (1) DE112018001741T5 (zh)
WO (1) WO2018181727A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086372A (zh) * 2020-09-21 2020-12-15 南瑞联研半导体有限责任公司 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
WO2019135284A1 (ja) * 2018-01-05 2019-07-11 三菱電機株式会社 半導体装置
WO2020085007A1 (ja) * 2018-10-22 2020-04-30 株式会社日立製作所 電力変換装置
JP7322467B2 (ja) * 2019-03-29 2023-08-08 株式会社デンソー 半導体装置
JP7489933B2 (ja) 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267368A (ja) * 2000-03-17 2001-09-28 Citizen Electronics Co Ltd フリップチップ実装構造
US20060073637A1 (en) * 2004-08-31 2006-04-06 Yoshihiko Yokoyama Method for manufacturing semiconductor device and semiconductor device
CN102474988A (zh) * 2009-07-08 2012-05-23 松下电器产业株式会社 电子元件单元和加强粘合剂
CN103959451A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 半导体装置制造方法以及半导体装置
US20150091149A1 (en) * 2013-09-27 2015-04-02 Ae-nee JANG Stack-type semiconductor package
CN105206540A (zh) * 2014-06-24 2015-12-30 松下知识产权经营株式会社 电子元件安装结构体及电子元件安装结构体的制造方法
CN106471616A (zh) * 2014-07-02 2017-03-01 三菱综合材料株式会社 接合体和多层接合体制法、功率模块基板和带散热器功率模块基板制法及层叠体制造装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120741A (ja) 1990-09-11 1992-04-21 Mitsubishi Electric Corp 半導体装置用部品の接着方法
JP3347279B2 (ja) 1997-12-19 2002-11-20 三菱電機株式会社 半導体装置およびその製造方法
US6197618B1 (en) 2000-05-04 2001-03-06 General Semiconductor Ireland Semiconductor device fabrication using adhesives
US6822331B2 (en) 2001-06-14 2004-11-23 Delphi Technologies, Inc. Method of mounting a circuit component and joint structure therefor
JP3948289B2 (ja) 2002-01-22 2007-07-25 松下電器産業株式会社 電子部品実装方法
JP3666468B2 (ja) 2002-03-19 2005-06-29 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
JP4692101B2 (ja) * 2005-06-27 2011-06-01 ソニー株式会社 部品接合方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
TWI431727B (zh) * 2008-04-03 2014-03-21 Kinik Co 用於承載電子元件之載板結構及其製作方法
DE102008055134A1 (de) 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
US20110038122A1 (en) * 2009-08-12 2011-02-17 Rockwell Automation Technologies, Inc. Phase Change Heat Spreader Bonded to Power Module by Energetic Multilayer Foil
US20130130439A1 (en) * 2011-11-21 2013-05-23 Texas Instruments Incorporated Formed metallic heat sink substrate, circuit system, and fabrication methods
JP2014043382A (ja) 2012-08-27 2014-03-13 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US8704448B2 (en) * 2012-09-06 2014-04-22 Cooledge Lighting Inc. Wiring boards for array-based electronic devices
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US9190375B2 (en) * 2014-04-09 2015-11-17 GlobalFoundries, Inc. Solder bump reflow by induction heating
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
JP2016051837A (ja) * 2014-09-01 2016-04-11 マイクロン テクノロジー， インク． 半導体装置の製造方法
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP6361821B2 (ja) * 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
DE102015211599A1 (de) * 2015-06-23 2016-12-29 Zf Friedrichshafen Ag Ventil
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
WO2017180482A1 (en) * 2016-04-11 2017-10-19 Paradromics, Inc. Neural-interface probe and methods of packaging the same
US10541226B2 (en) * 2016-07-29 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
JP6810915B2 (ja) * 2017-03-17 2021-01-13 富士電機株式会社 はんだ材

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267368A (ja) * 2000-03-17 2001-09-28 Citizen Electronics Co Ltd フリップチップ実装構造
US20060073637A1 (en) * 2004-08-31 2006-04-06 Yoshihiko Yokoyama Method for manufacturing semiconductor device and semiconductor device
CN102474988A (zh) * 2009-07-08 2012-05-23 松下电器产业株式会社 电子元件单元和加强粘合剂
CN103959451A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 半导体装置制造方法以及半导体装置
US20150091149A1 (en) * 2013-09-27 2015-04-02 Ae-nee JANG Stack-type semiconductor package
CN105206540A (zh) * 2014-06-24 2015-12-30 松下知识产权经营株式会社 电子元件安装结构体及电子元件安装结构体的制造方法
CN106471616A (zh) * 2014-07-02 2017-03-01 三菱综合材料株式会社 接合体和多层接合体制法、功率模块基板和带散热器功率模块基板制法及层叠体制造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086372A (zh) * 2020-09-21 2020-12-15 南瑞联研半导体有限责任公司 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法

Also Published As

Publication number Publication date
US20200043887A1 (en) 2020-02-06
WO2018181727A1 (ja) 2018-10-04
DE112018001741T5 (de) 2019-12-19
JP6685470B2 (ja) 2020-04-22
US11183479B2 (en) 2021-11-23
JPWO2018181727A1 (ja) 2019-11-07
CN110447094B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN110447094A (zh) 半导体装置及其制造方法、及电力变换装置
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
US8283763B2 (en) Power semiconductor module and fabrication method thereof
CN103370788B (zh) 半导体装置及其制造方法
US8981538B2 (en) Semiconductor device and a method for manufacturing a semiconductor device
CN107924913A (zh) 半导体装置及半导体装置的制造方法
US10068819B2 (en) Semiconductor device
US20190326262A1 (en) Semiconductor device and power conversion apparatus
CN219017646U (zh) 一种用于高压buck开关电源芯片的封装体
US20140347838A1 (en) Electronic device and manufacturing method of electronic device
JP6818500B2 (ja) 半導体装置および電力変換装置
JP2014078646A (ja) パワーモジュールとその製造方法
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
JP7035920B2 (ja) 半導体装置および電力変換装置
US20220181221A1 (en) Semiconductor module and power converter
US20220415738A1 (en) Power Semiconductor Device and Method of Manufacturing the Same, and Power Conversion Device
US11557531B2 (en) Semiconductor device with metal film, power conversion device with the semiconductor device, and method of manufacturing the semiconductor device
JP2012243905A (ja) パワーモジュールおよびその製造方法
WO2022054560A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6647187B2 (ja) パワーモジュールおよびその製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2020113611A (ja) 半導体装置およびその製造方法
CN117321763A (zh) 功率半导体装置以及电力转换装置
CN110943047A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant