JPS6239043A - 半導体装置用半田コ−ト処理装置及び半田付処理方法 - Google Patents
半導体装置用半田コ−ト処理装置及び半田付処理方法Info
- Publication number
- JPS6239043A JPS6239043A JP60177503A JP17750385A JPS6239043A JP S6239043 A JPS6239043 A JP S6239043A JP 60177503 A JP60177503 A JP 60177503A JP 17750385 A JP17750385 A JP 17750385A JP S6239043 A JPS6239043 A JP S6239043A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- vessel
- section
- solder
- treated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体のリード部に半田コート処理する装置及
び方法に係り、特にプラスチック封止したＩＣ（半導体
集積回路）メモリーなど安価・高信頼性を要求される製
品での残留フラックスによる信頼性低下を減少させるの
に好適な半田ディップ後処理に関する。
び方法に係り、特にプラスチック封止したＩＣ（半導体
集積回路）メモリーなど安価・高信頼性を要求される製
品での残留フラックスによる信頼性低下を減少させるの
に好適な半田ディップ後処理に関する。
現在市販されているリード部への半田コート処理装置は
半田ディップ部と洗浄乾燥部とが別ユニットとなってお
り、前者では被処理品をつかむアームを間欠駆動し、エ
ツチング槽、ブラックス槽、半田ディップ槽と次々に浸
漬させ、アンローダ−により洗浄乾燥部へ移載する。後
者では水・温水・超音波発生ユニットの併用により残留
フラックス除去する。
半田ディップ部と洗浄乾燥部とが別ユニットとなってお
り、前者では被処理品をつかむアームを間欠駆動し、エ
ツチング槽、ブラックス槽、半田ディップ槽と次々に浸
漬させ、アンローダ−により洗浄乾燥部へ移載する。後
者では水・温水・超音波発生ユニットの併用により残留
フラックス除去する。
通常プラスチック封止ＩＣはリードの成形時に発生した
微小すきまがリードとモールドレジン間に多数存在して
おり、この部分に残ったＣＱ″″などの腐食性イオンは
半導体チップ面まで到達しポンディングパッド腐食を発
生させる要因となる。
微小すきまがリードとモールドレジン間に多数存在して
おり、この部分に残ったＣＱ″″などの腐食性イオンは
半導体チップ面まで到達しポンディングパッド腐食を発
生させる要因となる。
このため半導体のレジンモールド品では熱膨張係数の違
いによるリードとモールドレジンの剥離、すきま拡大を
極力抑えるため熱ショックを与えないこと、すきまに浸
入したフラックスを速やかに洗浄除去すること２の２点
が重要となる。
いによるリードとモールドレジンの剥離、すきま拡大を
極力抑えるため熱ショックを与えないこと、すきまに浸
入したフラックスを速やかに洗浄除去すること２の２点
が重要となる。
ここで従来方式を上記２点から見てみると半田ディップ
部ではアームが間欠動作するので被処理品は熱サイクル
を受けることとなる。又洗浄乾燥部へは移載部を経由し
、本洗浄までに時間を要するのでこの間に半田ディップ
時熱せられた残留フラックスとリード材が反応し、一部
分には被処理品の蓄熱により溶媒が蒸発し塩化物がすき
ま部に残存することになる。
部ではアームが間欠動作するので被処理品は熱サイクル
を受けることとなる。又洗浄乾燥部へは移載部を経由し
、本洗浄までに時間を要するのでこの間に半田ディップ
時熱せられた残留フラックスとリード材が反応し、一部
分には被処理品の蓄熱により溶媒が蒸発し塩化物がすき
ま部に残存することになる。
以上のように従来方式ではレジンモールド製品への適用
には欠点があることがわかる、なお、本発明に関連する
先行技術文献としては特開昭５７−１８３３０号公報及
び特開昭５７−１２８０５１号公報が挙げられる。
には欠点があることがわかる、なお、本発明に関連する
先行技術文献としては特開昭５７−１８３３０号公報及
び特開昭５７−１２８０５１号公報が挙げられる。
本発明の一つの目的は半田ディップ後の被処理品に残存
するフラックスを効率良く除去し、信頼性の高い製品を
製造することにある。
するフラックスを効率良く除去し、信頼性の高い製品を
製造することにある。
本発明の他の目的は熱ショックによるリードとレジン間
のすきまの広がりを抑制できる半田処理装置を提供する
ことにある。
のすきまの広がりを抑制できる半田処理装置を提供する
ことにある。
［発明の概要〕
フラックスはリードとモールドレジン間のすきまに浸入
することは避は得ないので最終的にこの部分でのＣＱ−
等の腐食性イオンの残量を少くするには可能な限りフラ
ックスの溶媒中に浸漬してすきまからの溶は出しを多く
すると共にすきまの拡大を抑えるため熱ショックを少な
くするため被処理品の熱履歴が不連続とならない装置を
提供するものである。
することは避は得ないので最終的にこの部分でのＣＱ−
等の腐食性イオンの残量を少くするには可能な限りフラ
ックスの溶媒中に浸漬してすきまからの溶は出しを多く
すると共にすきまの拡大を抑えるため熱ショックを少な
くするため被処理品の熱履歴が不連続とならない装置を
提供するものである。
第２図は一般的なレジン封止半導体ＩＣの外観図の例で
ある。第３図は構造説明図である。金線或はＡｆｌ線の
ような配線５により半導体チップ４のポンディングパッ
ドとリード２が接続された後半導体チップ４はモールド
レジン１で封止される。
ある。第３図は構造説明図である。金線或はＡｆｌ線の
ような配線５により半導体チップ４のポンディングパッ
ドとリード２が接続された後半導体チップ４はモールド
レジン１で封止される。
その後リード２は成形され図示の形状となる。この際リ
ードとモールドレジンとのすきま３が発生する。また半
田は図示Ｓの範囲にコーティングされる。
ードとモールドレジンとのすきま３が発生する。また半
田は図示Ｓの範囲にコーティングされる。
本発明の実施例を第１図により説明する。被処理品１′
は各処理槽へ１ノール６上を搬送される。
は各処理槽へ１ノール６上を搬送される。
この際レールは連続しているためそれ自体に連続した温
度分布をもち被処理品の熱変化を緩衝する役割を果たす
。フラックス槽７次いで半田槽８に浸漬された被処理品
１′は直ちに温水シャワー１０又は温水槽浸漬（洗浄槽
１２でも良い）により残留フラックスを洗い落とし次に
温水超音波等を用いた本洗浄を槽１２内で実施する。こ
こで温水とは常温より高く沸点より低い温度を言うが。
度分布をもち被処理品の熱変化を緩衝する役割を果たす
。フラックス槽７次いで半田槽８に浸漬された被処理品
１′は直ちに温水シャワー１０又は温水槽浸漬（洗浄槽
１２でも良い）により残留フラックスを洗い落とし次に
温水超音波等を用いた本洗浄を槽１２内で実施する。こ
こで温水とは常温より高く沸点より低い温度を言うが。
６０〜７０℃の温度が最も効果的である。熱ショックを
緩衝する手段としてはヒータ、温調系組み込みレールの
併用によりさらに改善される。なお、半田ディップ槽８
と洗浄槽１２との距離が長く移送に時間がかかる場合は
、ＩＣの熱蓄積容量が小さいため冷え易いし、乾燥し易
い、このような場合は途中の移送経路に、図で示したよ
うな温水シャワーにさらすと効果的である。
緩衝する手段としてはヒータ、温調系組み込みレールの
併用によりさらに改善される。なお、半田ディップ槽８
と洗浄槽１２との距離が長く移送に時間がかかる場合は
、ＩＣの熱蓄積容量が小さいため冷え易いし、乾燥し易
い、このような場合は途中の移送経路に、図で示したよ
うな温水シャワーにさらすと効果的である。
本発明によりば被処理品の熱ショックによるリードとレ
ジン間のすきまの拡大が抑えられるつまた本発明によれ
ば残留フラックスの洗浄効果が大きくなるので被処理品
の信頼性が向上する。
ジン間のすきまの拡大が抑えられるつまた本発明によれ
ば残留フラックスの洗浄効果が大きくなるので被処理品
の信頼性が向上する。
第１図は被処理品の斜視図、第２図は被処理品の構造説
明図、第３図は本発明に基づく装置の構成図である。
明図、第３図は本発明に基づく装置の構成図である。
Claims (2)
- １．フラックス処理部と半田ディップ処理部とフラック
ス除去部及び乾燥部と温度分布が連続的に変化するよう
に構成された被処理品の搬送用レールとを具備して成る
ことを特徴とする半導体装置用半田コート処理装置。 - ２．レジン封止された半導体部品の外部接続リード部に
フラックスをコートする工程、上記リードに半田をコー
トする工程、半田コート後上記半導体部品を乾燥雰囲気
にさらすことなく温水にさらす工程とを具備してなるこ
とを特徴とする半導体装置の半田付処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177503A JPS6239043A (ja) | 1985-08-14 | 1985-08-14 | 半導体装置用半田コ−ト処理装置及び半田付処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177503A JPS6239043A (ja) | 1985-08-14 | 1985-08-14 | 半導体装置用半田コ−ト処理装置及び半田付処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239043A true JPS6239043A (ja) | 1987-02-20 |
Family
ID=16032042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177503A Pending JPS6239043A (ja) | 1985-08-14 | 1985-08-14 | 半導体装置用半田コ−ト処理装置及び半田付処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723627B1 (en) * | 1999-10-08 | 2004-04-20 | Nec Corporation | Method for manufacturing semiconductor devices |
-
1985
- 1985-08-14 JP JP60177503A patent/JPS6239043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723627B1 (en) * | 1999-10-08 | 2004-04-20 | Nec Corporation | Method for manufacturing semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610601B2 (en) | Bond pad and wire bond | |
| US20080277772A1 (en) | Methods of Packaging a Semiconductor Die and Package Formed by the Methods | |
| EP0205190A2 (en) | Method of producing a resin packaged semiconductor device | |
| JPS5575282A (en) | Manufacturing method of semiconductor laser device | |
| JPS6239043A (ja) | 半導体装置用半田コ−ト処理装置及び半田付処理方法 | |
| US7572675B2 (en) | Mold flash removal process for electronic devices | |
| US3876461A (en) | Semiconductor process | |
| JPS58158992A (ja) | 半田処理方法 | |
| US2286745A (en) | Heat treating process | |
| JPH05152378A (ja) | テープキヤリアパツケージ | |
| JPH0760881B2 (ja) | 半導体装置の半田塗布方法 | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPS5833848A (ja) | 半導体装置 | |
| JPH06132410A (ja) | プラスチック空胴パッケージの蓋のシール方法 | |
| JPH0362959A (ja) | リードフレームの製造方法 | |
| JPS572537A (en) | Semiconductor device | |
| JPH04261031A (ja) | 半導体素子のダイボンディング方法 | |
| JPS62196859A (ja) | 半導体装置の半田処理方法 | |
| KR19990018012U (ko) | 반도체 제조장비 | |
| JPH04332155A (ja) | 樹脂封止型半導体装置 | |
| JPH02292849A (ja) | リードフレーム | |
| JPH03280454A (ja) | 半導体装置 | |
| JPH02125644A (ja) | 樹脂封止半導体装置 | |
| US20060202332A1 (en) | Semiconductor chip packaging apparatus and method of manufacturing semiconductor chip package | |
| JPS59107543A (ja) | 樹脂封止型集積回路装置の製造方法 |