KR100356771B1 - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100356771B1
KR100356771B1 KR1020000011017A KR20000011017A KR100356771B1 KR 100356771 B1 KR100356771 B1 KR 100356771B1 KR 1020000011017 A KR1020000011017 A KR 1020000011017A KR 20000011017 A KR20000011017 A KR 20000011017A KR 100356771 B1 KR100356771 B1 KR 100356771B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive
circuit board
semiconductor
chip
Prior art date
Application number
KR1020000011017A
Other languages
English (en)
Other versions
KR20000076778A (ko
Inventor
도타요시히사
사자야수유키
타마키카주오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000076778A publication Critical patent/KR20000076778A/ko
Application granted granted Critical
Publication of KR100356771B1 publication Critical patent/KR100356771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

제 1 반도체칩이 이방성 도전 접착제를 이용하여 회로기판에 탑재되고, 그의 일부를 제 1 반도체칩의 외측으로 돌출시킨다. 돌출된 수지에 의해 형성된 지지부 및 제 1 반도체칩상에 제 2 반도체칩을 탑재한다. 지지부에 의해 제 2 반도체칩의 돌출부분을 아래쪽으로부터 지지한다. 따라서, 복수의 적층된 반도체칩을 가진 고밀도화된 반도체장치로서, 회로기판상에 적층된 반도체칩으로부터, 그 위에 탑재된 반도체칩의 일부가 돌출하는 경우에도, 돌출부분에 형성된 전극의 더 양호한 와이어본딩을 실행할 수 있는 반도체장치를 제공할 수 있다.

Description

반도체장치 및 그의 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING THEREOF}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 복수의 반도체칩을 적층함에 의해 고밀도화를 이루는 반도체장치의 제조방법 및 구조에 관한 것이다.
근년, 반도체장치의 소형화가 진행함에 따라, 칩 사이즈 정도로 소형화된 반도체장치가 개발되어 있다. 이 소형화된 반도체장치의 구조를 CSP (칩 사이즈 패키지) 구조라 한다.
도 1O(a) 및 도 1O(b)는 CSP 구조의 반도체장치의 예를 나타낸다.
도 10(a)에 나타낸 CSP 구조의 반도체장치에서는, 반도체칩(50)이 트랜지스터등의 소자(도시 안됨)가 형성되어 있는 측의 면(이하, "능동면"이 라 함)을 위쪽으로 하여 회로기판상에 탑재되어 있다(페이스업 본딩). 능동면에 제공된 전극(이하, 돌기전극과 구별하기 위해서 평면전극(68)이라 함)은 와이어(58)를 이용하여 회로기판(53)에, 구체적으로는 회로기판(53)상에 제공된 배선층(54)의 평면전극(도시 안됨)에 접속되어 있다. 이러한 타입의 와이어(58)를 이용한 전극들 사이의 접속을 일반적으로 와이어본딩이라 한다.
도면에서, 참조부호(60)는 외부접속용 단자로서, 회로기판(53)에 형성된 관통 구멍(61)을 통해 배선층(54)과 접속되어 있다. 반도체칩(50)등이 탑재되어 있는 측의 회로기판(53)의 표면은 피복 수지(59)로써 피복되어 있다.
도 10(b)에 도시된 CSP 구조의 반도체장치에서는, 반도체칩(50)이 능동면을 아래쪽으로 하여 회로기판(53)상에 탑재되어 있다(페이스다운 본딩). 능동면에 형성된 평면전극(도시 안됨)상에는 돌기전극(56)이 형성되어 돌기전극(56)과 배선층(54)상의 평면전극(도시 안됨)에 직접 접속되어 있다. 이러한 타입의 직접 접속 전극의 접속 방식을 일반적으로 플립칩(flip-chip)본딩이라 한다.
또한, 휴대용 정보기기등에 설치될 구조에서는, "부가 가치" 및 용량을 더욱 증가시키려는 시도로서, 하나의 패키지내에 복수의 반도체칩을 탑재시켜 설치밀도를 높이고 있다. 이 경우, 단지 복수의 반도체칩을 평면적으로 배치하는 멀티칩 모듈에서는, 반도체칩의 총면적보다 작은 반도체 패키지를 형성할 수 없다.
이러한 시도에서는, 복수의 반도체칩을 적층 방식으로 탑재함으로써 설치 밀도를 더욱 높이는 기술을 이용하고 있다. 도 11(a) 및 도 11(b)에서는 반도체칩을 적층한 CSP 구조의 반도체장치를 나타낸다.
도 11(a)에 나타낸 CSP 구조의 반도체장치에서는, 회로기판(53)상에 제 1 반도체칩(51) 및 제 2 반도체칩(52)이 적층 방식으로 탑재되고, 그들 각각이 와이어(58)를 이용한 와이어본딩에 의해 회로기판(53)에 접속되어 있다(종래 기술(1)).
도 11(b)에 나타낸 CSP 구조의 반도체장치에서는, 회로기판(53)상에 적층된제 1 반도체칩(51) 및 제 2 반도체칩(52)중, 윗쪽의 제 2 반도체칩(52)은 와이어본딩에 의해, 그리고 아래쪽의 제 1 반도체칩(51)은 플립칩본딩에 의해 회로기판(53)에 접속되어 있다(일본국 공개 특허 공보 제93-47998호(공개일: 1993년 2월26일) 및 일본국 공개 특허 공보 제95-326710호(공개일: 1995년 12월12일) 참조 : 종래 기술 (2)).
또한, 도 12에 나타낸 바와 같이, 일본국 공개 특허 공보 제 88-84128호(공개일: 1988년 4월14일)에서는 상기 종래 기술 (2)와 같은 방식으로 와이어본딩과 플립칩본딩을 조합한 접속 방식을 채용하고, 또한 마더보드등의 회로기판(53')상에, 윗쪽의 제 2 반도체칩(52)이 아래쪽의 제 1 반도체칩(51)보다 크게 설정되어 있는 구성의 반도체장치를 개시하고 있다(종래 기술 (3)).
그러나, 이들 종래의 구성에서는, 사용할 수 있는 반도체칩의 크기나 조합이 제한되어, 용도가 한정되는 문제를 갖고 있다.
즉, 도 11(a)에 나타낸 종래 기술(1)에서는, 윗쪽의 제 2 반도체칩(52)이 아래쪽의 제 1 반도체칩(51)과 같은 크기, 또는 그보다 큰 경우, 제 1 반도체칩(51)의 능동면에 평면전극(68a)을 설치하기 위한 스페이스를 확보할 수 없다. 따라서, 제 1 반도체칩(51)보다 큰 제 2 반도체칩(52)을 이용할 수 없다.
한편, 도 11(b)에 나타낸 종래 기술(2)에서는, 아래쪽의 제 1 반도체칩(51)이 플립칩본딩에 의해 회로기판(53)에 접속되어 있기 때문에, 종래 기술(1)의 문제는 야기되지 않는다.
그러나, 상기 종래 기술(2)에서는, 통상 제 2 반도체칩(52)이 제 1반도체칩(51)보다 작거나 또는 같은 크기로 된다. 이는 윗쪽의 제 2 반도체칩(52)을 크게 하면, 안정적인 와이어본딩을 실행할 수 없기 때문이다. 즉, 제 2 반도체칩(52)의 와이어(58)가 접속되는 평면전극(68)의 아래쪽에 지지부가 없기 때문에, 와이어본딩때의 충격과 하중에 의해 제 2 반도체칩(52)이 파괴되거나, 또는 충분한 하중 및 초음파를 가하지 못할 가능성이 있다.
한편, 도 12에 나타낸 종래 기술(3)에서는, 윗쪽의 제 2 반도체칩(52)을 크게 한 구성이지만, 와이어본딩을 안정적으로 실행하기 위해 제 2 반도체칩(52)의 평면전극(68)은 아래쪽의 제 1 반도체칩(51)의 범위내로 제한적으로 형성되어 있다.
이러한 평면전극(68)이 제 2 반도체칩(52)의 에지에서 떨어져 위치하게 된 구성에서는, 웨이퍼를 반도체칩으로 분할하는 다이싱 공정에서 칩 외주의 소자가 손상을 받거나 또는 칩의 에지에 접촉할 가능성이 높아 지는 문제가 있다.
따라서, 칩들중 하나가 정방형에 가깝고, 다른 하나가 가늘고 긴 직사각형으로 된 조합등, 칩들중 어느 하나의 칩을 아래쪽에 배치하더라도 그중 하나가 돌출되는 조합을 채용할 수 없다.
한편, 돌출한 제 2 반도체칩(52)의 하부에 제 1 반도체칩(51)과 같은 두께의 지지부재를 삽입하는 방법도 제안되었지만, 이 방법은 완전히 같은 두께의 지지부재를 고정밀도로 형성하기가 곤란하고 프로세스가 복잡하여 고비용으로 되기 때문에 바람직하지 못하다.
또한, 윗쪽의 제 2 반도체칩(52)이 작은 경우에도, 제 1 반도체칩(51)에 비하여 훨씬 더 작은 경우에는, 그들을 조합할 수 없다. 즉, 와이어(58)가 너무 길어지게 되어, 와이어흐름 및 와이어 변형이 발생하기 쉽다. 와이어(58)를 배선층(54)의 위치에서 가능한 근접하게 제 1 반도체칩(51)에 접속하려고 시도할때, 제 1 반도체칩(51)의 에지와 접촉하여 단락이 발생된다. 이 문제를 방지하도록, 배선층(54)상에서 제 1 반도체칩(51)에서 먼 위치에 와이어(58)를 접속하면, 패키지의 크기가 커진다.
본 발명의 목적은 복수의 반도체칩을 적층함에 의해 고밀도화를 달성하는 반도체장치에 있어서, 회로기판상에 탑재된 반도체칩으로부터, 다른 반도체칩상에 탑재된 반도체칩의 일부가 돌출하는 경우에도, 돌출부분에 배치된 전극을 이용하여 양호한 와이어본딩을 실행할 수 있는 반도체장치 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 반도체장치의 제조방법은 :
a) 회로기판에 접착제를 도포하여 상기 접착제를 통해 플립칩 본딩에 의해 제 1 반도체칩과 상기 회로기판을 접속하는 공정;
b) 그의 이면이 상기 제 1 반도체칩의 이면에 점착된 상태로 상기 제 1 반도체칩에서 돌출한 돌출부분을 갖는 제 2 반도체칩과 상기 회로기판을, 상기 돌출부분에서의 와이어본딩에 의해 접속하는 공정; 및
c) 상기 접착제의 일부를 이용하여 상기 돌출부분을 지지하는 지지부를 형성하는 공정을 포함한다.
상기 방법에 의하면, 제 1 반도체칩은 접착제를 통한 플립칩본딩에 의해 회로기판에 접속된다. 한편, 제 2 반도체칩은 와이어본딩에 의해 상기회로기판에 접속된다.
종래의 반도체장치의 제조방법에서는, 상기한 플립칩본딩과 와이어본딩의 조합을 이용한 접속방식을 적용하는 경우, 제 1 및 제 2 반도체칩의 크기 및 형상에 제한이 가해지게 된다.
먼저, 종래 시스템에서는, 제 2 반도체칩이 제 1 반도체칩에서 돌출하는 경우, 상기 접속방식을 이용하여 칩과 회로기판을 접속하면, 이하의 문제가 발생된다 :
제 1 반도체칩에서 돌출하는 제 2 반도체칩의 부분에 와이어본딩을 행하면, 그 충격 및 하중에 의해 제 2 반도체칩을 파괴할 염려가 있기 때문에, 종래의 반도체장치의 제조방법에서는, 제 2 반도체칩의 돌출부분 내측에 위치하며 제 1 반도체칩에 의해 지지되는 부분에서 와이어본딩을 실행하여, 상기 제 2 반도체칩의 파괴를 방지하고 있다. 그러나, 이러한 종래의 방법에서는 접속에 사용되는 와이어가 길어지게 되어, 와이어 흐름 및 와이어 변형이 발생하기 쉬운 문제가 있다.
둘째로, 종래의 방법에서는, 2개의 칩중 하나가 다른 하나보다 훨씬 작은 경우, 그중 작은 쪽을 제 2 반도체칩으로 사용하고 있지만, 이 경우도 와이어가 길어지게 되어 와이어 흐름 및 와이어 변형이 발생하기 쉽기 때문에, 이러한 칩의 조합을 이용할 수 없었다.
이에 대하여, 본 발명의 상기 방법에 의하면, 제 1 반도체칩의 접속용으로 사용되는 접착제의 일부를 이용하여 제 2 반도체칩의 돌출부분을 지지하는 지지부를 형성한다.
따라서, 제 2 반도체칩의 돌출부분은 상기 지지부에 의해 지지되어 있으므로 제 2 반도체칩을 파괴하지 않고 상기 돌출부분에 안정적으로 와이어본딩을 실행할 수 있다.
또한, 2개의 칩중 하나가 훨씬 작은 경우에도, 그중 작은 쪽을 제 2 반도체칩이 아니라, 제 1 반도체칩으로 이용할 수 있어, 와이어 유동 및 와이어 변형이 발생하기 쉬운 종래의 문제를 방지할 수 있다.
상기한 바와 같이, 본 발명의 반도체장치의 제조방법에서는, 제 1 및 제 2 반도체칩의 크기 및 형상에 대한 제한이 없기 때문에, 여러가지 크기 및 형상, 예컨대 정방형의 칩과 직사각형의 칩의 조합등을 채용할 수 있어서, 설계의 자유도를 향상시킬 수 있다.
또한, 본 발명의 반도체장치의 제조방법에서는, 상기 지지부를 형성하기 위해 새로운 부재를 별도로 설치하지 않고, 제 1 반도체칩의 접속에 사용되는 접착제의 일부를 이용하기 때문에, 공정의 수 및 비용 증가를 방지할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 반도체장치에는 :
회로기판에 그의 능동면을 대향시킨 상태로 접착제를 이용하여 상기 회로기판에 접속되는 제 1 반도체칩;
그의 이면이 상기 제 1 반도체칩의 이면에 점착된 상태로 상기 제 1 반도체칩에서 돌출한 돌출부분을 가지며, 상기 돌출부분이 와이어를 통해 회로기판에 접속되는 제 2 반도체칩; 및
상기 접착제의 일부에 의해 형성되어, 상기 돌출부분을 지지하는 지지부가 제공된다.
상기 구성에 의하면, 제 1 및 제 2 반도체칩은 그들의 이면이 서로 점착되어 있고, 각각 회로기판에 접속되어 있다. 제 2 반도체칩과 회로기판 사이의 접속은 제 1 반도체칩에서 돌출한 돌출부분에서 실시된다.
즉, 종래의 구성과는 달리, 와이어를 통한 접속은 제 1 반도체칩에 의해 지지되는 제 2 반도체칩의 부분에서 이루어지지 않지만, 접착제의 일부에 의해 형성된 지지부에 의해 배선 부분이 지지되어 있기 때문에, 제 2 반도체칩을 파괴하지 않고 양호한 와이어본딩을 실행할 수 있고, 또한 제 1 반도체칩에 의해 지지되는 제 2 반도체칩의 부분에서 와이어본딩을 실행할 필요가 없게 된다. 따라서, 와이어의 변형이 발생하기 쉬운 종래의 문제를 방지할 수 있다.
본 발명의 다른 목적, 특징, 및 장점은 첨부도면들을 참조한 이하의 상세한 설명으로부터 더욱 명백하게 될 것이다.
도 1은 본 발명의 일실시예로서 CSP 구조의 반도체장치의 단면도,
도 2(a) 내지 2(f)는 도 1에 나타낸 반도체장치의 제조 공정을 나타낸 단면도,
도 3(a) 내지 3(c)는 제 1 반도체칩을 회로기판에 접착하는 공정을 나타낸 단면도,
도 4(a)는 제 2 반도체칩을 탑재한 상태, 도 4(b)는 제 2 반도체칩을 회로기판에 와이어본딩한 상태를 각각 나타낸 단면도,
도 5는 본 발명의 다른 실시예로서, 실장형 반도체장치의 단면도,
도 6(a) 및 도 6(b)는 본 발명의 다른 실시예로서, 제 1 반도체칩과 제 2 반도체칩의 점착예를 나타낸 사시도,
도 7(a) 및 도 7(b)는 점착된 제 1 반도체칩 및 제 2 반도체칩을 회로기판에 탑재하는 공정을 나타낸 단면도,
도 8(a) 및 도 8(b)는 본 발명의 다른 실시예로서, 실장형 반도체장치의 제조 방법을 나타낸 단면도,
도 9(a) 및 도 9(b)는 도 8(b)의 공정 후의 공정들을 나타낸 단면도,
도 1O(a) 및 도 1O(b)는 종래의 반도체장치의 단면도,
도 11(a) 및 11(b)는 종래의 반도체장치의 단면도, 및
도 12는 종래의 다른 반도체장치의 단면도이다.
본 발명에 따른 일 실시예를 도 1 내지 도 5를 참조하여 이하에 설명한다.
본 실시예의 반도체장치는, 도 1에 나타낸 바와 같이, CSP(칩 사이즈 패키지)구조를 가지며, 회로기판(3)상에 제 1 반도체칩(1)과 제 2 반도체칩(2)이 적층되고, 이들 제 1 반도체칩(1) 및 제 2 반도체칩(2)이 피복 수지(9)로써 피복되어 있다. 이하, 제 1 반도체칩(1) 및 제 2 반도체칩(2) 각각에서 트랜지스터등의 소자(도시 안됨)가 형성되어 있는 측의 면을 "능동면"이라 하고, 상기 능동면의 반대측의 면을 "이면"(또는 "배면")이라 한다.
회로기판(3)상의, 제 1 반도체칩(1)이 탑재되는 측의 한 표면에 배선층(4)이 형성되고, 그 반대측의 면에 실장용 외부단자(10)가 형성되어 있다. 실장용 외부단자(10)와 배선층(4)은 회로기판(3)에 제공된 관통 구멍(11)을 통해 전기적으로 접속되어 있다.
제 1 반도체칩(1)에는 능동면이 회로기판(3)을 향해 탑재되어 있다. 능동면에 형성되어 있는 평면전극(도시 안됨)에는, 돌기전극(6)이 형성되고, 이 돌기전극(6)과 회로기판(3)의 배선층(4)의 평면전극(도시 안됨)이 접속되어 있다. 즉, 제 1 반도체칩(1)은 회로기판(3)에 플립칩본딩되어 있다.
제 2 반도체칩(2)은 제 1 반도체칩(1)보다 길이 및 폭이 크고, 능동면이 회로기판(3)측의 반대쪽을 향해 탑재되어 있다. 제 2 반도체칩(2)의 이면은 절연성 접착제(7)에 의해 제 1 반도체칩(1)의 이면에 결합된다. 능동면의 평면전극(18)은 제 1 반도체칩(1) 및 제 2 반도체칩(2)을 적층한 상태에서 돌출된 부분상에 형성되어 회로기판(3)의 배선층(4)의 평면전극(도시 안됨)과 상기 평면전극(18)이 와이어(8)에 의해 접속되어 있다. 즉, 제 2 반도체칩(2)은 회로기판(3)에 와이어본딩되어 있다.
또한, 도 12에 나타낸 종래의 반도체장치와 다르게, 평면전극(18)이 하부로부터 지지부(21)에 의해 지지된 제 2 반도체칩(2)의 돌출부(돌출 부분)에 제공되어 있다. 따라서, 평면전극(18)이 돌출부에 형성되더라도, 돌출부가 지지부(21)로써 지지되어 있기 때문에, 충격과 하중에 의해 제 2 반도체칩(2)을 파괴하지 않게 되며, 따라서 충분한 하중이나 초음파를 가하여 안정적인 와이어본딩을 실행할 수 있다.
상기 지지부(21)는, 후술하는 바와 같이, 제 1 반도체칩(1)을 회로기판(3)에 플립칩본딩할 때에 사용하는 필름상의 이방성 도전 접착제(20)의 일부가 경화되어 형성된다.
다음, 상기 구조를 갖는 반도체장치의 제조 공정에 대해 도 2(a) 내지 2(f), 및 도 4(a)와 4(b)를 참조하여 설명한다. 도 2(a) 내지 2(f)는 복수의 상기 반도체장치를 제조하는 공정을 나타낸 단면도이며, 예컨대 4개의 CSP 구조의 반도체장치를 일괄 제조하는 경우를 나타내고 있다.
먼저, 도 2(a)에 나타낸 바와 같이, 필름상의 이방성 도전 접착제(20)를 회로기판(3A)에 부착하여 가압착한다. 회로기판(3A)에는, 도면에 특별히 도시하지 않았지만, 상기 배선층(4)이 4개 형성되어 있고, 각각의 배선층(4)을 덮는 방식으로 이방성 도전 접착제(20)를 가압착한다. 상기 가압착은, 예컨대 1Okgf/cm2의 압력하에서, 10초 동안 100℃로 가열하여 실행될 수 있다.
이방성 도전 접착제(20)는 후술하는 이유에 의해 열경화성의 수지로 제조됨이 바람직하며, 예컨대, 에폭시를 베이스로 한 열경화성 바인더에, Au 및 Ni의 금속입자 및 수지에 금속 도금하여 얻어진 입자등의 도전입자를 분산 혼입시킨 필름상의 접착수지이다.
또한, 이방성 도전 접착제(20) 이외에, 돌기전극(6)과 회로기판(3A)의 평면전극 사이의 접합 공정의 신뢰성이 충분히 제공되는 접착제이면, 절연성의 접착제를 이용할 수 있다. 절연성의 접착제로는, 예컨대 수지의 접착력 및 수축력만을 이용하여 돌기전극(6)과 회로기판(3A)의 평면전극 사이의 도통이 얻어지는 타입의 접착제를 이용할 수 있다. 또한, 후술하는 실시예 3에서 이용되는 접착시트(23)(도 8(a) 및 8(b) 참조)는 이러한 타입의 절연성 접착제의 일예이다.
다음, 도 2(b)에 나타낸 바와 같이, 제 1 반도체칩(1)을 이방성 도전접착제(20)상에 탑재한다. 제 1 반도체칩(1)은 능동면을 회로기판(3A)측을 향해 탑재하고, 돌기전극(6)을 통해 회로기판(3A)에 접속된다. 이때, 이방성 도전 접착제(20)를 제 1 반도체칩(1)으로부터 밀어내어 밀려 나온 수지에 의해 형성된 지지부(21)와 제 1 반도체칩(1)의 이면을 같은 높이로 한다.
다음, 도 2(c)에 나타낸 바와 같이, 제 1 반도체칩(1) 및 지지부(21)상에 능동면을 위로 향하게 하여 제 2 반도체칩(2)을 탑재한다.
그후, 도 2(d)에 나타낸 바와 같이, 제 2 반도체칩(2)과 회로기판(3A)을 와이어(8)를 통해 접속하고, 제 1 반도체칩(1), 제 2 반도체칩(2), 와이어(8) 및 회로기판(3A)을 피복수지(9)에 의해 피복한다. 이로써, 회로기판(3A)상으로의 제 1 반도체칩(1) 및 제 2 반도체칩(2)의 탑재가 완료된다.
그후, 도 2(e)에 나타낸 바와 같이, 회로기판(3A)의 관통구멍(11)(도 1 참조) 부분에 실장용 외부단자(10)로서 땜납 볼(ball)을 형성하고, 회로기판(3A)의 불필요한 부분을 절단함으로써, 도 2(f)에 나타낸 단품의 CSP 구조의 반도체장치가 완성된다.
이상의 공정중, 제 1 반도체칩(1) 및 제 2 반도체칩(2)을 회로기판(3A)에 접속하는 공정을 도 3(a) 내지 3(c), 및 도 4(a)와 4(b)를 참조하여 더욱상세하게 설명한다.
먼저, 도 3(a)에 나타낸 바와 같이, 본딩툴(흡착 지지 부재)(14)을 이용하여 제 1 반도체칩(1)을 회로기판(3A)에 대향시킨다. 본딩툴(14)에는 흡인 노즐(12)과 흡착면(13)이 제공되어 제 1 반도체칩(1)을 그의 이면측에서 흡착면(13)으로 흡착시켜 회로기판(3A)에 대향시킨다. 이때, 제 1 반도체칩(1)의 돌기전극(6)과 배선층(4)상에 형성된 평면전극(도시 안됨) 사이에 위치 정합이 이루어진다.
다음, 도 3(b)에 도시된 바와 같이, 본딩툴(14)을 이용하여 가압 및 가열하여 돌기전극(6)과 회로기판(3A)의 평면전극(도시 안됨)을 접촉시킨다. 가열에 의해 이방성 도전 접착제(20)는 연화되어 그 일부가 제 1 반도체칩(1)의 외부로 밀려나와 돌출되기 시작한다. 밀려 나온 수지인 지지부(21)는 팽창되어, 본딩툴(14)의 흡착면(13)에 접촉한다. 이 방식으로, 본딩툴(14)의 흡착면(13)을 이용하여, 지지부(21)의 높이를 제 1 반도체칩(1)의 이면과 같은 높이로 유지시킨다.
또한, 제 1 반도체칩(1)과 회로기판(3A) 사이의 틈을 좁혀 가면, 이방성 도전 접착제(20) 및 지지부(21)의 경화가 진행될 수 있다. 이방성 도전 접착제(20)의 도전 입자가 돌기전극(6)과 회로기판(3A)의 평면전극 사이에 삽입됨으로써 돌기전극(6)과 평면전극 사이의 도통이 이루어진다.
이방성 도전 접착제(20)로는, 예컨대 소니 케미컬사 제품의 이방성 도전 접착제 MJ932를 이용할 수 있으며, 이 경우 약 130℃ 정도에서 적절한 유동성을 갖도록 연화된다.
예컨대, 제 1 반도체칩(1)의 크기가 8.4×6.3mm2이고 두께는 0.2mm이며, 제 2 반도체칩(2)의 크기는 10.4×8.3mm2이고, 접속후의 범프 높이(제 1 반도체칩(1)의 능동면과 배선층(4) 사이의 거리)가 0.025mm이며, 회로기판(3A) 측의 요철은 무시하여 평탄하다고 간주하고 계산한 바, 이방성 도전 접착제(20)는 크기가 약 9×7mm2이고 두께가 0.15mm 정도의 필름상의 것을 사용해야 함을 알았다.
소정의 가압과 가열을 함에 의해 지지부(21)가 충분히 경화되면, 본딩툴(14)을 냉각하여, 본딩툴(14)을 제 1 반도체칩(1)으로부터 분리시킨다(도 3(c) 참조).
제 1 반도체칩(1)에 형성된 돌기전극(6)의 수가 40개이고, 제 1 반도체칩(1)의 크기가 8.4×6.3mm2일때, 압력은 10kgf/칩으로 하고 가열조건은 30초 동안 200℃ 정도로 설정함이 바람직한 것으로 알려져 있다.
이 경우, 본딩툴(14)의 흡착면(13)에, 예컨대 불소 수지계의 피막을 미리 형성하면, 용이하게 본딩툴(14)과 지지부(21)를 분리시킬 수 있다. 불소 수지계의 피막으로는, 예컨대 일본 프로톤(주)의 프로토닉 시스템이 있다.
다음, 도 4(a)에 나타낸 바와 같이, 제 2 반도체칩(2)을 제 1 반도체칩(1)의 이면에 점착한다. 제 2 반도체칩(2)의 이면에는 미리 접착제(7)가 도포되어 있고, 이 접착제(7)에 의해 제 2 반도체칩(2)을 제 1 반도체칩(1)상에 고정한다.
접착제(7)로는, 제 1 반도체칩(1)의 지지기판과 제 2 반도체칩(2)의 지지기판의 전위가 같은 경우에는 도전성의 것을 사용하고, 전위가 다른 경우에는 절연성의 것을 사용한다. 또한, 접착제(7)로서 필름상, 페이스트형 및 액상의 것등을 특별한 제한없이 사용할 수 있다.
그후, 도 4(b)에 나타낸 바와 같이, 제 2 반도체칩(2)의 평면전극(18)과 회로기판(3A)을 와이어(8)에 의해 접속한다. 이때, 지지부(21)에 의해 평면전극(18)이 지지되어 있기 때문에, 와이어본딩을 실행할 때에도 충격과 하중에 의해 제 2 반도체칩(2)을 파괴하지 않고 충분한 하중 및 초음파를 가할 수 있다. 또한, 이 경우에 이방성 도전 접착제(20)로서 열경화성을 갖는 접착수지를 이용하면, 열이나 초음파를 가하더라도 연화되지 않고 안정적으로 제 2 반도체칩(2)을 지지할 수 있다.
한편, 본 실시예에서는, CSP 구조의 반도체장치를 예로서 설명하였지만, 상기 구조는, 도 5에 나타낸 바와 같이, 제 1 반도체칩(1) 및 제 2 반도체칩(2)을 마더보드등의 회로기판(3')상에 설치한 실장형 반도체장치에도 적용할 수 있다.
즉, 도 1에 나타낸 구성과 같이, 회로기판(3')상에 제 1 반도체칩(1) 및 제 2 반도체칩(2)이 적층되고 피복수지(9)에 의해 피복되어 있다. 제 1 반도체칩(1) 및 제 2 반도체칩(2)은 각각 플립칩본딩 및 와이어본딩에 의해 회로기판(3')에 접속되어 있다. 이방성 도전 접착제(20)의 수지가 밀려 나와 형성된 지지부(21)에 의해 제 2 반도체칩(2)의, 평면전극(18)이 형성되어 있는 돌출부가 하부로부터 지지되어 있다. 따라서, 평면전극(18)상에서 와이어본딩을 실행하는 경우에도, 충격과 하중에 의해 제 2 반도체칩(2)을 파괴하지 않고 충분한 하중이나 초음파를 가할 수 있다.
상기한 바와 같이, 본 실시예에서는, 제 1 반도체칩(1)을 회로기판(3)에 플립칩 본딩할 때에, 이방성 도전 접착제(20)를 이용하며, 그 일부가 제 1 반도체칩(1)과 회로기판(3) 사이에서 밀려 나온다. 밀려 나온 접착제의 높이를 제 1 반도체칩(1)의 이면과 같은 높이로 조정하여, 제 2 반도체칩(2)의 상기 돌출부에 형성된 평면전극(18)을 와이어본딩할때 이용되는 지지부(21)를 형성한다.
즉, 본 발명은 회로기판(3)상에 이방성 도전 접착제(20)를 통해 플립칩 접속된 제 1 반도체칩(1)의 이면에, 제 2 반도체칩(2)이 점착되어 와이어본딩되는 반도체장치로서, 제 1 반도체칩(1)의 외측 가장자리에서 돌출된 제 2 반도체칩(2)을 제 1 반도체칩(1)에서 밀려 나온 접착제로써 지지한다.
더 구체적으로, 회로기판(3)상에 돌기전극(6)이 형성된 제 1 반도체칩(1)을 이방성 도전 접착제(20)를 통해 플립칩 접속함과 동시에, 이방성 도전 접착제(20)의 일부를 제 1 반도체칩(1)과 회로기판(3) 사이에서 돌출시켜 형성된 지지부(21)의 높이가 제 1 반도체칩(1)의 이면과 동일한 높이로 되게 한 후, 이방성 도전 접착제(20)를 경화하는 공정, 제 1 반도체칩(1)의 이면 및 상기와 같이 형성된 지지부(21)상에 제 2 반도체칩(2)을 고정시키는 공정, 및 제 2 반도체칩(2)의 평면전극(18)과 회로기판(3)의 평면전극을 와이어본딩에 의해 접속하는 공정을 갖는다.
상기 구성에 의해, 아래쪽에 위치한 제 1 반도체칩(1)으로부터 윗쪽의 제 2 반도체칩(2)이 돌출하는 경우에도, 그 돌출부에 형성된 평면전극(18)에 대하여 안정적으로 와이어본딩을 실행할 수 있다.
아래쪽에 위치한 것에 비하여 윗쪽이 더 큰 반도체칩들의 조합에 대해 언급하지 않았으나, 불가피하게 다른 하나에서 하나가 돌출되어야 하는 정방형 및 장방형의 조합 및 극히 작은 하나 및 다른 하나의 조합등의 어떠한 조합의 경우에도 적층될 반도체칩의 형상 및 크기의 조합에 영향받지 않고 채용될 수 있으며, 따라서, 실장 밀도가 높은 반도체장치를 얻을 수 있다.〔실시예 2〕
본 발명의 다른 실시예를 도 6(a)와 6(b), 및 도 7(a)와 7(b)를 찹조하여 설명하면 다음과 같다. 설명의 편의상, 실시예 1에서 설명된 부재와 동일한 기능을 갖는 부재는 동일한 참조 부호로 나타내며, 그에 대한 설명을 생략한다.
본 실시예에서 설명되는 반도체장치의 구성도 상기한 도 1에 나타낸 실시예 1에서 설명한 CSP 구조의 반도체장치와 같다.
이하, 그의 제조방법에 대해 설명한다.
실시예 1에서는, 제 1 반도체칩(1)을 회로기판(3)에 탑재하여 접착한 후에, 제 2 반도체칩(2)을 제 1 반도체칩(1)상에 탑재하여 접착하였지만, 여기서는, 제 2 반도체칩(2)과 제 1 반도체칩(1)을 미리 접착하고, 접착된 제 1 반도체칩(1) 및 제 2 반도체칩(2)을 회로기판(3)에 탑재하여 접착한다.
즉, 도 6(a) 및 6(b)에 도시된 바와 같이, 제 1 반도체칩(1)과 제 2 반도체칩(2)을 접착제(7)에 의해 점착한다.
도 6(a)는 접착제(7)가 필름상인 경우이고, 도 6(b)는 페이스트 형태 또는 액상, 또는 가열에 의해 유동화되는 접착제가 사용되는 경우이다.
도 6(a)에 나타낸 바와 같이, 접착제(7)가 필름상의 경우에는, 제 1 반도체칩(1)이 웨이퍼 상태일때, 웨이퍼의 이면에 필름상의 접착제(7)를 열압착에 의해 부착한다. 그후, 제 1 반도체칩(1)으로 절단함에 의해, 접착제(7)를 제 1 반도체칩(1)의 이면에 위치가 어긋나지 않게 부착할 수 있다. 또한, 접착제(7)에 제 2 반도체칩(2)의 이면(도 6(a)에서는 위쪽의 면)을 압착하여, 소정의 하중 및 가열에 의해 접착할 수 있다.
또한, 도 6(b)에 나타낸 바와 같이, 접착제(7)가 페이스트 형태, 액상, 또는 가열에 의해 유동화되는 경우에는, 제 2 반도체칩(2)의 이면(도 6(b)에서는 위쪽의 면)에 디스펜서등에 의해 접착제(7)를 적절한 량 도포한 후, 제 1 반도체칩(1)의 이면을 압착시킨다. 그후, 소정의 가열 조건에 의해 접착제(7)를 가열 경화시킨다. 이때, 접착제(7)가 페이스트 형태 또는 액상, 또는 가열에 의해 유동화되는 경우에는, 제 1 반도체칩(1)의 외측 가장자리에 필렛(22)을 형성한다.
이 방식으로 부착된 제 1 반도체칩(1) 및 제 2 반도체칩(2)을, 도 7(a)에 나타낸 바와 같이 회로기판(3A)에 대향하게 배향시킨다. 상기 도면에서는 제 1 반도체칩(1)의 외측 가장자리에 미리 필렛(22)을 형성한 경우를 나타낸다.
다음, 도 7(b)에 나타낸 바와 같이, 본딩툴(14)을 하강시켜 제 1 반도체칩(1)에 형성된 돌기전극(6)과 회로기판(3A)의 평면전극을 서로 접촉시킨다. 또한, 상기 전극들에 하중을 더욱 가하여, 제 1 반도체칩(1)과 회로기판(3A) 사이의 거리를 점차로 좁혀 가면, 이방성 도전 접착제(20)는 제 1 반도체칩(1)의 능동면 전체에 퍼져, 이윽고 과잉의 이방성 도전 접착제(20)가 제 1 반도체칩(1)의 외측으로 돌출하기 시작한다. 밀려 나온 수지로 형성된 지지부(21)는 제 1반도체칩(1)의 외측 가장자리를 따라 팽창되어, 제 2 반도체칩(2)의 이면에 접촉한다.
그후의 공정은 실시예 1의 반도체장치의 제조공정과 마찬가지이고, 제 2 반도체칩(2)의 와이어본딩시에는, 밀려 나온 수지의 경화물을 지지부(21)로 이용함으로써 제 2 반도체칩(2)을 파괴하지 않고 충분한 하중 및 초음파를 가할 수 있다.
이와 같이, 본 실시예에서는, 제 1 반도체칩(1)을 회로기판(3)상에 플립칩본딩하기 전에, 상기 제 1 반도체칩(1)과 제 2 반도체칩(2)을 점착하고, 제 2 반도체칩(2)의 돌출부에 의해 상기 지지부(21)를 형성하는 밀려 나온 접착제의 높이를 제 1 반도체칩(1)의 이면과 같은 높이로 조정한다.
즉, 돌기전극(6)을 가진 제 1 반도체칩(1)의 이면과 제 1 반도체칩(1)보다 큰 적어도 한 쌍의 측면을 갖는 제 2 반도체칩(2)의 이면을 결합하는 공정; 제 1 반도체칩(1)의 능동면과 회로기판(3)을 대향시켜 이방성 도전 접착제(20)를 이용하여 플립칩 접속함과 동시에 이방성 도전 접착제(20)의 일부를 제 1 반도체칩(1)과 회로기판(3) 사이로 돌출시킴으로써 제 1 반도체칩(1)의 외측 가장자리에서 돌출되는 제 2 반도체칩(2)의 부분에 대한 지지부(21)를 형성하는 공정; 및 제 2 반도체칩(2)의 평면전극(18)과 회로기판(3)의 평면전극을 와이어본딩에 의해 접속하는 공정을 갖는다.
따라서, 지지부(21)는 제 2 반도체칩(2)에 의해 블록되기 때문에, 본딩툴(14)의 흡착면(13)에 접촉되지 않는다. 이로써 실시예 1에서 설명한 제조방법에서 필요하였던, 흡착면(13)에 불소계수지로 이루어진 피막을 형성하는 등의,지지부(21)에서의 분리성을 향상시키기 위한 가공이 불필요하게 되어, 제조비용의 상승을 억제할 수 있다.
또한, 특히, 도 7(b)에 나타낸 바와 같이, 제 1 반도체칩(1)의 외측 가장자리에 미리 필렛(22)을 형성한 경우에는, 제 1 반도체칩(1)을 회로기판(3A)에 접착할때, 이방성 도전 접착제(20)의 흐름을 더 스무스하게 할 수 있다. 그 결과, 거품이 말려드는 것을 방지하여, 보이드 발생을 억제할 수가 있음으로써 제품 수율을 향상시킬 수 있다.
〔실시예 3〕
본 발명의 또 다른 실시예를 도 8(a)와 8(b), 및 도 9(a)와 9(b)를 참조하여 설명하면 다음과 같다. 설명의 편의상, 실시예 1 및 2에서 나타낸 부재와 동일한 기능을 갖는 부재에는 동일 참조부호를 병기하며, 그에 대한 설명을 생략한다.
본 실시예에서 설명된 반도체장치의 구성은 전술한 도 5에 나타낸 실시예 1에서 설명한 실장형의 반도체장치와 거의 같지만, 상기 제 1 반도체칩(1)과 회로기판(3')의 경우는, 플립칩 본딩때의 전기적 접속 및 제 1 반도체칩(1)과 회로기판(3') 사이의 기계적 접속 모두를, 접착제로서 이방성 도전 접착제(20)만을 이용하여 행하고 있지만, 본 실시예에서는 전기적 접속을 땜납(16)만을 이용하여 행하고 기계적접속은 땜납(16)과 접착시트(23)를 이용하여 행하는 점이 다르다.
제조방법은 실시예 2와 거의 같지만, 회로기판(3')의 평면전극상에 땜납(16)을 공급하고 그 위에 접착시트(23)를 공급하는 점이 다르다.
이하, 본 실시예의 제조방법에 대해서 설명한다.
제 1 반도체칩(1)을 회로기판(3')에 접착하기 전에, 도 8(a)에 나타낸 바와 같이, 미리 회로기판(3')에 땜납(16) 및 접착시트(23)를 공급한다. 더 구체적으로는, 마더보드등의 회로기판(3')의 배선층(4)상에 평면전극(도시 안됨)을 배치하고, 상기 평면전극상에 Ag 및 Sn을 주성분으로 하는 땜납(16)을 공급한다. 또한, 회로기판(3')상에, 열경화성수지로 이루어진 접착시트(23)를 공급하여, 상기 평면전극을 덮는다.
접착시트(23)는, 예컨대 에폭시를 주성분으로 하는 열경화성의 접착수지등의 재료로서, 100℃ 내지 150℃ 범위에서 연화되어 유동성을 갖지만, 200℃ 정도 이상으로 가열함에 의해 경화가 진행되는 재료를 이용함이 바람직하다. 예컨대, 니토 덴코사의 PFM2100등이 사용될 수 있다.
다음, 도 8(b)에 나타낸 바와 같이, 본딩툴(14)을 이용하여 가압함으로써 돌기전극(6)과 회로기판(3')의 평면전극을 접촉시킨다. 계속해서, 가열함에 의해 접착시트(23)를 유동시킴과 동시에 땜납(16)을 용융하여, Au로 된 돌기전극(6)과 땜납(16)을 접합한다. 소정의 시간동안 가압 및 가열하여접착시트(23)를 경화시킨 후, 본딩툴(14)을 냉각하여 돌기전극(6)과 땜납(16) 사이의 땜납 접합을 완료시킨다.
이때, 유동하여 밀려 나온 수지에 의해 형성된 지지부(24)는 제 1 반도체칩(1)의 외측 가장자리를 따라 팽창하여, 제 2 반도체칩(2)의 이면에 접촉된다.
다음, 도 9(a)에 나타낸 바와 같이, 제 2 반도체칩(2)의 평면전극(18)과 회로기판(3')의 평면전극을 와이어(8)에 의해 접속한다.
마지막으로, 도 9(b)에 나타낸 바와 같이, 제 1 반도체칩(1), 제 2 반도체칩(2), 와이어(8) 및 회로기판(3')을 피복수지(9)에 의해 피복함으로써, 본 실시예의 실장형 반도체장치가 완성된다.
한편, 제 1 반도체칩(1)의 Au로 된 돌기전극(6) 대신에, Sn 및 Pb를 주성분으로 하는 땜납으로 이루어진 땜납 돌기전극을 형성할 수 있다. 땜납 돌기전극을 형성하는 방법으로는, 땜납 와이어를 이용하여 와이어본딩을 응용한 와이어 범프법, 및 전해도금에 의해 공급하는 방법이 알려져 있다. 이 경우, 회로기판(3')의 평면전극의 최상부 표면에는 Au 도금이 실시된다. 통상, 회로기판(3')의 배선재료는 Cu이고, 그 위에 Au 도금 또는 Ni 도금이 실시된 후, 그 위에 Au 도금을 다시 형성한다.
본 발명의 반도체장치의 제조방법에서는, 회로기판상에 제 1 반도체칩이 플립칩 본딩되는 동시에, 상기 제 1 반도체칩의 이면에 제 2 반도체칩이 점착되며 상기 제 2 반도체칩이 상기 회로기판과 와이어본딩되어 결합되는 반도체장치의 제조방법에 있어서, 상기 제 2 반도체칩의 외측 가장자리의 적어도 일측이 상기 제 1 반도체칩의 외측 가장자리에서 돌출하는 경우, 제 1 반도체칩을 회로기판에 플립칩 본딩할때, 제 1 반도체칩과 회로기판 사이에 접착제를 개재시키고 이 접착제의 일부가 제 1 반도체칩과 회로기판사이에서 밀려 나오며, 이 밀려 나온 접착제의 높이를 제 1 반도체칩의 이면과 같은 높이로 조정하여 제 2 반도체칩에서의 돌출부분의 지지부를 형성하게 된다.
상기 방법에 의하면, 윗쪽의 제 2 반도체칩의 외측 가장자리들중 적어도 일측이 아래 쪽의 제 1 반도체칩의 외측 가장자리에서 돌출한 경우, 상기 제 1 반도체칩을 상기 회로기판에 플립칩 본딩할때, 제 1 반도체칩과 회로기판 사이에 개재되는 접착제를 제 2 반도체칩의 돌출부분의 지지부를 형성하도록 이용한다.
따라서, 이 돌출부분에 형성된 전극에 대해서도, 충격과 하중에 의해 제 2 반도체칩을 파괴하지 않고 충분한 하중이나 초음파를 가하여 와이어본딩할 수있다.
이 구성에 의해, 아래쪽에 배치된 반도체칩보다 윗쪽의 반도체칩이 큰 상태로 조합함은 물론이고, 하나가 다른 하나에서 불가피하게 돌출되는 정방형과 직사각형의 조합, 및 극단적으로 작은 하나 및 다른 하나의 조합으로서, 작은 쪽을 윗쪽에 배치하더라도, 와이어흐름 및 아래 쪽의 반도체칩과의 단락을 야기하지 않는 조합등의 어떠한 조합이라도 극단적으로 작은 하나를 아래 쪽에 배치하는 구성을 가지도록 탑재할 때 아무런 문제없이 적용할 수 있다. 그러므로, 복수의 반도체칩을 적층함에 의해 고밀도화를 달성하는 구성의 반도체장치에 있어서, 반도체장치의 설계의 자유도를 향상시킬 수 있다.
또한, 제 2 반도체칩의 돌출부분에 대한 지지부를 형성하도록 새로운 부재를 별도로 제공하는 구성이 아니라, 회로기판에 제 1 반도체칩을 플립칩 본딩할 때 이용되는 접착제의 양을 조정하는 간단한 과정에 의해 용이하게 지지부를 형성할 수 있고, 또한 예컨대 후술하는 본 발명의 제조방법을 채용 함에 의해 지지부의 높이의 정밀도를 용이하게 유지할 수 있다.
상기 지지부를 형성하는 밀려 나온 접착제의 높이를 상기 제 1 반도체칩을플립칩 본딩할 때 제 1 반도체칩을 흡착하여 지지하는 흡착 지지부재의 흡착면을 이용하여 조정할 수 있다.
상기 지지부가 제 1 반도체칩의 이면보다 너무 낮으면, 제 2 반도체칩의 돌출부분을 안정적으로 지지할 수 없고, 반대로 너무 높으면, 과잉 부하를 제공하기 때문에, 제 2 반도체칩의 이면과 같은 높이로 할 필요가 있다.
상기 방법에 의하면, 회로기판에 제 1 반도체칩을 플립칩 본딩하도록 사용되는 지그이고, 제 1 반도체칩을 이면측에서 흡착하는 흡착지지 부재의 흡착면을 이용하여 밀려 나온 접착제의 높이를 제 1 반도체칩의 이면과 같게 조정함으로써, 지지부를 형성하는 접착제의 높이의 조정이 용이하고 확실하게 실행되며, 따라서 상기한 제조방법이 용이하게 실현되는 효과가 있다.
본 발명의 반도체장치의 제조방법에서는, 상기 흡착 지지부재의 흡착면에 상기 접착제에서의 분리성을 향상시키는 처리를 실시할 수 있다.
상기 방법에 의하면, 흡착 지지부재의 흡착면에 접착제로부터의 분리성을 향상시키는 처리를 실시하기 때문에, 제 1 반도체칩을 회로기판에 접착시킨후, 흡착 지지부재를 접착제로부터 용이하게 분리할 수 있다. 예컨대, 상기 흡착면에 불소계수지로 된 피막을 형성함에 의해 접착제에서의 분리성을 향상시킬 수 있다.
본 발명의 반도체장치의 제조방법에서는, 상기 제 1 반도체칩을 상기 회로기판상에 플립칩 본딩하기 전에, 상기 제 1 반도체칩과 상기 제 2 반도체칩을 점착하여 제 2 반도체칩의 돌출부분을 이용하여 상기 지지부로서 작용하는 밀려 나온 접착제의 높이를 조정할 수 있다.
상기 방법에 의하면, 먼저 제 1 반도체칩과 제 2 반도체칩을 점착하여 제 1 반도체칩을 회로기판에 플립칩 본딩할때, 제 2 반도체칩의 돌출부분에 의해, 지지부를 형성하는 밀려 나온 접착제의 높이를 직접 조정하기 때문에, 용이하고 확실하게 제 1 반도체칩의 이면과 같은 높이로 접착제의 높이를 조정할 수 있고, 종래부터 사용되는 지그에 아무런 가공을 실시하지 않고 제조 공정을 실행할 수 있다.
본 발명의 반도체장치의 제조방법에서는, 상기 제 1 반도체칩과 상기 제 2 반도체칩을 점착하도록 페이스트 형태 또는 액상, 또는 가열에 의해 유동하는 접착제가 사용될 수 있고, 제 1 반도체칩의 외측 가장자리상에 필렛이 형성될 수 있다.
상기 방법에 의하면, 페이스트 형태 또는 액상, 또는 가열에 의해 유동화되는 접착제를 이용하여 제 1 반도체칩과 제 2 반도체칩을 점착하고, 제 1 반도체칩의 외측 가장자리에 필렛이 형성되어 있으므로, 후공정에서 제 1 반도체칩을 회로기판에 플립칩 본딩할때 밀려 나오는 접착제의 흐름을 더욱 스무스하게 할 수 있다. 그 결과, 거품이 말려드는 것을 방지하고, 보이드 발생을 억제할 수 있어서 제품 수율을 향상시킬 수 있다.
본 발명의 반도체장치의 제조방법에서는, 상기 제 1 반도체칩을 상기 회로기판에 플립칩 본딩할때 사용되는 상기 접착제로서 열경화성 접착제가 사용될 수 있다.
상기 방법에 의하면, 제 1 반도체칩을 회로기판에 플립칩 본딩할때 사용되는 상기 접착제가 열경화성을 갖기 때문에, 지지부가 열에 강하게 된다. 따라서, 제 2 반도체칩의 상기 지지부에 의해 지지된 부분에 와이어본딩을 하더라도, 그 때의 열이나 초음파에 의해 지지부가 연화되지 않는다. 따라서, 안정적으로 제 2 반도체칩을 지지할 수 있고, 보다 양호한 와이어본딩을 할 수 있다.
본 발명의 반도체장치의 제조방법에서는, 회로기판상에 제 1 반도체칩이 플립칩 본딩되는 동시에 상기 제 1 반도체칩의 이면에 제 2 반도체칩이 점착되고 상기 제 2 반도체칩이 상기 회로기판에 와이어본딩되는 반도체장치에 있어서, 상기 제 2 반도체칩의 외측 가장자리의 적어도 일측이 상기 제 1 반도체칩의 외측 가장자리에서 더 돌출되어 있는 경우에, 제 2 반도체칩의 돌출 부분의 아래 쪽이 상기 제 1 반도체칩과 회로기판을 접착하는 접착제로 매립된다.
상기 구성에 의하면, 윗쪽의 제 2 반도체칩이 아래 쪽의 제 1 반도체칩에서 돌출한 부분(돌출부분)의 아래 쪽이, 제 1 반도체칩을 회로기판에 플립칩 본딩할 때 사용하는 접착제로 매립되어 있기 때문에, 제 2 반도체칩의 돌출부분에 형성된 전극에 와이어본딩을 안정적으로 실행할 수 있다.
즉, 상기한 구성에 의해, 윗쪽의 제 2 반도체칩의 일부가 아래 쪽의 제 1 반도체칩에서 돌출되어 있는 경우에도, 상기 돌출부분에 전극을 배치할 수 있다.
따라서, 2개의 적층된 반도체칩이 탑재된 반도체장치에서, 직사각형과 정방형의 조합 또는 극단적인 크기 차이를 갖는 것들의 조합등, 여러 가지의 크기의 반도체칩의 조합이 가능해진다.
그러므로, 복수의 반도체칩을 적층함에 의해 고밀도화를 얻는 구성을 가진 반도체장치에 있어서, 반도체장치의 설계의 자유도를 향상시키는 효과가 있다.
이상 본 발명을 설명하였지만, 본 발명은 여러 가지 방식으로 변경될 수 있다. 이러한 변경들은 본 발명의 범위와 정신을 벗어난 것으로 간주되지 않으며, 따라서 이러한 모든 변경들은 첨부된 특허청구의 범위내에 포괄됨을 이해하기 바란다.

Claims (22)

  1. a) 회로기판에 접착제를 도포하고, 상기 접착제를 개재한 플립칩 본딩에 의해 제 1 반도체칩과 상기 회로기판을 접속하는 공정;
    b) 배면이 상기 제 1 반도체칩의 배면에 점착된 상태로 상기 제 1 반도체칩으로부터 돌출한 돌출부분을 갖는 제 2 반도체칩과 상기 회로기판을, 상기 돌출부분에 있어서의 와이어본딩에 의해 접속하는 공정; 및
    c) 상기 접착제의 일부를 경화시켜 상기 돌출부분을 지지하는 지지부를 형성하는 공정을 포함하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 공정 a)는, 흡착 지지부재의 흡착면에 제 1 반도체칩을 흡착시켜 이 제 1 반도체칩을 지지하는 공정을 포함하고,
    상기 공정 c)는 상기 흡착면을 이용하여 상기 지지부의 높이를 제 1 반도체칩의 배면과 같은 높이로 되도록 조정하는 공정을 포함하는 반도체장치의 제조방법.
  3. 제 2 항에 있어서, 상기 흡착 지지부재의 흡착면에 상기 접착제와의 분리성을 향상시키는 처리가 실시되는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 공정 c)는, 제 2 반도체칩의 상기 돌출부분을 이용하여 상기 지지부의 높이를 제 1 반도체칩의 배면과 같은 높이로 되도록 조정하는 공정을 포함하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서, d) 제 1 반도체칩과 제 2 반도체칩을 서로 점착하고, 상기 제 1 반도체칩의 외측 가장자리에 필렛을 형성하는 공정을 더 포함하는 반도체장치의 제조방법.
  6. 제 5 항에 있어서, 상기 공정 d)에서 액상의 접착제를 이용하는 반도체장치의 제조방법.
  7. 제 5 항에 있어서, 상기 공정 d)에서 가열에 의해 유동하는 접착제를 사용하는 반도체장치의 제조방법.
  8. 제 1 항에 있어서, 상기 공정 a)에서 열경화성의 접착제를 사용하는 반도체장치의 제조방법.
  9. 회로기판상에 제 1 반도체칩이 플립칩 본딩되는 동시에 상기 제 1 반도체칩의 배면에 제 2 반도체칩이 점착되고, 상기 제 2 반도체칩이 상기 회로기판에 와이어본딩에 의해 결합되는 반도체장치의 제조방법으로서,
    상기 제 2 반도체칩의 외측 가장자리의 적어도 일측이 상기 제 1 반도체칩의 외측 가장자리로부터 돌출하는 경우에, 제 1 반도체칩을 회로기판에 플립칩 본딩할때, 제 1 반도체칩과 회로기판 사이에 접착제를 개재시키고 이 접착제의 일부가 제 1 반도체칩과 회로기판 사이에서 밀려 나오게 하는 공정; 및
    상기 밀려 나온 접착제의 높이를 제 1 반도체칩의 배면과 같은 높이로 조정하여 경화시키고, 제 2 반도체칩의 돌출부분에 대한 지지부를 형성하는 공정을 포함하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서, 상기 지지부를 형성하는 밀려 나온 접착제의 높이의 조정을, 상기 제 1 반도체칩을 플립칩 본딩할때, 제 1 반도체칩을 흡착 지지하는 흡착 지지부재의 흡착면을 이용하여 행하는 반도체장치의 제조방법.
  11. 제 10 항에 있어서, 상기 흡착 지지부재의 흡착면에 상기 접착제와의 분리성을 향상시키는 처리를 실시하는 반도체장치의 제조방법.
  12. 제 9 항에 있어서, 상기 제 1 반도체칩을 상기 회로기판상에 플립칩 본딩하기 전에, 상기 제 1 반도체칩과 상기 제 2 반도체칩을 점착하고 제 2 반도체칩의 돌출부분을 이용하여 상기 지지부로서 작용하는 밀려 나온 접착제의 높이를 조정하는 반도체장치의 제조방법.
  13. 제 12 항에 있어서, 상기 제 1 반도체칩과 상기 제 2 반도체칩의 점착을 페이스트 형태 또는 액상, 또는 가열에 의해 유동하는 접착제를 이용하여 행하고, 제 1 반도체칩의 외측 가장자리에 필렛이 형성되는 반도체장치의 제조방법.
  14. 제 9 항에 있어서, 상기 제 1 반도체칩을 상기 회로기판에 플립칩 본딩할 때 이용되는 접착제로서 열경화성의 접착제가 사용되는 반도체장치의 제조방법.
  15. 회로기판에 돌기전극이 형성된 제 1 반도체칩을 접착제를 이용하여 플립칩 접속함과 동시에, 접착제의 일부를 제 1 반도체칩과 회로기판 사이로부터 배출하고, 또한, 형성된 지지부의 높이를 제 1 반도체칩의 배면과 동일 높이로 조정한 후, 접착제를 경화시키는 공정;
    제 1 반도체칩의 배면 및 상기 지지부의 위에 제 2 반도체칩을 부착시키는 공정; 및
    제 2 반도체칩의 평면전극과 회로기판의 평면전극을 와이어본딩에 의해 접속하는 공정을 포함하는 반도체장치의 제조방법.
  16. 돌기전극이 형성된 제 1 반도체칩의 배면과 제 1 반도체칩보다도 적어도 한쌍의 측면이 큰 제 2 반도체칩의 배면을 점착하는 공정;
    제 1 반도체칩의 능동면과 회로기판을 대향시켜 접착제를 개재하여 플립칩 접속함과 동시에, 접착제의 일부를 제 1 반도체칩과 회로기판 사이로부터 배출시켜 경화함으로써 제 1 반도체칩의 외측 가장자리로부터 돌출되는 제 2 반도체칩에 대한 지지부를 형성하는 공정; 및
    제 2 반도체칩의 평면전극과 회로기판의 평면전극을 와이어본딩에 의해 접속하는 공정을 포함하는 반도체장치의 제조방법.
  17. 제 15 항에 있어서, 상기 접착제로서 이방성 도전 접착제를 이용하는 반도체장치의 제조방법.
  18. 제 16 항에 있어서, 상기 접착제로서 이방성 도전 접착제를 이용하는 반도체장치의 제조방법.
  19. 회로기판에 그의 능동면을 대향시킨 상태로 접착제를 이용하여 상기 회로기판에 접속되는 제 1 반도체칩;
    배면이 상기 제 1 반도체칩의 배면에 점착된 상태로 상기 제 1 반도체칩으로부터 돌출한 돌출부분을 가지며, 상기 돌출부분이 와이어를 통해 회로기판에 접속되는 제 2 반도체칩; 및
    경화된 상기 접착제의 일부에 의해 형성되어, 상기 돌출부분을 지지하는 지지부를 포함하는 반도체장치.
  20. 회로기판에 제 1 반도체칩이 플립칩 본딩되는 동시에 상기 제 1 반도체칩의 이면에 제 2 반도체칩이 점착되며, 상기 제 2 반도체칩이 상기 회로기판에 와이어본딩에 의해 결합되는 반도체장치로서,
    상기 제 2 반도체칩의 외측 가장자리의 적어도 일측이 상기 제 1 반도체칩의 외측 가장자리로부터 돌출되고, 제 2 반도체칩에 있어서의 돌출부분의 하방에는 상기 제 1 반도체칩과 회로기판을 접착하는 접착제가 경화되어 매립되는 반도체장치.
  21. 제 19 항에 있어서, 상기 접착제로서 이방성 도전 접착제가 사용되는 반도체장치.
  22. 제 20 항에 있어서, 상기 접착제로서 이방성 도전 접착제가 사용되는 반도체장치.
KR1020000011017A 1999-04-14 2000-03-06 반도체장치 및 그의 제조방법 KR100356771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-107106 1999-04-14
JP10710699A JP3565319B2 (ja) 1999-04-14 1999-04-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000076778A KR20000076778A (ko) 2000-12-26
KR100356771B1 true KR100356771B1 (ko) 2002-10-18

Family

ID=14450628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011017A KR100356771B1 (ko) 1999-04-14 2000-03-06 반도체장치 및 그의 제조방법

Country Status (6)

Country Link
US (1) US6353263B1 (ko)
EP (1) EP1045443A3 (ko)
JP (1) JP3565319B2 (ko)
KR (1) KR100356771B1 (ko)
CN (1) CN1161834C (ko)
TW (1) TW447110B (ko)

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
EP1139411A1 (de) * 2000-03-29 2001-10-04 Infineon Technologies AG Flip-chip Halbleiter-Anordnung mit Rückseiten-Kontaktierung
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100720408B1 (ko) * 2001-05-04 2007-05-22 앰코 테크놀로지 코리아 주식회사 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법
KR100868419B1 (ko) 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
CA2486974A1 (en) 2002-05-31 2003-12-11 Mattel, Inc. Flexible dolls and posable action figures
DE10244664A1 (de) 2002-09-24 2004-04-01 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
US6825064B2 (en) * 2002-09-30 2004-11-30 Ultratera Corporation Multi-chip semiconductor package and fabrication method thereof
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
KR100876876B1 (ko) * 2002-12-03 2008-12-31 주식회사 하이닉스반도체 칩 스택 패키지
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP3819851B2 (ja) 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
JP4504204B2 (ja) * 2003-02-25 2010-07-14 テッセラ，インコーポレイテッド 接続要素を有する高周波チップパッケージ
DE10394180T5 (de) 2003-02-27 2006-02-02 Infineon Technologies Ag Integrierter Schaltungsbaustein und Verfahren zu seiner Herstellung
TWI220781B (en) * 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
CN1317761C (zh) * 2003-06-18 2007-05-23 财团法人工业技术研究院 覆晶封装接合结构及其制造方法
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050191936A1 (en) * 2004-01-07 2005-09-01 Marine Jon C. Doll
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
EP1720794A2 (en) * 2004-03-01 2006-11-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
CN101295710B (zh) * 2004-05-20 2011-04-06 株式会社东芝 半导体器件
US7183651B1 (en) 2004-06-15 2007-02-27 Storage Technology Corporation Power plane decoupling
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
CN100401515C (zh) * 2004-11-19 2008-07-09 矽品精密工业股份有限公司 包覆有倒装芯片封装件的半导体装置及其制法
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
TWI286805B (en) * 2005-08-18 2007-09-11 Advanced Semiconductor Eng Chip package and package process thereof
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
SG135066A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009058244A (ja) * 2007-08-30 2009-03-19 Nippon Seiki Co Ltd 表示装置及び表示装置用表示板の組み付け方法
JP5529371B2 (ja) 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
CN101552214B (zh) * 2008-04-02 2011-03-23 力成科技股份有限公司 节约打线工序的多芯片堆叠方法与构造
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
MY156085A (en) * 2009-09-08 2016-01-15 Sumitomo Bakelite Co Semiconductor device
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US20130015589A1 (en) * 2011-07-14 2013-01-17 Chih-Chin Liao Chip-on-package structure for multiple die stacks
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
JP5721593B2 (ja) * 2011-09-12 2015-05-20 積水化学工業株式会社 接続構造体の製造方法
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
KR101906269B1 (ko) 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
JP5980566B2 (ja) 2012-05-17 2016-08-31 新光電気工業株式会社 半導体装置及びその製造方法
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US20150236003A1 (en) 2012-09-14 2015-08-20 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102041502B1 (ko) 2013-04-01 2019-11-07 삼성전자 주식회사 관통 전극 및 접착 층을 갖는 반도체 패키지
TWI468088B (zh) * 2013-05-28 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102147354B1 (ko) * 2013-11-14 2020-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
JP2016048756A (ja) 2014-08-28 2016-04-07 マイクロン テクノロジー， インク． 半導体装置
JP2015046643A (ja) * 2014-12-10 2015-03-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
DE112016006704T5 (de) * 2016-04-02 2018-12-13 Intel Corporation Halbleiterbaugruppe mit abgestütztem gestapeltem Halbleiterplättchen
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP6316873B2 (ja) * 2016-05-31 2018-04-25 株式会社新川 ダイの実装方法
WO2018148444A1 (en) * 2017-02-10 2018-08-16 Behrooz Mehr Grounding techniques for backside-biased semiconductor dice and related devices, systems and methods
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
CN109712948A (zh) * 2019-01-24 2019-05-03 广东气派科技有限公司 一种集成被动元件的芯片封装结构
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
JP2021044278A (ja) * 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH0499056A (ja) * 1990-08-06 1992-03-31 Seiko Epson Corp 複合集積回路チップ
JPH0547998A (ja) * 1991-08-21 1993-02-26 Sony Corp 高密度実装化半導体装置
JPH05343609A (ja) * 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JP3186236B2 (ja) * 1992-08-25 2001-07-11 松下電器産業株式会社 半導体装置の製造方法
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique

Also Published As

Publication number Publication date
TW447110B (en) 2001-07-21
CN1161834C (zh) 2004-08-11
JP3565319B2 (ja) 2004-09-15
CN1270417A (zh) 2000-10-18
EP1045443A2 (en) 2000-10-18
EP1045443A3 (en) 2004-01-21
KR20000076778A (ko) 2000-12-26
JP2000299431A (ja) 2000-10-24
US6353263B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
KR100356771B1 (ko) 반도체장치 및 그의 제조방법
US8748229B2 (en) Manufacturing method including deformation of supporting board to accommodate semiconductor device
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
JP3839323B2 (ja) 半導体装置の製造方法
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US20140035161A1 (en) Semiconductor device and method of manufacturing the same
WO1998033217A1 (en) Semiconductor device and method for manufacturing thereof
WO2001018864A1 (fr) Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
WO2007023852A1 (ja) 半導体装置及びその製造方法
US20080251944A1 (en) Semiconductor device
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP2000208675A (ja) 半導体装置およびその製造方法
KR20040014166A (ko) 회로장치의 연결 방법 및 이 회로장치의 어셈블리
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2002184936A (ja) 半導体装置およびその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
US20030089973A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4090906B2 (ja) 半導体装置及びその製造方法
JPH10233417A (ja) 半導体装置及びその製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2002252326A (ja) 半導体装置の製造方法
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
CN115023804A (zh) 电子器件和电子器件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee