CN1296640A - 各向异性导电膜、半导体芯片的安装方法和半导体装置 - Google Patents

各向异性导电膜、半导体芯片的安装方法和半导体装置 Download PDF

Info

Publication number
CN1296640A
CN1296640A CN99804793A CN99804793A CN1296640A CN 1296640 A CN1296640 A CN 1296640A CN 99804793 A CN99804793 A CN 99804793A CN 99804793 A CN99804793 A CN 99804793A CN 1296640 A CN1296640 A CN 1296640A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
conductive film
anisotropic conductive
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99804793A
Other languages
English (en)
Other versions
CN1155997C (zh
Inventor
泽本俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1296640A publication Critical patent/CN1296640A/zh
Application granted granted Critical
Publication of CN1155997C publication Critical patent/CN1155997C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

将各向异性导电膜3作成两边缘部为硬的部分31、硬的部分以外的部分为软的部分32的结构。利用该结构,在将半导体芯片1热压接到基板2上时,硬的部分31阻止软的部分32朝向半导体芯片的周边流动。因此,可防止各向异性导电膜3附着到加热加压工具上。

Description

各向异性导电膜、半导体芯片的安装方法和半导体装置
技术领域
本发明涉及各向异性导电膜、半导体芯片的安装方法和半导体装置，特别是涉及适合于使半导体芯片的有源元件形成面朝向基板一侧进行安装的各向异性导电膜、半导体芯片的安装方法和半导体装置。
背景技术
在使半导体芯片的形成了有源元件的面朝下进行安装的半导体芯片的安装方法、即所谓倒装芯片安装中，常常使用各向异性导电膜。该各向异性导电膜在发挥粘接能力的同时，起到作为半导体芯片与基板的导通媒体的作用，是膜状的薄片，将其整体形成为细长的带状。此外，其材料构成，一般由用固形环氧系列树脂和液状环氧系列树脂构成的粘合剂和对树脂粒子进行了金属电镀的导电性粒子组成。这样来掺合导电性粒子，使得其体积比在整个粘合剂中为均匀的。再有，也有使用金属粒子作为导电性粒子的情况。此外，导电性粒子的直径约为2～10μm，主要以直径约5μm的导电性粒子为主流。
这里，在图5中示出使用了现有的各向异性导电膜的芯片的安装方法的例子。首先，在设置了布线21的基板2上粘贴各向异性导电膜3，再在电极焊区11与布线21相对的状态下将半导体芯片1放置在各向异性导电膜3上。其次，利用加热加压工具71从设置了电极焊区11的面的相反一侧的面起对半导体芯片1一边进行加热一边进行加压。
通过加热，提高了各向异性导电膜3的流动性，将其充填电极焊区11和布线21的周围的空间，进而，从半导体芯片1与基板2的粘接面向外部流出，粘附到半导体芯片1的侧面上。另一方面，导电性粒子61的一部分在被夹住的状态下介于电极焊区11与布线21之间。
在该热压接之后，各向异性导电膜3的硬化一结束，就由各向异性导电膜3将半导体芯片1与基板2粘接在一起。特别是，附着于半导体芯片1的侧面的各向异性导电膜3形成镶边(fillet)34，使半导体芯片1与基板2的机械性连接变得牢固。此外，夹在电极焊区11与布线21之间的导电性粒子61起到作为半导体芯片1与基板2的导通媒体的作用。
但是，在上述的现有技术中发生以下那样的问题。
即，在半导体芯片1较薄的情况下，在利用加热加压工具71对半导体芯片1进行加热、加压时，各向异性导电膜3不仅附着于半导体芯片1的侧面、而且如图5的已附着部分35中所示，附着到加热加压工具71上。如果频繁地发生各向异性导电膜3的一部分附着到加热加压工具71上的情况，则当然必须相应地频繁地进行加热加压工具71的清洗，半导体芯片的热压接工序的管理负担加重。此外，变成这样的状态的半导体芯片安装后的外观也不理想。
但是，如果为了回避上述的问题而使设置在基板2上的各向异性导电膜3的面积比半导体芯片1的形成了电极焊区11的面的面积小、或使加热加压工具71的加热温度比以往降低，则存在半导体芯片与基板的机械连接的强度不充分的可能性。
发明的公开
本发明的目的在于，为了消除上述的现有技术的缺点，提供下述一种各向异性导电膜，其中，在能充分地得到基板与半导体芯片的机械连接强度的同时，可防止各向异性导电膜附着到加热加压工具上，由此，半导体芯片与基板的连接工序的管理变得容易。此外，其目的在于，提供一种设置了该各向异性导电膜的电路基板。再者，其目的在于，提供一种具备该电路基板的电子装置。
此外，本发明的目的在于，提供一种利用各向异性导电膜安装了半导体芯片的半导体装置，其中该各向异性导电膜可充分地提供基板与半导体芯片的机械连接的强度，可防止各向异性导电膜附着到加热加压工具上。
此外，本发明的目的在于，提供一种使用了该各向异性导电膜的半导体芯片的安装方法。此外，其目的在于，提供一种使用了该半导体芯片的安装方法制造的半导体装置。再者，其目的在于，提供一种具备该半导体装置的电子装置。
为了达到上述的目的，与本发明的第1方面有关的各向异性导电膜是这样一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成。
按照如上述方式构成的与本发明的第1方面有关的各向异性导电膜，在利用加热加压工具将半导体芯片热压接到粘贴在基板上的各向异性导电膜上来连接半导体芯片与基板时，第1部件抑制第2部件朝向半导体芯片的侧面流动的情况。因此，可防止第2部件过分地附着于半导体芯片的侧面并附着到加热加压工具上的情况。其结果，半导体芯片与基板的连接工序的管理变得容易。
此外，与本发明的第2方面有关的各向异性导电膜是这样一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，上述第1部件由在上述半导体芯片与上述基板的接合时显现出比上述第2部件的流动性低的特性的材料构成。
按照如上述方式构成的与本发明的第2方面有关的各向异性导电膜，在利用加热加压工具将半导体芯片热压接到粘贴在基板上的各向异性导电膜上来连接半导体芯片与基板的时刻，由于第1部件的流动性比第2部件的流动性低，故可利用第1部件来抑制第2部件朝向半导体芯片的侧面流动的情况。因此，可防止配置在第2部件上的材料过分地附着于半导体芯片的侧面并附着到加热加压工具上的情况。其结果，半导体芯片与基板的连接工序的管理变得容易。
此外，与本发明的第3方面有关的各向异性导电膜成为将上述第2部件的形状形成为与上述半导体芯片的形成了电极的面的形状大体相同的结构。
按照如上述方式构成的与本发明的第3方面有关的各向异性导电膜，在连接半导体芯片与基板时，可使朝向半导体芯片的各侧面流动的第2部件的量在各侧面上都大体均等，不会在特定的侧面上形成过大的镶边。
此外，与本发明的第4方面有关的各向异性导电膜成为将上述第2部件的面积形成为与上述半导体芯片的形成了上述电极的面的面积大体相同的结构。
按照如上述方式构成的与本发明的第4方面有关的各向异性导电膜，在连接半导体芯片与基板时，可使朝向半导体芯片的各侧面流动的第2部件的量抑制为在该侧面上形成适度的大小的镶边的程度。
再者，将与本发明的第6方面有关的电路基板作成设置上述的任一方面中所述的各向异性导电膜而构成的结构。
按照如上述方式构成的与本发明的第6方面有关的电路基板，在热压接半导体芯片时，可防止各向异性导电膜过度地流出到半导体芯片的周围并附着于电路基板上的其它区域上的情况。此外，能可靠地连接半导体芯片，可提供可靠度高的电路基板。
另外，将与本发明的第7方面有关的电子装置作成具备上述的电路基板而构成的结构。
按照如上述方式构成的与本发明的第7方面有关的电子装置，由于使用半导体芯片安装的可靠度高的电路基板，故提高了电子装置本身的可靠度。
而且，与本发明的第8方面有关的半导体装置具备由各向异性导电膜安装了半导体芯片的基板，上述各向异性导电膜具有与边缘部相当的第1部件和与上述第1部件相比位于中央侧的第2部件，上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成。
按照如上述方式构成的与本发明的第8方面有关的半导体装置，在将半导体芯片热压接到基板上时，第1部件抑制第2部件朝向半导体芯片的侧面流动的情况。因此，第2部件不会过分地附着于半导体芯片的侧面，可提供外观良好的半导体装置。
此外，与本发明的第9方面有关的半导体装置成为将上述第2部件的形状形成为与上述半导体芯片的形成了电极的面的形状大体相同的结构。
按照如上述方式构成的与本发明的第9方面有关的半导体装置，可使朝向半导体芯片的各侧面流动的第2部件的量在各侧面上都大体均等，不会在特定的侧面上形成过大的镶边。
此外，与本发明的第10方面有关的半导体装置成为将上述第2部件的面积形成为与上述半导体芯片的形成了电极的面的面积大体相同的结构。
按照如上述方式构成的与本发明的第10方面有关的半导体装置，在连接半导体芯片与基板时，可使朝向半导体芯片的各侧面流动的第2部件的量抑制为在该侧面上形成适度的大小的镶边的程度。
而且，与本发明的第11方面有关的半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，具有：将具有第1部件和与上述第1部件邻接地被配置而构成的第2部件的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；将上述半导体芯片放置在上述各向异性导电膜上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将其连接到上述基板上的工序。
按照如上述方式构成的与本发明的第11方面有关的半导体芯片的安装方法，在利用加热加压工具将半导体芯片热压接到粘贴在基板上的各向异性导电膜上来连接半导体芯片与基板时，第1部件抑制比其流动性高的第2部件朝向半导体芯片的侧面流动的情况。因此，可防止第2部件过分地附着于半导体芯片的侧面并附着到加热加压工具上的情况。其结果，半导体芯片与基板的连接工序的管理变得容易。
此外，在与本发明的第12方面有关的半导体芯片的安装方法中，上述第1部件具有其流动性比上述第2部件的流动性低的特性。
按照如上述方式构成的与本发明的第12方面有关的半导体芯片的安装方法，能可靠地利用第1部件抑制第2部件的朝向半导体芯片的侧面流动，可防止第2部件附着到加热加压工具上的情况。
此外，在与本发明的第13方面有关的半导体芯片的安装方法中，将上述第2部件的形状形成为与上述一个面的形状大体相同。
按照如上述方式构成的与本发明的第13方面有关的半导体芯片的安装方法，可使朝向半导体芯片的各侧面流动的第2部件的量在各侧面上都大体均等，不会在特定的侧面上形成过大的镶边。
此外，与本发明的第14方面有关的半导体芯片的安装方法中，将上述第2部件的面积形成为与上述一个面的面积大体相同。
按照如上述方式构成的与本发明的第14方面有关的半导体芯片的安装方法，在连接半导体芯片与基板时，可使朝向半导体芯片的各侧面流动的第2部件的量抑制为在该侧面上形成适度的大小的镶边的程度。
此外，与本发明的第15方面有关的半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，具有：对由热可塑性树脂构成的各向异性导电膜的与边缘部相比位于中央侧的区域进行加热以提高上述各向异性导电膜的流动性的工序；将上述各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；将上述半导体芯片放置在上述各向异性导电膜上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序。
按照如上述方式构成的与本发明的第15方面有关的半导体芯片的安装方法，由于提高了被加热的区域的流动性，故在连接半导体芯片与基板的工序中，被加热了的区域朝向半导体芯片的侧面流动，同时，不加热的区域抑制其过分的流动。因此，可防止各向异性导电膜过分地附着于半导体芯片的侧面并附着到加热加压工具上的情况。其结果，半导体芯片与基板的连接工序的管理变得容易。
此外，在与本发明的第16方面有关的半导体芯片的安装方法中，将上述各向异性导电膜形成为使上述区域的形状与上述一个面的形状大体相同。
按照如上述方式构成的与本发明的第16方面有关的半导体芯片的安装方法，可使朝向半导体芯片的各侧面流动的第2部件的量在各侧面上都大体均等，不会在特定的侧面上形成过大的镶边。
此外，与本发明的第17方面有关的半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，具有：将形成为框状的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；在上述各向异性导电膜的内侧的区域上设置其流动性比上述各向异性导电膜的流动性高的各向异性导电粘接剂的工序；将上述半导体芯片放置在上述各向异性导电粘接剂上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序。
按照如上述方式构成的与本发明的第17方面有关的半导体芯片的安装方法，在利用加热加压工具将半导体芯片热压接到粘贴在基板上的各向异性导电膜上来连接半导体芯片与基板时，形成为框状的各向异性导电膜抑制内侧的区域的各向异性导电粘接剂朝向半导体芯片的侧面流动的情况。因此，可防止各向异性导电粘接剂过分地附着于半导体芯片的侧面并附着到加热加压工具上的情况。其结果，半导体芯片与基板的连接工序的管理变得容易。
此外，与本发明的第18方面有关的半导体芯片的安装方法中，将上述各向异性导电膜的内侧的区域的形状形成为与上述一个面的形状大体相同。
按照如上述方式构成的与本发明的第18方面有关的半导体芯片的安装方法，在连接半导体芯片与基板时，由于即使各向异性导电粘接剂朝向半导体芯片的侧面流动，也没有形成过大的镶边那样的流动量，故各向异性导电膜不会附着到加热加压工具上。
而且，与本发明的第19方面有关的半导体装置成为使用本发明的第11方面至本发明的第18方面的任一方面中所述的半导体芯片的安装方法被制造的结构。
按照如上述方式构成的与本发明的第19方面有关的半导体装置，可提高半导体芯片的连接的可靠性，同时，可使在半导体芯片的侧面形成的镶边的大小与已安装的半导体芯片的高度相对应。其结果，可提高半导体芯片与基板的连接的可靠性，而且可提供外观良好的半导体装置。
再者，与本发明的第20方面有关的电子装置成为具备本发明的第19方面中所述的半导体装置的结构。
按照如上述方式构成的与本发明的第20方面有关的电子装置，由于具备以适度的大小被形成镶边的、机械连接良好的半导体装置，故提高了电子装置的功能的可靠性。
再有，关于在上述各装置中所述的基板的材料，可以是塑料基板、柔性基板等的使用了有机系列材料的基板，或陶瓷基板等的使用了无机系列材料的基板的任一种基板。
附图的简单说明
图1是示出与本发明的第1实施形态有关的半导体芯片的安装状态的剖面图。
图2是示出与本发明的第1实施形态有关的半导体芯片的安装工序的剖面图，(1)是示出将各向异性导电膜粘贴到基板上的状态的剖面图，(2)是示出将半导体芯片放置在各向异性导电膜上的状态的剖面图，(3)是示出对半导体芯片进行热压接的状态的剖面图。
图3是示出与本发明的第2实施形态有关的半导体芯片的安装工序的剖面图，(1)是示出将各向异性导电膜粘贴到基板上的状态的斜视图，(2)是其C-C线的剖面图，(3)是示出在各向异性导电膜的内侧的区域上涂敷了膏状的各向异性导电粘接剂的状态的剖面图。
图4是与本发明的第1实施形态有关的各向异性导电膜的斜视图。
图5是示出现有的各向异性导电膜的半导体芯片的安装状态的剖面图。
图6是利用与本发明的任一实施形态有关的各向异性导电膜安装了半导体芯片的电路基板的说明图。
图7是与本发明的实施形态有关的笔记本型个人计算机的说明图。
图8是与本发明的实施形态有关的携带电话机的说明图。
用于实施发明的最佳形态
以下，参照附图详细地说明本发明的优选实施形态。
图1是示出与本发明的第1实施形态有关的半导体芯片的安装状态的剖面图。此外，图2是示出与本发明的第1实施形态有关的半导体芯片的安装工序的剖面图，(1)是示出将各向异性导电膜粘贴到基板上的状态的剖面图，(2)是示出将半导体芯片放置在各向异性导电膜上的状态的剖面图，(3)是示出对半导体芯片进行热压接的状态的剖面图。此外，图3是示出与本发明的第2实施形态有关的半导体芯片的安装工序的说明图，(1)是示出将各向异性导电膜粘贴到基板上的状态的斜视图，(2)是该状态的剖面图，(3)是示出在各向异性导电膜的内侧的区域上涂敷了膏状的各向异性导电粘接剂的状态的剖面图。此外，图4是与本发明的第1实施形态有关的各向异性导电膜的斜视图。再者，图5是示出与现有的各向异性导电膜有关的半导体芯片的安装状态的剖面图。此外，图6是利用与本发明的任一实施形态有关的各向异性导电膜安装了半导体芯片的电路基板的说明图。再者，图7是与本发明的实施形态有关的笔记本型个人计算机的说明图。另外，图8是与本发明的实施形态有关的携带电话机的说明图。
首先，说明本发明的第1实施形态中的各向异性导电膜的具体的结构。如图4中所示，各向异性导电膜3被形成为片状，将其整体形成为长的带状那样的形状。图4表示其一部分，将靠近纵向的两端部被配置的硬的部分31和在2个硬的部分31间被夹持的软的部分32设置成一体，形成了各向异性导电膜3。此外，在其表面背面这两个面上粘贴了覆盖膜36。
硬的部分31由分子量大的热硬化性树脂构成，具有即使在加热时流动性也低的特性。此外，软的部分32由分子量小的热硬化性树脂构成，具有在加热时比硬的部分31的流动性相对地高的特性。具体地说，硬的部分31由环氧系列的树脂形成。其树脂构成以固形环氧系列树脂为75％～99重量％和液状环氧系列树脂1重量％～25重量％的比率来配制。此外，软的部分32由环氧系列的树脂形成。该树脂构成以固形环氧系列树脂为50重量％～75重量％和液状环氧系列树脂25重量％～50重量％的比率来配制。
再有，使用各向异性导电膜3来安装半导体芯片等时的各向异性导电膜的加热温度通常为180℃～200℃的范围。此外，在使用时，切断成适当的必要的大小，剥离基板一侧的覆盖膜36，粘贴到安装半导体芯片的部位上。
此外，软的部分32的宽度最好与被安装的半导体芯片的1边的长度、特别是在是长方形的半导体芯片的情况下与短边的长度相等。这是因为，在将半导体芯片1热压接到基板2上时，软的部分32的流动性非常高，从半导体芯片1与基板2之间向外部空间流出，但如果将软的部分32的宽度设定为上述的宽度，则由于硬的部分31以盖的方式来隔断半导体芯片1与基板2之间的空间与外部空间，故可抑制软的部分32向外部空间流出。
此外，在半导体芯片上，在形成了电极焊区的面的周边的2边或4边上、或在该整个面上隔开一定间隔设置了约几十～几百个电极焊区。在本发明的实施形态中，即使半导体芯片的电极焊区被设置成任一种状态也能适用。此外，安装半导体芯片的基板可以是有机系列、无机系列的任一种，不管其材料性质如何。
其次，根据附图说明使用了与本发明的第1实施形态有关的各向异性导电膜3的半导体芯片的安装方法。
如图2(1)中所示，最初，一边将基板2一侧的剥去了覆盖膜36的各向异性导电膜3在几秒间、180℃～200℃下进行加热，一边将其粘贴到基板2的设置了布线21的部位上。其次，剥去设置了半导体芯片1的一侧的覆盖膜36。再有，软的部分32的长度定为与半导体芯片1的长边的长度大体相同。
其次，如图2(2)中所示，在电极焊区11与布线21相对的状态下，将半导体芯片1放置在各向异性导电膜3上。此时，这样来放置，使得半导体芯片1的长边与硬的部分31大体平行。
再者，如图2(3)中所示，利用加热加压工具71从没有设置电极焊区11的面对半导体芯片1进行加热加压。由于被加热各向异性导电膜3的流动性提高，另外，由于按压力而变形。再有，由于加热加压工具71的热很好地传导到金属制的电极焊区11上，故电极焊区11附近的各向异性导电膜3的流动性特别高。
如果以这种方式被加热，则软的部分32由于来自加热加压工具71的按压力(箭头B)而从半导体芯片1与基板2之间朝向半导体芯片1的侧面流动。但是，由于在半导体芯片1的长边的下方设置了硬的部分31，故软的部分32的流动被硬的部分31所抑制。因此，可防止从半导体芯片1与基板2之间溢出的软的部分32附着到加热加压工具71上。
另一方面，由于在半导体芯片1的边缘的4边中的短边的下方不抑制软的部分32的流动，故软的部分32按原样朝向半导体芯片1的侧面流动。但是，如上所述，加热加压工具71的热很好地传导到电极焊区11上。因此，在半导体芯片1为长方形的情况下，由于设置在短边侧的电极焊区11的数目比长边侧少，即，被供给的热较少，故短边侧下方的软的部分32成为比长边侧下方的软的部分32流动性低的状态。再者，由于将软的部分32设置成其长度与半导体芯片1的长度相同，故在半导体芯片1的周围不设置成为附着于半导体芯片1的侧面上的源泉的因素。
即，附着于半导体芯片1的该2边一侧的侧面上的情况限于从半导体芯片1与基板2之间流出的各向异性导电膜3。因此，由于附着于半导体芯片1上的量较少，此外，其流动性也不怎么高，故附着到加热加压工具71上的可能性极小。因而，即使在半导体芯片1的短边上也不会过分地形成镶边。
因此，如果利用上述的工序将半导体芯片1热压接到基板2上，则各向异性导电膜3不会附着到加热加压工具71上。此外，如图1中所示，在半导体芯片1的侧面上，镶边34的高度不会达到半导体芯片的背面的高度，而是以适度的大小被形成。
再有，在本发明的第1实施形态中，将各向异性导电膜作成由具有2种不同的流动性的热硬化性树脂构成，但如果在1个各向异性导电膜中能使特定部分的流动性与其它部分不同，则也能得到同样的作用和效果。因而，例如作为第1实施形态的变形例，假定各向异性导电膜由单一材料的热可塑性树脂构成，对于与第1实施形态中的软的部分32相当的部分，如果通过在热压接半导体芯片之前预先进行预热，使其流动性提高，其后进行热压接，则预先未进行预热的部分起到与硬的部分31同样的作用，因此，可得到与本发明的第1实施形态同样的作用和效果。
此外，在该变形例中，如果不对各向异性导电膜的整个边缘进行预热，则该整个边缘起到与硬的部分31同样的作用，因此，可进一步可靠地抑制胺到余热的部分的流动。
其次，根据图3说明与本发明第2实施形态有关的各向异性导电膜。
首先，如图3(1)和(2)中所示，使各向异性导电膜的形状如各向异性导电膜4中所示那样成为框状。然后，将各向异性导电膜4粘贴到基板2上。再有，各向异性导电膜4由热硬化性树脂构成。此外，使各向异性导电膜4的内侧的区域的形状与半导体芯片1的形状大体相同，再者，使该区域的面积与半导体芯片1的面积大体相同或比其稍大。
其次，如图3(3)中所示，在各向异性导电膜4的内侧的区域、即凹部41上，在凹部41的整个面上涂敷膏状的各向异性导电粘接剂5，使得各向异性导电粘接剂5的高度与框状的各向异性导电膜4的高度大体相同。其次，将半导体芯片1放置在膏状的各向异性导电粘接剂5上。其后，与第1实施形态的情况相同，利用加热加压工具71，从与半导体芯片1的电极焊区11的某个面相反一侧的面进行加热加压。
利用以上的工序，进行半导体芯片的安装。再有，在该实施形态中，在将半导体芯片1放置在膏状的各向异性导电粘接剂5上时，如果将半导体芯片1嵌入凹部41中，则也可同时进行半导体芯片1的对准。因此，在本实施形态中，可使半导体芯片1的放置时的定位工序变得简便。
按照以上的结构，由于膏状的各向异性导电粘接剂5的流动性比框状的各向异性导电膜4的流动性高，故虽然朝向半导体芯片1的侧面流动，但由于利用框状的各向异性导电膜4抑制其流动，故可防止膏状的各向异性导电粘接剂5附着到加热加压工具71上。此外，在本实施形态的情况下，由于在半导体芯片1的4边上存在可靠地抑制各向异性导电粘接剂5的流动的因素，故即使在半导体芯片1的形状为正方形的情况下，也能很好地适用。
因此，在本实施形态中，各向异性导电膜3也不会附着到加热加压工具71上，与第1实施形态同样，在半导体芯片1的侧面上以适度的大小形成镶边34。此外，在本实施形态中，可将比各向异性导电膜4流动性高的各向异性导电膜切断为其形状和面积与凹部41大体相同并将其粘贴到凹部41上，来代替在凹部41上涂敷膏状的各向异性导电粘接剂5。再者，也可预先在凹部41上设置比各向异性导电膜4流动性高的各向异性导电膜。
再有，在上述的各实施形态中，被掺合到各向异性导电粘接剂中的导电性粒子可以是金属粒子、或对树脂制的粒子进行了金属电镀的粒子等的任一种粒子，不管其材料、形状如何。此外，可不在半导体芯片的电极上设置凸点，而是在基板的电极上设置了凸点。
此外，在上述的实施形态中，以在半导体芯片的形成了电极的面上且在该面的全部4边上设置了电极的情况作为例子举出，但被设置的电极的配置不限于此，可只在2边上、或该面的整个面上设置了电极。
如上所述，在本发明的实施形态中，在将半导体芯片热压接到基板上时，各向异性导电膜不会附着到加热加压工具上。此外，由于能在半导体芯片的侧面上以适度的大小形成外观良好的镶边，故可提高半导体芯片与基板的机械连接的可靠性。另外，关于本发明的第2实施形态，由于将各向异性导电膜作成框状，由于通过将半导体芯片置于该框内也同时完成半导体芯片的对准，故与半导体芯片的对准有关的工序的管理变得非常容易。
再者，作为利用以上已说明的各向异性导电膜来安装半导体芯片的例子，示出图6。即，图6中示出了利用与本发明的任一实施形态有关的各向异性导电膜4安装了半导体芯片110的电路基板100。再有，一般使用例如玻璃环氧基板等有机系列基板作为电路基板100。在电路基板100上形成了例如由铜构成的键合部，使其成为所希望的电路。而且，通过以机械方式连接键合部与半导体芯片110的外部电极来谋求其电导通。
再有，可将半导体芯片110的安装面积减小到用裸芯片安装的面积，如果将该电路基板100用于电子装置，则可谋求电气装置本身的小型化。此外，在相同面积内，可确保更大的安装空间，也可谋求高性能化。
而且，作为具备该电路基板100的电子装置，在图7中示出了笔记本型个人计算机120，在图8中示出了携带电话机130。
产业上利用的可能性
如以上所叙述的那样，本发明是这样一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，其特征在于：具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成，因此，第1部件抑制第2部件的流动，防止各向异性导电膜附着到加热加压工具上。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，本发明是这样一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，其特征在于：具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，上述第1部件由在上述半导体芯片与上述基板的接合时显现出比上述第2部件的流动性低的特性的材料构成，因此，在半导体芯片与基板的接合时，第1部件抑制第2部件的流动，防止各向异性导电膜附着到加热加压工具上。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，在具备由各向异性导电膜安装了半导体芯片的基板的半导体装置中，上述各向异性导电膜具有与边缘部相当的第1部件和与上述第1部件相比位于中央侧的第2部件，上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成，因此，第1部件抑制第2部件的流动，可防止各向异性导电膜附着到加热加压工具上，可大幅度地使清洗加热加压工具的频度下降。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，本发明是这样一种半导体装置，该半导体装置具备由各向异性导电膜安装了半导体芯片的基板，其特征在于：上述各向异性导电膜具有与边缘部相当的第1部件和与上述第1部件相比位于中央侧的第2部件，此外，上述第1部件由在上述半导体芯片与上述基板的接合时显现出比上述第2部件的流动性低的特性的材料构成，因此，第1部件抑制第2部件的流动，可防止各向异性导电膜附着到加热加压工具上，可大幅度地使清洗加热加压工具的频度下降。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，本发明是这样一种半导体芯片的安装方法，该半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，其特征在于，具有：将具有第1部件和与上述第1部件邻接地被配置而构成的第2部件的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；将上述半导体芯片放置在上述各向异性导电膜上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将其连接到上述基板上的工序，因此，第1部件抑制第2部件的流动，可防止各向异性导电膜附着到加热加压工具上，可大幅度地使清洗加热加压工具的频度下降。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，本发明是这样一种半导体芯片的安装方法，该半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，其特征在于，具有：对由热可塑性树脂构成的各向异性导电膜的与边缘部相比位于中央侧的区域进行加热以提高上述各向异性导电膜的流动性的工序；将上述各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；将上述半导体芯片放置在上述各向异性导电膜上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序，因此，可防止各向异性导电膜附着到加热加压工具上，同时可简化半导体芯片粘贴位置的定位工序。因此，各向异性导电膜的边缘部抑制与该边缘部相比位于中央侧的部分的流动，可防止各向异性导电膜附着到加热加压工具上，可大幅度地使清洗加热加压工具的频度下降。因此，可谋求半导体芯片的安装工序的高效率，同时可谋求提高被安装的半导体芯片的外观。
此外，本发明是这样一种半导体芯片的安装方法，该半导体芯片的安装方法是使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装的半导体芯片的安装方法，其特征在于，具有：将形成为框状的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；在上述各向异性导电膜的内侧的区域上设置其流动性比上述各向异性导电膜的流动性高的各向异性导电粘接剂的工序；将上述半导体芯片放置在上述各向异性导电粘接剂上的工序；以及利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序，因此，可简化半导体芯片的位置重合，可谋求半导体芯片的安装工序的高效率。再者，可谋求提高被安装的半导体芯片的外观。

Claims (20)

1．一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，其特征在于：
具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，
上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成。
2．一种各向异性导电膜，该各向异性导电膜粘接半导体芯片与基板，同时成为上述半导体芯片与上述基板的电导通媒体，其特征在于：
具有第1部件和与上述第1部件邻接地被配置而构成的第2部件，
上述第1部件由在上述半导体芯片与上述基板的接合时显现出比上述第2部件的流动性低的特性的材料构成。
3．如权利要求1或2中所述的各向异性导电膜，其特征在于：
将上述第2部件的形状形成为与上述半导体芯片的形成了电极的面的形状大体相同。
4．如权利要求3中所述的各向异性导电膜，其特征在于：
将上述第2部件的面积形成为与上述半导体芯片的形成了上述电极的面的面积大体相同。
5．一种电路基板，其特征在于：
设置权利要求1至权利要求4的任一项中所述的各向异性导电膜而构成。
6．一种电子装置，其特征在于：
具备权利要求5中所述的电路基板而构成。
7．一种半导体装置，具备由各向异性导电膜安装了半导体芯片的基板而构成，其特征在于：
上述各向异性导电膜具有与边缘部相当的第1部件和与上述第1部件相比位于中央一侧的第2部件，
上述第1部件由具有其流动性比上述第2部件的流动性低的特性的材料来形成。
8．一种半导体装置，具备由各向异性导电膜安装了半导体芯片的基板而构成，其特征在于：
上述各向异性导电膜具有与边缘部相当的第1部件和与上述第1部件相比位于中央一侧的第2部件，
上述第1部件由在上述半导体芯片与上述基板的接合时显现出比上述第2部件的流动性低的特性的材料构成。
9．如权利要求7或8中所述的半导体装置，其特征在于：
将上述第2部件的形状形成为与上述半导体芯片的形成了电极的面的形状大体相同。
10．如权利要求8中所述的半导体装置，其特征在于：
将上述第2部件的面积形成为与上述半导体芯片的形成了上述电极的面的面积大体相同。
11．一种半导体芯片的安装方法，在该方法中，使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装，该方法的特征在于，具有：
将具有第1部件和与上述第1部件邻接地被配置而构成的第2部件的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；
将上述半导体芯片放置在上述各向异性导电膜上的工序；以及
利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序。
12．如权利要求11中所述的半导体芯片的安装方法，其特征在于：
上述第1部件具有其流动性比上述第2部件的流动性低的特性。
13．如权利要求11或12中所述的半导体芯片的安装方法，其特征在于：
将上述第2部件的形状形成为与上述一个面的形状大体相同。
14．如权利要求13中所述的半导体芯片的安装方法，其特征在于：
将上述第2部件的面积形成为与上述一个面的面积大体相同。
15．一种半导体芯片的安装方法，在该方法中，使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装，该方法的特征在于，具有：
对由热可塑性树脂构成的各向异性导电膜的与边缘部相比位于中央一侧的区域进行加热以提高上述各向异性导电膜的流动性的工序；
将上述各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；
将上述半导体芯片放置在上述各向异性导电膜上的工序；以及
利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序。
16．如权利要求15中所述的半导体芯片的安装方法，其特征在于：
将上述各向异性导电膜形成为使上述区域的形状与上述一个面的形状大体相同。
17．一种半导体芯片的安装方法，在该方法中，使形成了电极的半导体芯片的一个面在与基板的形成了电极的面相对的方向上进行安装，该方法的特征在于，具有：
将形成为框状的各向异性导电膜粘贴到上述基板的形成了上述电极的面上的工序；
在上述各向异性导电膜的内侧的区域上设置其流动性比上述各向异性导电膜的流动性高的各向异性导电粘接剂的工序；
将上述半导体芯片放置在上述各向异性导电粘接剂上的工序；以及
利用加热加压体一边对上述半导体芯片加热一边对其按压、将上述半导体芯片连接到上述基板上的工序。
18．如权利要求17中所述的半导体芯片的安装方法，其特征在于：
将上述各向异性导电膜的内侧的区域的形状形成为与上述一个面的形状大体相同。
19．一种半导体装置，其特征在于：
使用权利要求11至权利要求18的任一项中所述的半导体芯片的安装方法来制造。
20．一种电子装置，其特征在于：
具备权利要求19中所述的半导体装置而构成。
CNB998047937A 1998-12-02 1999-12-02 各向异性导电膜、半导体芯片的安装方法和半导体装置 Expired - Fee Related CN1155997C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP343086/1998 1998-12-02
JP34308698 1998-12-02

Publications (2)

Publication Number Publication Date
CN1296640A true CN1296640A (zh) 2001-05-23
CN1155997C CN1155997C (zh) 2004-06-30

Family

ID=18358842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998047937A Expired - Fee Related CN1155997C (zh) 1998-12-02 1999-12-02 各向异性导电膜、半导体芯片的安装方法和半导体装置

Country Status (6)

Country Link
US (1) US6414397B1 (zh)
JP (1) JP4069587B2 (zh)
KR (1) KR100392718B1 (zh)
CN (1) CN1155997C (zh)
TW (1) TW444307B (zh)
WO (1) WO2000033374A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104692320A (zh) * 2013-12-06 2015-06-10 罗伯特·博世有限公司 用于在衬底上固定微芯片的方法
CN105601765A (zh) * 2015-12-23 2016-05-25 中国科学院过程工程研究所 一种用于半纤维素提取液脱盐的装置
CN109075471A (zh) * 2016-05-05 2018-12-21 迪睿合株式会社 各向异性导电膜

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
JP4070658B2 (ja) * 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
CN1860823B (zh) * 2003-09-29 2012-12-19 3M创新有限公司 麦克风部件及其制造方法
US8735717B2 (en) * 2007-06-12 2014-05-27 Sharp Kabushiki Kaisha Thin film solar cell and method of manufacturing the same
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US9029996B2 (en) * 2010-10-19 2015-05-12 Continental Automotive Systems, Inc. Bonding and electrically coupling components
KR102356216B1 (ko) * 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN107768415B (zh) * 2017-10-30 2024-03-08 京东方科技集团股份有限公司 柔性显示器件、显示装置以及制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225439A (ja) * 1984-04-23 1985-11-09 Seiko Epson Corp Ｉｃ実装構造
JPH04142049A (ja) 1990-10-02 1992-05-15 Toshiba Corp 電子部品の接続方法
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1098076A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP2000315855A (ja) * 1999-04-28 2000-11-14 Canon Inc フェイスダウン実装基板及びフェイスダウン実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104692320A (zh) * 2013-12-06 2015-06-10 罗伯特·博世有限公司 用于在衬底上固定微芯片的方法
CN105601765A (zh) * 2015-12-23 2016-05-25 中国科学院过程工程研究所 一种用于半纤维素提取液脱盐的装置
CN109075471A (zh) * 2016-05-05 2018-12-21 迪睿合株式会社 各向异性导电膜
CN109075471B (zh) * 2016-05-05 2021-03-12 迪睿合株式会社 各向异性导电膜

Also Published As

Publication number Publication date
US6414397B1 (en) 2002-07-02
TW444307B (en) 2001-07-01
KR100392718B1 (ko) 2003-07-28
KR20010034452A (ko) 2001-04-25
CN1155997C (zh) 2004-06-30
JP4069587B2 (ja) 2008-04-02
WO2000033374A1 (en) 2000-06-08

Similar Documents

Publication Publication Date Title
CN1155997C (zh) 各向异性导电膜、半导体芯片的安装方法和半导体装置
CN1076872C (zh) 载片及其制造方法和安装方法
CN1135610C (zh) 各向异性导电膜和半导体芯片的安装方法以及半导体装置
CN1303646C (zh) 增强板粘着装置
CN1098617C (zh) 电路基板上安装带粘接剂的电子元器件的方法
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1138629C (zh) 多层基板
CN1110078C (zh) 半导体元件的安装方法
CN1265455C (zh) 半导体器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1722931A (zh) 电路基板的连接结构体及其制造方法
CN1411045A (zh) 半导体装置
CN1340851A (zh) 电子器件及其制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1591884A (zh) 固态象传感装置的制造方法
CN1606142A (zh) 电子电路装置及其制造方法以及制造装置
CN1262784A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1516252A (zh) 制造半导体集成电路器件的方法
CN1320846C (zh) 电路基板及其制造方法
CN1638120A (zh) 半导体组装体及其制造方法
CN1943029A (zh) 半导体器件及其制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1165989C (zh) 半导体器件和用于制造该半导体器件的方法
CN1574312A (zh) 树脂密封型半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20100104