CN109075471A - 各向异性导电膜 - Google Patents

各向异性导电膜 Download PDF

Info

Publication number
CN109075471A
CN109075471A CN201780025075.7A CN201780025075A CN109075471A CN 109075471 A CN109075471 A CN 109075471A CN 201780025075 A CN201780025075 A CN 201780025075A CN 109075471 A CN109075471 A CN 109075471A
Authority
CN
China
Prior art keywords
anisotropic conductive
conductive film
conducting particles
film
insulative resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780025075.7A
Other languages
English (en)
Other versions
CN109075471B (zh
Inventor
阿久津恭志
塚尾怜司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority claimed from PCT/JP2017/016245 external-priority patent/WO2017191774A1/ja
Publication of CN109075471A publication Critical patent/CN109075471A/zh
Application granted granted Critical
Publication of CN109075471B publication Critical patent/CN109075471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0016—Apparatus or processes specially adapted for manufacturing conductors or cables for heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

在对于导电粒子（2）的既定排队配置存在遗漏（2X）的情况下，只要各向异性导电连接上不会产生问题也就能作为规格内的制品而使用的各向异性导电膜，具有导电粒子（2）有规则地配置在绝缘性树脂粘合剂（3）的规则配置区域，且具有5m以上的长度。在规则配置区域内，不存在导电粒子连续遗漏既定数以上的部位（2Y）的规格内区域，以各向异性导电膜的短边方向的既定宽度在异方导电性膜的长边方向以既定长度以上存在。

Description

各向异性导电膜
技术领域
本发明涉及各向异性导电膜。
背景技术
向绝缘性树脂粘合剂分散了导电粒子的各向异性导电膜，在将IC芯片等的电子部件安装到基板时广泛使用。随着近年来电子部件的高密度安装伴随的凸点的窄间距化，对各向异性导电膜强烈要求提高凸点上的导电粒子的捕获性，且使得能够避免短路。
为了使各向异性导电膜对应该要求，研究了各种使导电粒子规则地排队配置的方法。已知这样的技术：例如，在延伸膜上铺满导电粒子，使该膜二轴延伸，从而使导电粒子单层排队配置的技术（专利文献1）；或利用磁性使导电粒子保持在基体材料，并使该导电粒子转印到粘着性的膜而使导电粒子为既定排列的技术（专利文献2）等。
现有技术文献
专利文献
专利文献1：日本特许5147048号公报；
专利文献2：日本特许4887700号公报。
发明内容
发明要解决的课题
然而，二轴延伸法中，难以使导电粒子精密地排队在既定位置，在导电粒子的排列上常常出现遗漏。依据转印法，比二轴延伸法能够精密地配置导电粒子，但是难以在各向异性导电膜的整个一面上完全消除导电粒子的遗漏。
另外，各向异性导电膜的制品一般以5m以上的长尺制造，因此在其全长上制造完全没有导电粒子的遗漏的各向异性导电膜是困难的，且是不现实的。例如，若将在一个部位有遗漏也视为规格外的次品则制品的成品率下降，会使制品的制造成本上升。另一方面，若在制品中明显存在导电粒子的遗漏，则在各向异性导电连接的连接稳定性上出现问题。
因此本发明的课题是即便为对于导电粒子的既定规则性配置存在遗漏的各向异性导电膜，也能够与没有遗漏的各向异性导电膜大致同样地供于各向异性导电连接。
用于解决课题的方案
本发明人发现了在对于导电粒子的既定规则性配置存在遗漏的情况下，在以下（A）～（C）的情况中在各向异性导电连接上也不会出现问题。
（A）若对导电粒子的既定规则性配置遗漏连续则容易引起导通不良，特别是在各向异性导电膜的长边方向遗漏连续时该倾向较强，但是，即便为各向异性导电膜的长边方向上连续的遗漏，只要该连续数为与连接对象对应的既定数以下，也就难以引起导通不良。
（B）在将各向异性导电膜使用于各个凸点面积比较大的FOG（film on glass）等的情况下，一般凸点宽度最大为200μm左右，因此，如果在各向异性导电膜的长边方向200μm的范围存在10个以上的导电粒子，即便对导电粒子的规则性配置存在遗漏的情况下实质上也不会发生连接的问题。
（C）在将各向异性导电膜使用于凸点的位置处于特定的部位（例如在短边方向的两端部有凸点列），且各个凸点面积比较小的COG（chip on glass）等的情况下，使各向异性导电膜的短边方向的两端部和芯片的端子列一致时，只要导电粒子以既定数以上连续遗漏的部位（即，以在实际使用上成为问题的水平显著遗漏的部位）不沿着各向异性导电膜的短边方向的两端部存在，在短边方向的中央部即便导电粒子以既定数以上连续遗漏也难以在连接上产生问题。
本发明基于这些见解而构思，提供各向异性导电膜，其长度为5m以上，具有在绝缘性树脂粘合剂有规则地配置有导电粒子的规则配置区域，在该规则配置区域内，不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度，在各向异性导电膜的长边方向以既定长度以上存在。
本发明的各向异性导电膜的结构，即便对导电粒子的既定规则性配置存在遗漏，也能够与没有遗漏的各向异性导电膜进行大致同样的各向异性导电连接，换言之，有着在不降低各向异性导电膜的特性的范围内减少导电粒子的存在量的结构的意思。因而，本发明的各向异性导电膜能够削减使用于导电粒子的金属的量，不仅有削减制造成本的效果，而且有降低环境负担的效果或有助于缓冲作为各向异性导电膜制品的规格条件（提高制造成品率）。这样为了以各向异性连接所需要的最小限的导电粒子个数得到稳定的导通特性，优选使规则配置区域和规格内区域一致。此外，只要不明显损害本发明的效果，也可以存在导电粒子连续遗漏既定数以上的部位即规格外的部位。
特别是，作为各个凸点面积比较小且凸点个数多的、例如COG（chip on glass）用的各向异性导电膜，提供沿着各向异性导电膜的短边方向的至少端部区域具有规格内区域的方式。
另外，作为各个凸点面积比较大的、例如FOG（film on glass）用的各向异性导电膜，提供在各向异性导电膜的全宽度上任意选择长边方向200μm的区域中，存在10个以上的导电粒子的方式。
本发明另外提供各向异性导电膜的制造方法，将在绝缘性树脂粘合剂中有规则地配置有导电粒子的各向异性导电膜的宽幅整卷（原反），以不包含导电粒子相对于规则的配置连续遗漏既定数以上的规格外的部位的方式、或者以使规格外的部位成为膜的短边方向的想要的位置的方式，沿长度方向裁断，作成长度5m以上的各向异性导电膜。
本发明进一步提供各向异性导电膜的制造方法，从具有绝缘性树脂粘合剂中有规则地配置有导电粒子的规格配置区域的各向异性导电膜，除去导电粒子连续遗漏既定数以上的规格外的部位，使除去后的各向异性导电膜接合，作成长度5m以上的各向异性导电膜。若为长度5m以上，则变得容易在连续生产用的各向异性连接装置设置并进行验证。即从通用的用于各向异性连接构造体的各向异性导电膜替换的情况下，能够减少验证的负担。
本发明还提供连接构造体的制造方法，该连接构造体隔着各向异性导电膜热压接具有端子列的第1电子部件和具有端子列的第2电子部件，从而各向异性导电连接第1电子部件和第2电子部件的端子列彼此，该各向异性导电膜具有在绝缘性树脂粘合剂中有规则地配置有导电粒子的规格配置区域，
作为各向异性导电膜，使用在该规格配置区域内不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度在各向异性导电膜的长边方向以既定长度形成的各向异性导电膜，
将该规格内区域对准到电子部件的端子列。
在该制造方法中，在第1电子部件及第2电子部件分别具有多个端子列，并在各向异性导电膜中规格内区域并排形成的情况下，
优选将相邻的规格区域之间的区域，对准到端子列与端子列之间的区域。
发明效果
依据本发明的各向异性导电膜的制造方法，能够从以往因导电粒子的遗漏而被判定为不良的各向异性导电膜，提取实际使用上没有问题的区域而制造各向异性导电膜。另外，依据本发明的连接构造体的制造方法，即便使用于连接构造体的制造的各向异性导电膜，具有因导电粒子的遗漏这一点而被判定为有问题的部位，当不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度在各向异性导电膜的长边方向以既定长度延伸设置时，将该规格内区域对准到电子部件的端子列。因而，不会损害各向异性导电连接的可靠性，而能够提高各向异性导电膜的制造的成品率。
附图说明
[图1]图1是说明实施例的各向异性导电膜1A的导电粒子的配置的平面图。
[图2]图2是说明实施例的各向异性导电膜1B的导电粒子的配置的平面图。
[图3]图3是说明实施例的各向异性导电膜1C的导电粒子的配置的平面图。
[图4]图4是示出COG用的各向异性导电膜中导电粒子的配置为规格外的部位的位置的平面图。
[图5]图5是实施例的各向异性导电膜1a的截面图。
[图6]图6是实施例的各向异性导电膜1b的截面图。
[图7]图7是实施例的各向异性导电膜1c的截面图。
[图8]图8是实施例的各向异性导电膜1d的截面图。
[图9]图9是实施例的各向异性导电膜1e的截面图。
[图10]图10是示出评价用IC的凸点排列的概略图。
具体实施方式
以下，一边参照附图一边详细地对本发明进行说明。此外，各图中，相同标号表示相同或同等的结构要素。
＜各向异性导电膜＞
（各向异性导电膜的整体结构）
本发明的各向异性导电膜具有导电粒子有规则地配置在绝缘性树脂粘合剂的区域（规则配置区域），优选的是在俯视观察下导电粒子互相分离且规则（例如格子状）地配置。在此，既可以在各向异性导电膜的整个面扩展一个规则配置区域，也可以在整个面多个导电粒子群分别作为规则配置区域互相隔离地配置。
本发明的各向异性导电膜由于具有规则配置区域，能够正确地检查并掌握针对导电粒子的规则配置的导电粒子的遗漏。关于本发明的各向异性导电膜，在这样的规则配置区域内，不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度在各向异性导电膜的长边方向以既定长度以上存在。此外，多个导电粒子群在各向异性导电膜的整个面分别作为规则配置区域互相隔离地配置的情况下，在各个规则配置区域，规格内区域以各向异性导电膜的短边方向的既定宽度在各向异性导电膜的长边方向以既定长度以上存在。
在此，关于规格内区域，各向异性导电膜的短边方向在一般的各向异性导电连接构造体中成为端子的长边方向，因此在各向异性导电膜的短边方向成排的导电粒子在端子上的捕获性变得良好，且各向异性导电连接条件变得比较容易缓冲。因而，在将各向异性导电膜的短边方向全部按压到连接工具而有助于各向异性导电连接的情况下，也能缓冲各向异性导电膜的短边方向的按压宽度条件。具体而言，各向异性导电膜的短边方向的“既定宽度”的上限，优选为各向异性导电膜的短边方向的95％以下，更优选为90％以下，另一方面，下限优选为10％以上，更优选为20％以上即可。另外，关于各向异性导电膜的短边方向的“既定宽度”的位置，为了容易适用于一般的COG等IC芯片或与其类似的端子布局的各向异性连接，优选处于各向异性导电膜的短边方向的中央部以外、即端部（两端部）。两端部上的各个规格内区域的宽度既可以相同，也可以不同。为了适合于所要求的端子布局。
另一方面，关于规格内区域，各向异性导电膜的长边方向（即，在一般的各向异性导电连接构造体中端子的短边方向）的“既定长度以上”是指在以各向异性导电连接构造体（例如，照相机模块等的10mm见方左右的小型部位安装体）为基准时，则为5mm以上即可，优选为10mm以上，更优选为20mm（相当于各向异性导电膜长度为5m的情况下的0.4％）以上。另外，如果为大型的各向异性导电连接构造体（例如，80英寸以上的大型显示器等）的情况下，也可以使规则配置区域为2000mm以上。
此外，关于规格内区域，各向异性导电膜的长边方向的“既定长度以上”的上限越长各向异性导电膜本身越为良品，所以是优选的。因而，该“既定长度以上”的上限没有特别限制，但是从对各向异性导电膜进行质量管理时进行图像检查的观点来看，若限制为一定程度的长度，则还有质量上的信息管理变得容易进行的方面。例如，如果以某一长度隔开，则会容易进行每个该长度的数据的比较。另外，还有单纯地图像数据的容量不多也可以的优点。作为“既定长度以上”的上限的一个例子，如果为1000m以下、优选为500m以下、更优选为350m以下、再优选为50m以下，则变得容易进行检查中的图像数据的处理或管理。
此外，从稳定连接的方面来看，优选使规格内区域相对于规则配置区域无限地相等、进而一致。此外，只要不明显损害本发明的效果，也可以在规则配置区域内存在使导电粒子连续遗漏既定数以上的部位（规格外的部位）。此外，在各向异性导电膜的规则配置区域外，也可以存在不存在导电粒子的空白区域、或导电粒子随机配置的随机配置区域。
另外，本发明的各向异性导电膜的膜长度，为了使各向异性导电连接形成的连接构造体的生产性稳定，优选为5m以上、更优选为10m以上、进一步优选为50m以上。另一方面，若膜长度过长则对装置的设置、输送的工夫等需要劳力或者装置改造的成本变大，因此优选为5000m以下，更优选为1000m以下，进一步优选为500m以下。另外，膜宽度没有特别限制，例如为0.5～5mm。
这样各向异性导电膜长度相对于宽度长，因此优选为卷绕到卷轴（reel）的卷装体。卷装体也可以接合多个各向异性导电膜。各向异性导电膜的连结上能够使用连结带。连结带的厚度没有特别限制，但是过厚则对树脂的挤出或阻塞（blocking）产生不良影响，因此优选为10～40μm。
（导电粒子的配置）
作为导电粒子的规则的配置，例如，如图1所示的各向异性导电膜1A那样，可举出正方格子排列。除此以外，作为导电粒子的规则的配置，能够举出长方格子、斜方格子、六方格子等的格子排列。也可以按既定间隔并排导电粒子以既定间隔直线状排列的粒子列。另外，如图2所示的各向异性导电膜1B那样，也可以导电粒子2占据在将正多边形无间隙地并排的情况下的正多边形（在本实施例中为正六边形）的顶点之中的多个顶点，作为导电粒子2的配置，以能够认定由导电粒子2a、2b、2c、2d组成的梯形的重复单元5。此外，梯形的重复单元为导电粒子的规则的配置的一个例子，既可为隔离的配置，另外也可以是多个重复单元的集合为隔离的导电粒子规则配置区域。在此，重复单元5为依次连结最接近的导电粒子2的中心而形成的导电粒子的配置的重复单位，因既定规则性的重复而重复单元5遍及各向异性导电膜的一面。重复单元5本身中的导电粒子的配置形状没有特别限制，但是，如果在重复单元5中以使导电粒子2占据正多边形的一部分的方式配置，则容易掌握导电粒子的配置，因此能够容易判断对于既定配置有无导电粒子的遗漏。此外，若容易掌握导电粒子的配置，则在制造各向异性导电膜时、或在利用各向异性导电膜连接电子部件后的压痕检查等的制品检查中各个作业变得容易，能够缩短时间，从而能够谋求削减工时数。
导电粒子2的排列的格子轴或排列轴，既可以对各向异性导电膜的长边方向平行，也可以与各向异性导电膜的长边方向交叉，能够对应所连接的端子宽度、端子间距等而确定。例如，在设为微小（fine）间距用的各向异性导电性膜的情况下，如图1所示使导电粒子2的格子轴L1相对于各向异性导电膜1A的长边方向倾斜，并使以各向异性导电膜1A连接的端子10的长边方向（膜的短边方向）与格子轴L1所成的角度θ优选为6°～84°、更优选为11°～74°。
（导电粒子）
作为导电粒子2，能够适当选择公知的各向异性导电膜中使用的导电粒子而使用。能够举出例如镍、铜、银、金、钯等的金属粒子；以镍等的金属包覆聚酰胺、聚苯并胍胺等的树脂粒子的表面的金属包覆树脂粒子等。所配置的导电粒子的大小，优选为1μm以上30μm以下，更优选为1μm以上10μm以下，进一步优选为2μm以上6μm以下。
导电粒子2的平均粒径，能够利用图像式或者激光式的粒度分布计进行测定。也可以俯视观察下观察各向异性导电膜，并计测粒径而求出。在此情况下，优选计测200个以上，更优选计测500个以上，进一步更优选计测1000个以上。
导电粒子2的表面优选通过绝缘涂层或绝缘粒子处理等来包覆。作为这样的包覆，选择难以从导电粒子2的表面剥离且对各向异性连接不会产生问题的包覆。另外，也可以在导电粒子2的表面的整个面或一部分设置突起。突起的高度优选为导电粒径的20％以内，更优选为10％以内。
（导电粒子的最短粒子间距离）
导电粒子的最短粒子间距离优选为导电粒子的平均粒径的0.5倍以上。若该距离过短则容易因导电粒子相互的接触而引起短路。邻接的导电粒子的距离的上限，能够对应凸点形状或凸点间距进行确定。作为一个例子，如果设为捕获10个以上导电粒子，则小于平均粒径的50倍即可，若小于40倍则优选。若小于30倍则更优选。
（导电粒子的个数密度）
从抑制各向异性导电膜的制造成本的方面来看，导电粒子的个数密度优选为50000个/mm 2以下，更优选为35000个/mm 2以下，进一步优选为30000个/mm 2以下。另一方面，导电粒子的个数密度若过少，则担心因端子上不能充分捕获导电粒子而产生导通不良，因此30个/mm 2以上即可，优选为300个/mm 2以上，更优选为500个/mm 2以上，进一步优选为800个/mm2以上。
（绝缘性树脂粘合剂）
作为绝缘性树脂粘合剂3，能够适当选择公知的各向异性导电膜中用作为绝缘性树脂粘合剂的热聚合性组合物、光聚合性组合物、光热并用聚合性组合物等而使用。其中作为热聚合性组合物，能够举出包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性树脂组合物；包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性树脂组合物；包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合性树脂组合物等，而作为光聚合性组合物，能够举出包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合性树脂组合物等。特别是，如果不产生问题，则也可以并用多种聚合性组合物。作为并用例，能举出热阳离子聚合性组合物和热自由基聚合性组合物的并用等。
在此，作为光聚合引发剂，也可以含有对不同波长的光产生反应的多种光聚合引发剂。由此，能够在制造各向异性导电膜时的、构成绝缘性树脂层的树脂的光固化、和各向异性连接时用于粘接电子部件彼此的树脂的光固化上分开使用所使用的波长。
在使用光聚合性组合物形成绝缘性树脂粘合剂3的情况下，通过在制造各向异性导电膜时的光固化，能够使绝缘性树脂粘合剂3所包含的光聚合性化合物的全部或一部分光固化。通过该光固化，保持或固定绝缘性树脂粘合剂3中的导电粒子2的配置，有抑制短路和提高捕获的前景。另外，通过调整该光固化的条件，能够调整各向异性导电膜的制造工序中的绝缘性树脂层的粘度。
绝缘性树脂粘合剂3中的光聚合性化合物的配合量优选为30质量％以下，更优选为10质量％以下，进一步优选为小于2质量％。这是因为如果光聚合性化合物过多，则会增加各向异性导电连接时的压入所需的推力。
另一方面，热聚合性组合物含有热聚合性化合物和热聚合引发剂，但是作为该热聚合性化合物，也可以使用还作为光聚合性化合物发挥功能的物质。另外，也可以使热聚合性组合物与热聚合性化合物不同地含有光聚合性化合物，并且含有光聚合性引发剂。优选的是，与热聚合性化合物不同地含有光聚合性化合物和光聚合引发剂。例如，作为热聚合引发剂使用热阳离子聚合引发剂、作为热聚合性化合物使用环氧树脂、作为光聚合引发剂使用光自由基引发剂、作为光聚合性化合物使用丙烯酸酯化合物。也可以使绝缘性粘合剂3包含这些聚合性组合物的固化物。
作为用作为热或光聚合性化合物的丙烯酸酯化合物，能够使用现有公知的热聚合型（甲基）丙烯酸酯单体。例如，能够使用单官能（甲基）丙烯酸酯类单体、二官能以上的多官能（甲基）丙烯酸酯类单体。
另外，作为聚合性化合物使用的环氧化合物，优选形成三维网状构造，并赋予良好的耐热性、粘接性，且并用固体环氧树脂和液状环氧树脂。在此，固体环氧树脂是指在常温下为固体状的环氧树脂。另外，液状环氧树脂是指在常温下为液状的环氧树脂。另外，常温是指以JISZ8703规定的5～35℃的温度范围。在本发明中能够并用两种以上的环氧化合物。另外，除了环氧化合物之外也可以并用氧杂环丁烷化合物。
作为固体环氧树脂，只要与液状环氧树脂相溶且在常温下为固体状，就无特别限定，双酚A型环氧树脂、双酚F型环氧树脂、多官能型环氧树脂、二聚环戊二烯型环氧树脂、酚醛苯酚型环氧树脂、联苯型环氧树脂、萘型环氧树脂等，能够从这些之中单独利用一种，或者组合利用两种以上。在这些之中，优选利用双酚A型环氧树脂。
作为液状环氧树脂，只要在常温下为液状就无特别限定，可举出双酚A型环氧树脂、双酚F型环氧树脂、酚醛苯酚型环氧树脂、萘型环氧树脂等，能够从这些之中单独利用一种，或者组合利用两种以上。特别是，从膜的胶粘性、柔软性等的观点来看，优选利用双酚A型环氧树脂。
在热聚合引发剂之中作为热自由基聚合引发剂，能够举出例如有机过氧化物、偶氮类化合物等。特别是，能够优选使用不产生成为气泡原因的氮的有机过氧化物。
热自由基聚合引发剂的使用量，若过少则会成为固化不良，若过多则会降低制品寿命，因此相对于（甲基）丙烯酸酯化合物100质量份，优选为2～60质量份、更优选为5～40质量份。
作为热阳离子聚合引发剂，能够采用作为环氧化合物的热阳离子聚合引发剂而公知的引发剂，能够采用例如因热而产生氧的碘鎓盐、硫鎓盐、季鏻盐、二茂铁类等，特别是，能够优选使用对于温度显示良好的潜伏性的芳香族硫鎓盐。
热阳离子聚合引发剂的使用量，过少也有固化不良的倾向，过多也有降低制品寿命的倾向，因此相对于环氧化合物100质量份，优选为2～60质量份，更优选为5～40质量份。
作为阴离子聚合引发剂，能够使用通常采用的公知的固化剂。可举出例如有机酸二酰肼、双氰胺、胺基化合物、聚酰胺胺基（polyamideamine）化合物、氰酸酯化合物、酚醛树脂、酸酐、羧酸、三级胺基化合物、咪唑、路易斯酸、Brφnsted 酸盐、聚硫醇类固化剂、尿素树脂、三聚氰胺树脂、异氰酸酯化合物、封端异氰酸酯化合物等，能够从这些之中单独利用一种或组合两种以上利用。这些之中，优选使用以咪唑改性体为核再以聚氨酯包覆其表面而成的微胶囊型潜伏性固化剂。
优选使热聚合性组合物含有膜形成树脂。膜形成树脂，例如相当于平均分子量为10000以上的高分子量树脂，从膜形成性的观点来看，优选平均分子量为10000～80000左右。作为膜形成树脂，可举出苯氧基树脂、聚酯树脂、聚氨酯树脂、聚酯聚氨酯树脂、丙烯树脂、聚酰亚胺树脂、丁缩醛树脂等的各种树脂，这些既可以单独利用，也可以组合两种以上来利用。这些之中，从膜形成状态、连接可靠性等的观点来看能够适当地利用苯氧基树脂。
为了调整熔化粘度，也可以使热聚合性组合物含有绝缘填充剂。这可以举出硅石粉、氧化铝粉等。绝缘性填充剂的大小优选粒径为20～1000nm，另外，配合量优选相对于环氧化合物等的热聚合性化合物（光聚合性化合物）100质量份为5～50质量份。进而，也可以含有与上述绝缘填充剂不同的填充剂、软化剂、促进剂、防老化剂、着色剂（颜料、染料）、有机溶剂、离子捕获剂等。
另外，对应需要，也可以配合应力缓冲剂、硅烷偶联剂、无机填充剂等。作为应力缓冲剂，能够举出氢化苯乙烯丁二烯嵌段共聚物、氢化苯乙烯异戊二烯嵌段共聚物等。另外，作为硅烷偶联剂，能够举出环氧类、甲基丙烯酰氧基类、氨类、乙烯类、巯基/硫化物类、脲化物类等。另外，作为无机填充剂，能够举出硅石、滑石、氧化钛、碳酸钙、氧化镁等。
绝缘性树脂粘合剂3能够通过使包含上述的树脂的涂层组合物利用涂敷法成膜并干燥、或进一步固化，或者通过预先利用公知的方法来膜化而形成。绝缘性树脂粘合剂3也可以对应需要层叠树脂层而获得。另外，绝缘性树脂粘合剂3优选形成在经剥离处理的聚对苯二甲酸乙二醇酯膜等的剥离膜上。
（绝缘性树脂粘合剂的粘度）
绝缘性树脂粘合剂3的最低熔化粘度，能够对应各向异性导电膜的制造方法等而适当决定。例如，作为各向异性导电膜的制造方法，采用使导电粒子以既定配置保持在绝缘性树脂粘合剂的表面，并向绝缘性树脂粘合剂压入该导电粒子的方法的情况下，从膜成形性的观点来看，绝缘性树脂粘合剂3的最低熔化粘度优选为1100Pa・s以上。特别是能够在40～80℃进行膜成形，从这一点来看，绝缘性树脂粘合剂3的60℃粘度优选为3000～20000Pa・s。另外，如后述那样，如图5或图6所示在向绝缘性树脂粘合剂3压入的导电粒子2的露出部分周围形成凹部3b，或者如图7所示在向绝缘性树脂粘合剂3压入的导电粒子2的正上方形成凹部3c，从这一点来看，绝缘性树脂粘合剂3的最低熔化粘度为1500Pa・s以上即可，优选为2000Pa・s以上、更优选为3000～15000Pa・s、进一步优选为3000～10000Pa・s。作为一个例子，该最低熔化粘度能够利用旋转式流变仪（TA instruments公司制），并在升温速度为10℃/分钟、测定压力为5g保持恒定，使用直径8mm的测定板而求出。另外，在40～80℃下进行对绝缘性树脂粘合剂3压入导电粒子2的工序的情况下，与上述同样，从形成凹部3b或3c的方面来看，绝缘性树脂粘合剂3的60℃下的粘度优选为3000～20000Pa・s。该测定以与最低熔化粘度同样的测定方法进行，能够提取温度为60℃的值而求出。
通过使构成绝缘性树脂粘合剂3的树脂的粘度如上述为高粘度，能够在使用各向异性导电膜时，将导电粒子2夹持在对置的电子部件等的连接对象物之间而进行加热加压的情况下，防止各向异性导电膜内的导电粒子2会因熔化的绝缘性树脂粘合剂3的流动而流动。另外，如凹部3b或3c那样在使导电粒子的周边部或正上方的树脂量实质上为零、或比其周围减少的情况下，施加到导电粒子的压入力容易从连接的工具传导，因此能够在端子间良好地夹持导电粒子，并能期待导通特性的提高或导电粒子的捕获性的提高。
（绝缘性树脂粘合剂的厚度）
绝缘性树脂粘合剂3的厚度La优选为1μm以上60μm以下、更优选为1μm以上30μm以下、进一步优选为2μm以上15μm以下。另外，绝缘性树脂粘合剂3的厚度La在与导电粒子2的平均粒径D的关系中，它们的比（La/D）优选为0.6～10。若绝缘性树脂粘合剂3的厚度La过大，则各向异性导电连接时导电粒子会容易错位，降低端子上的导电粒子的捕获性。该倾向在La/D超过10时显著。因此La/D更优选为8以下，进一步更优选为6以下。相反地若绝缘性树脂粘合剂3的厚度La过小而La/D小于0.6，则难以通过绝缘性树脂粘合剂3将导电粒子维持在既定粒子分散状态或者既定排列。特别是，在连接的端子为高密度COG的情况下，绝缘性粘接层4的层厚La与导电粒子2的粒径D之比（La/D）优选为0.8～2。
（绝缘性树脂粘合剂中的导电粒子的埋入方式）
对于绝缘性树脂粘合剂3中的导电粒子2的埋入状态没有特别限制，但是在对置的部件之间夹持各向异性导电膜，并加热加压而进行各向异性导电连接的情况下，如图5、图6所示，优选使导电粒子2从绝缘性树脂粘合剂3局部地露出，相对于邻接的导电粒子2间的中央部的绝缘性树脂粘合剂的表面3a的切平面3p在导电粒子2的露出部分的周围形成凹部3b，或者，如图7所示，在向绝缘性树脂粘合剂3内压入的导电粒子2的正上方的绝缘性树脂粘合剂部分，相对于与上述同样的切平面3p形成凹部3c，以在导电粒子2的正上方的绝缘性树脂粘合剂3的表面存在起伏。针对导电粒子2被夹持在对置的电子部件的电极间而加热加压时产生的导电粒子2的扁平化，因为有图5所示的凹部3b，导电粒子2从绝缘性树脂粘合剂3受到的阻力会比没有凹部3b的情况减少。因此，导电粒子2会容易被夹持在对置的电极间，从而还提高导通性能。另外，通过在构成绝缘性树脂粘合剂3的树脂之中的导电粒子2的正上方的树脂的表面形成凹部3c（图7），与没有凹部3c的情况相比，加热加压时的压力会容易集中到导电粒子2，且电极中会容易夹持导电粒子2，从而提高导通性能。
从容易得到上述凹部3b、3c的效果的方面来看，导电粒子2的露出部分的周围的凹部3b（图5、图6）的最大深度Le与导电粒子2的平均粒径D之比（Le/D），优选为小于50％，更优选为小于30％，进一步优选为20～25％，而导电粒子2的露出部分的周围的凹部3b（图5、图6）的最大直径Ld与导电粒子2的平均粒径D之比（Ld/D），优选为150％以下，更优选为100～130％，且导电粒子2的正上方的树脂中的凹部3c（图7）的最大深度Lf与导电粒子2的平均粒径D之比（Lf/D）大于0，且优选为小于10％，更优选为5％以下。
此外，能够使导电粒子2的露出部分的直径Lc为导电粒子2的平均粒径D以下，既可以使得在导电粒子2的顶部2t的1个点露出，也可以使导电粒子2完全埋入绝缘性树脂粘合剂3内，使得直径Lc成为零。从通过对绝缘性树脂层压入导电粒子来进行导电粒子对绝缘性树脂层的埋入的情况下的导电粒子的位置调整的容易性的方面来看，优选使直径Lc为15％以内。
（导电粒子在绝缘性树脂粘合剂的厚度方向上的位置）
从容易得到上述凹部3b的效果的方面来看，从切平面3p起的导电粒子2的最深部的距离（以下，称为埋入量）Lb与导电粒子2的平均粒径D之比（Lb/D）（以下，称为埋入率）优选为60％以上105％以下。
（绝缘性粘接层）
在本发明的各向异性导电膜中，也可以在配置有导电粒子2的绝缘性树脂粘合剂3上层叠绝缘性粘接层4。
在绝缘性树脂粘合剂3形成有上述凹部3b的情况下，如图8所示的各向异性导电膜1d那样，绝缘性粘接层4既可以层叠在绝缘性树脂粘合剂3形成有凹部3b的面，也可以如图9所示的各向异性导电膜1e那样，层叠在与形成有凹部3b的面相反侧的面。在绝缘性树脂粘合剂3形成有凹部3c的情况下也同样。在通过绝缘性粘接层4的层叠，利用各向异性导电膜来各向异性导电连接电子部件时，填充由电子部件的电极或凸点形成的空隙，从而能够提高粘接性。
此外，在将绝缘性粘接层4层叠在绝缘性树脂粘合剂3的情况下，不管绝缘性粘接层4是否处于凹部3b、3c的形成面上，都优选绝缘性粘接层4处于由工具加压的IC芯片等的电子部件侧（换言之，绝缘性树脂粘合剂3处于承载于载物台的基板等的电子部件侧）。通过这样处理，能够避免导电粒子的不得已的移动，能够提高捕获性。
绝缘性粘接层4能够与在公知的各向异性导电膜中用作为绝缘性粘接层的同样，也可以利用与上述的绝缘性树脂粘合剂3同样的树脂来将粘度调整得更低。绝缘性粘接层4和绝缘性树脂粘合剂3的最低熔化粘度，越有差异就越容易用绝缘性粘接层4填充由电子部件的电极或凸点形成的空隙，从而能够期待提高电子部件彼此的粘接性的效果。另外，越有该差异，在各向异性导电连接时构成绝缘性树脂粘合剂3的树脂的移动量越相对变小，因此端子上的导电粒子的捕获性变得容易提高。在实际使用上，绝缘性粘接层4和绝缘性树脂粘合剂3的最低熔化粘度比，优选为2以上、更优选为5以上、进一步优选为8以上。另一方面，若该比过大则在将长尺的各向异性导电膜作成卷装体的情况下，担心会出现树脂的挤出或阻塞，因此在实际使用上优选为15以下。绝缘性粘接层4的优选最低熔化粘度，更具体而言，满足上述比，且为3000Pa・s以下，更优选为2000Pa・s以下，特别是为100～2000Pa・s。
作为绝缘性粘接层4的形成方法，能够通过使包含与形成绝缘性树脂粘合剂3的树脂同样的树脂的涂层组合物利用涂敷法成膜并干燥、或进一步固化，或者通过预先利用公知的方法来膜化而形成。
绝缘性粘接层4的厚度没有特别限定，但是优选为4～20μm。或者，相对于导电粒径，优选为1～8倍。
另外，将绝缘性树脂粘合剂3和绝缘性粘接层4合在一起的、层叠的各向异性导电膜整体的最低熔化粘度，还取决于绝缘性树脂粘合剂3和绝缘性粘接层4的厚度的比例，但是在实际使用上既可为8000Pa・s以下，为了方便进行对凸点间的填充可为200～7000Pa・s，优选为200～4000Pa・s。
（第3绝缘性树脂层）
也可以与绝缘性粘接层4夹着绝缘性树脂粘合剂3而在相反侧设置第3绝缘性树脂层。例如，能够使第3绝缘性树脂层作为胶粘层发挥功能。与绝缘性粘接层4同样，也可以为了填充由电子部件的电极或凸点形成的空隙而设置。
第3绝缘性树脂层的树脂组成、粘度及厚度，既可以与绝缘性粘接层4同样，也可以不同。使绝缘性树脂粘合剂3和绝缘性粘接层4和第3绝缘性树脂层合在一起的各向异性导电膜的最低熔化粘度没有特别限制，但是可为8000Pa・s以下，也可为200～7000Pa・s，还能够设为200～4000Pa・s。
进而，对应需要，不仅在绝缘性树脂粘合剂3而且也可以在绝缘性粘接层4加入硅石微粒子、氧化铝、氢氧化铝等的绝缘性填充剂。绝缘性填充剂的配合量优选相对于构成这些层的树脂100质量份为3质量份以上且40质量份以下。由此，在各向异性导电连接时各向异性导电膜熔化，也能抑制导电粒子因熔化的树脂而无用地移动。
＜各向异性导电膜的制造方法＞
（制造方法的概要）
在本发明中，首先，得到或制作在绝缘性粘合剂中有规则地配置有导电粒子的各向异性导电膜的宽幅的整卷，接着，调查对于该各向异性导电膜的整卷中的导电粒子的规则性配置的遗漏，使相对于规则性配置导电粒子连续遗漏既定数以上的规格外的部位不会用作为承担连接的区域，所以以使包含规格外的部位的区域除外的方式将宽幅的整卷裁断成既定宽度的各向异性导电膜（第1方式）。或者，以使规格外的部位成为膜的短边方向的想要的位置的方式，将宽幅的整卷按既定宽度沿长度方向裁断（第2方式）。另外，也可以在第1方式中使除去规格外的部位后的各向异性导电膜（即，使剩余的各向异性导电膜彼此、或者除去规格外的部位后的另外的各向异性导电膜彼此）接合，从而制造长度5m以上的各向异性导电膜。
在此，对除去上述区域前的最初的各向异性导电膜的制作方法没有特别限制。例如，制造用于将导电粒子配置成既定排列的转印模，向转印模的凹部填充导电粒子，其上，覆盖形成在剥离膜上的绝缘性树脂粘合剂3并施加压力，向绝缘性树脂粘合剂3压入导电粒子2，从而使导电粒子2转贴到绝缘性树脂粘合剂3。或者进一步在该导电粒子2上层叠绝缘性粘接层4。这样，能够得到各向异性导电膜。
另外，也可以在向转印模的凹部填充导电粒子后，其上覆盖绝缘性树脂粘合剂，从转印模向绝缘性树脂粘合剂的表面转印导电粒子，向绝缘性树脂粘合剂内压入绝缘性树脂粘合剂上的导电粒子，从而制造各向异性导电膜。能够通过该压入时的按压力、温度等来调整导电粒子的埋入量（Lb）。另外，能够通过压入时的绝缘性树脂粘合剂的粘度、压入速度、温度等来调整凹部3b、3c的形状及深度。例如，在制造在绝缘性树脂粘合剂的表面具有图5所示的凹部3b的各向异性导电膜1a的情况下或制造具有图7所示的凹部3c的各向异性导电膜1c的情况下，对应凹部的形状或深度等，绝缘性树脂粘合剂的60℃下的粘度的下限优选为3000Pa・s以上、更优选为4000Pa・s以上、进一步优选为4500Pa・s以上，且上限优选为20000Pa・s以下、更优选为15000Pa・s以下、进一步优选为10000Pa・s以下。另外，压入时的温度为40～80℃，更优选的是能在50～60℃获得。
此外，作为转印模，除了向凹部填充导电粒子的之外，也可以利用向凸部的顶面赋予微粘着剂而使导电粒子附着于该顶面。
这些转印模能够利用机械加工、光刻、印刷法等的公知技术来制造。
另外，作为按既定排列配置导电粒子的方法，也可以取代利用转印侧的方法而使用利用二轴延伸膜的方法等。
（针对遗漏区域的对应）
在本发明的各向异性导电膜的制造方法的第1方式中，无论是用在各个凸点面积比较小的连接构造体（也有COG等连接的端子排列隔离地存在的一个例子）的各向异性导电膜还是用在各个凸点面积比较大的连接构造体（FOG等连接的有效面积的长边与膜宽度相同的、端子排列没有隔离地存在的一个例子）的各向异性导电膜，在导电粒子在俯视观察下有规则地配置的、优选俯视观察下导电粒子互相离开且有规则地配置的各向异性导电膜中，也从导电粒子有规则地配置的区域（规则配置区域）除去导电粒子遗漏的部位以既定数连续的规格外的部位。换言之，只不过分散了遗漏的部位不会对连接后的导通稳定性产生问题的范围的区域作为规格内区域，不作为除去的对象。不产生该问题的范围，因连接对象物而不同，但是，作为一个例子将各向异性导电膜使用于FOG的情况下，即便导电粒子连续遗漏1～20个、根据情况遗漏1～209个也难以对导通稳定性产生问题。在此，导电粒子的连续遗漏个数即209个这样的数字，有如下说明的意思。即，是指在各向异性导电膜的宽度为2mm且应该连接的端子宽度为200μm的一般增大连接面积的FOG的各向异性导电连接条件（连接面积0.4μm 2）下，要以15个×15个的四方格子配置导电粒子的情况下，理想的是在连接面积0.4μm 2中要存在225个导电粒子，但是，假设遗漏209个导电粒子也意味着连接面积0.4μm 2中有16个导电粒子作为最低捕获数存在于端子内区域。在此，被捕获的导电粒子数的16，被设定为后述的被捕获的优选数值的下限即11个及20个的中间的值。因此，认为是适合发现容易确保导通的稳定性的条件的数值。这样，被捕获的导电粒子（在该情况下16个）多于格子排列轴上的导电粒子个数（如上述，该情况下的格子排列轴的导电粒子个数为15个），使得一个端子中捕获的导电粒子的个数会多于某一方向的格子轴的全数，因此被捕获的导电粒子会存在于至少两个相同方向的排列轴。这样，配置在至少两个格子轴的导电粒子被捕获，可预计到被端子捕获的导电粒子的位置在一定程度上分离，因此能够比较按压的平衡。即，使判定连接时的导电粒子的压入是否优良的条件完整。此外，在使用于COG的情况下，如果连续遗漏的个数为1～20个则在导通稳定性上难以产生问题，如果为15个以下、特别是10个以下，则更加难以产生问题。
此外，关于规格内区域内的遗漏，在规格内区域也可以具有不会对连接带来阻碍的程度的能够允许的遗漏，这样的能够允许的遗漏的大小，能够以端子与端子间空隙为基准进行判别。成为除了上述的以连续遗漏的个数判定以外的方法。例如，膜的长边方向（端子的宽度方向）上的遗漏，优选为端子与端子间空隙的合计以下（即，使得遗漏不会横跨2个端子），另外，优选在膜短边方向（端子的长边方向）上遗漏取大于端子长度的50％的距离而使遗漏分离。这样，在至少小于端子长度的50％的区域存在能够捕获的导电粒子。如果这样遗漏，可以期待导通性能在一般的各向异性连接中能够得到允许。此外，在设想这样的遗漏的情况下，遗漏的大小作为由与膜长边方向及膜短边方向分别平行的方向上的最长的导电粒子间距离形成的矩形进行考虑即可。在这样考虑的情况下，适用于COG等的微小间距端子的情况下的能够允许的遗漏的大小，作为一个例子在膜长边方向（端子的宽度方向）优选为80μm以下、更优选为30μm以下、进一步更优选为10μm以下。另外，在膜短边方向（端子的长边方向）上，希望在端子长度保留有50％以上被捕获的区域，因此，作为一个例子，优选为100μm以下、更优选为50μm以下、进一步更优选为40μm以下。另外，在端子宽度较宽的FOG的情况下，在膜长边方向（端子宽度方向）优选为400μm以下、更优选为200μm以下。膜短边方向成为有效连接面积，因此成为膜短边方向的50％以下、优选为30％以下。根据端子布局，也可以适当组合上述数值。这是因为本发明并不局限于一般的COG或FOG。
如图1所示，在遗漏的部位2X不连续而独立存在、或者遗漏的部位2X以小于既定数连结的情况下被分散包含。相对于此，存在遗漏的部位2X以既定数以上连续的部分2Y，将它作为规格外的部位而除去时，将各向异性导电膜沿长边方向截断，除去包含该部分2Y的带状的区域R。此外，在图1中将连续存在3个遗漏的区域作为规格外的部位，但是该个数终归是一个例子。
这样的遗漏的有无，能够利用光学显微镜或金属显微镜、CCD照相机等的摄像装置来观察。另外，通过组合利用摄像装置和图像解析处理系统（例如，WinROOF，三谷商事（株））进行检查，能够发现各向异性导电膜1A中的导电粒子的分散状态，并能确定其位置。此外，作为一个例子，摄像装置能够适用最大输出像素数（H）×（V）为648×494、帧速率为30～60fps的装置。
各个凸点面积比较大的连接构造体（FOG等）用的各向异性导电膜中，如图3所示，优选以在各向异性导电膜1C的全宽度W上长度沿各向异性导电膜的长边方向为200μm的任意的区域S中导电粒子存在10个以上的方式，换言之以使各向异性导电膜的全长上的任意位置中成为在长度200μm的范围存在10个以上的导电粒子的全宽度W的方式裁断整卷。这是因为在一般的FOG的连接中，凸点宽度最大为200μm左右的缘故。此外，一般的FOG的连接中的凸点长度（或连接中的工具宽度）为0.3～4mm，因此优选该情况下的各向异性导电膜裁断后的全宽度W为4mm以内。
从为了提高连接的可靠性而增多被端子捕获的导电粒子的个数的方面来看，在区域S存在的导电粒子的更优选的个数为11个以上、进一步优选为20个以上。上限没有特别限制。但是，如果因为在区域S存在的导电粒子的数过多而各向异性导电连接时端子上的导电粒子的捕获数过多，则在各向异性导电连接上所使用的按压夹具所需要的推力也会过度增加。在此情况下，担心在通过连续各向异性连接而得到的各个各向异性连接构造体彼此压入的程度过度不同。因此，使在区域S存在的导电粒子的个数优选为50个以下，更优选为40个以下，进一步优选为35个以下。
另一方面，在本发明的各向异性导电膜的制造方法的第2方式中，也可以在各个凸点面积比较小的连接构造体（COG等）用的各向异性导电膜中，以使相对于规则性配置导电粒子遗漏的部位2X以既定数以上连续的规格外的部位不存在于各向异性导电膜1A的短边方向的端部1P的方式裁断整卷，从而确保在裁断后的各向异性导电膜的端部1P即便有导电粒子的遗漏也不存在规格外的部位，优选确保在既定配置存在导电粒子2。
在此，各向异性导电膜1A的短边方向的宽度的端部1P，优选为各向异性导电膜1A的短边方向的宽度的20％以内，更优选为30％以内。这是因为通常在利用各向异性导电膜的电子部件的连接中，电子部件的端子列存在于从沿各向异性导电膜的长边方向延伸的缘边起的短边方向的宽度的20％以内的带状区域、更可靠地为30％以内的带状区域。此外，该端部1P的大小也可以对应所连接的电子部件的端子的布局而在左右端部有所不同。
另外，如图4所示，在COG连接的IC芯片等的电子部件12中凸点（端子）10以2列并排的情况下，在该连接中使用的各向异性导电膜1中，即便在有规则地配置有导电粒子的区域（规则配置区域）内存在导电粒子连续遗漏既定数以上的规格外的部位，在不存在规格外的部位的规格内区域Q以各向异性导电膜1的短边方向的既定宽度且各向异性导电膜1的长边方向的既定长度形成的情况下，也使该规格内区域Q与端子列11对准。换言之，将各向异性导电膜1所包含的、包含规格外的部位的区域R对准2列的端子列11之间的区域（即，不存在应该连接的端子的区域），以各向异性导电膜1各向异性导电连接对置的电子部件12彼此。本发明还包含通过这样的对准来各向异性导电连接的连接构造体。此外，图4中，是从电子部件12的端部到凸点10的内侧端为止的距离。优选该距离与规格内区域Q的宽度重叠。作为对准方法，在COG的情况下使膜粘合到玻璃时，既可以使承载玻璃的载物台移动而进行，也可以使膜侧移动而进行。该对准方法并不限于COG的情况，也能应用到FOG或其他的连接构造体的制造。本发明包含包括这样的工序的连接构造体的制造方法。
更具体而言，通常，各个端子10的长边方向的长度L10一般为30～300μm，2列的端子列11之间的距离L11的范围在有多个列的凸点（例如，3列的交错排列）的外形的短边比较小的IC芯片等的较小的电子部件中成为100～200μm，而在外形的短边比较长的IC芯片等的较大的电子部件中成为1000～2000μm。因而，在各向异性导电膜1中，包含规格外的部位的区域R的宽度LR，处于相邻的端子列11间的距离L11的宽度以内，如果规格内区域Q的宽度LQ具有端子10的长边方向的长度L10则COG连接上不会产生问题，另外，即便各向异性导电膜的区域R的宽度LR超过端子列间的距离L11，且区域R与端子列11局部重叠，只要通过各向异性导电连接而在各个端子10被捕获的导电粒子优选为10个以上、更优选为13个以上则在实际使用上也没有问题。例如，当端子10的大小为100μ×20μm、端子列11的间隔L11为1000μm，且各向异性导电膜1的规格内区域Q中的导电粒子的个数密度为32000个/mm 2时，即便各向异性导电膜的区域R与端子10重叠，只要该重叠宽度在端子10的长度L10的50％以内则在实际使用上也没有问题而能够进行COG连接。
（各向异性导电膜的裁断）
在本发明的各向异性导电膜的制造方法中，为了提高各向异性导电膜的生产性，以某个程度宽的宽度制作各向异性导电膜的长尺体，然后以前述的检查方法确认导电粒子的遗漏，优选还确认凝聚等的不良部位，以使这些不会包括在既定宽度的各向异性导电膜内的方式进行裁断，或者，以保持将有遗漏的部位或凝聚等的不良部位包括在各向异性导电膜内的状态且使这些位置成为各向异性导电膜的短边方向的想要的位置的方式裁断成既定宽度的各向异性导电膜，从而制造实质上遗漏不成问题的各向异性导电膜。在该各向异性导电膜的制造工序中，也可以为了记录不良部位而进行标记。
（各向异性导电膜的接合）
在本发明的各向异性导电膜的制造方法中，使切除包含既定遗漏部分的区域后的剩余的各向异性导电膜接合，从而还能够作为包含遗漏也在实际使用上遗漏不成问题的各向异性导电膜而提供。
依据本发明，能够廉价地得到卷绕到卷轴上的、在长度5m以上5000m以下的长尺的各向异性导电膜的全长上沿长边方向没有既定数以上的连续遗漏的各向异性导电膜，特别是在COG用途上，能够得到在长度5m以上5000m以下的长尺的各向异性导电膜的全长上，在膜的短边方向的宽度的端部1P不存在导电粒子的遗漏的各向异性导电膜。
＜连接构造体＞
本发明的各向异性导电膜能够优选适用在通过热或光来各向异性导电连接FPC、IC芯片、IC模块等的第1电子部件、和FPC、硬性基板、陶瓷基板、玻璃基板、塑料基板等的第2电子部件时。另外，也能够堆积IC芯片或IC模块而各向异性导电连接第1电子部件彼此。这样得到的连接构造体也是本发明的一部分。
作为利用各向异性导电膜的电子部件的连接方法，例如，从提高连接可靠性的方面来看优选将各向异性导电膜的膜厚方向上导电粒子存在于附近的一侧的界面临时粘贴在布线基板等的第2电子部件，对于临时粘贴的各向异性导电膜，搭载IC芯片等的第1电子部件，从第1电子部件侧进行热压接。另外，也能够利用光固化来进行连接。此外，在该连接中从连接作业效率的方面来看，优选使电子部件的端子10的长边方向对齐到各向异性导电膜1A、1B的短边方向。
实施例
以下，利用实施例来具体说明本发明，但是本发明并不局限于这些实施例。
＜COG用转印体原盘的制作＞
首先，如下制作了实施例中使用的原盘。即，准备厚度2mm的镍板，在其50cm见方的区域，以六方格子图案形成圆柱状的凸部（外径4μm、高度4μm、中心间距离6μm），作为凸部的面密度成为32000个/mm 2的转印体原盘。
（膜状原盘的制作）
接着，准备50cm宽度且50μm厚的聚对苯二甲酸乙二醇酯基体材料膜，在该基体材料膜以膜厚成为30μm的方式涂敷含有丙烯酸酯树脂（M208，东亚合成（株））100质量份和光聚合引发剂（IRGACURE184，日本BASF（株））2质量份的光固化性树脂组合物。
对于所得到的光固化性树脂组合物膜，从其凸面按压镍制的转印体原盘，用高压水银灯（1000mJ）从基体材料膜侧进行光照射，从而形成转印体原盘的凸部被转印为凹部的光固化树脂层。一边对基体材料膜的长边方向进行对位一边连续地重复该操作，从而得到了转印体原盘的凸部被转印为凹部的约10m的膜状原盘。在所得到的膜状原盘中，与转印体原盘的凸部图案对应的凹部以六方格子状排列。
选择1000部位的所得到的膜状原盘的任意1mm 2的区域，并以光学显微镜计测各区域内的凹部数。然后，在各区域中计测的个数的总数除以区域的总面积，算出了凹部的面密度。其结果，凹部的面密度与转印体原盘的凸部图案的面密度相同为32000个/mm 2。
＜COG对应的各向异性导电膜的制作＞
（对膜状原盘的导电粒子的填充）
作为导电粒子，准备金属包覆树脂粒子（积水化学工业（株），AUL703，平均粒径3μm），多次向膜状原盘的表面散布该导电粒子，接着，用布擦拭导电粒子，从而向沿长度方向以30cm裁断的膜状原盘的凹部填充导电粒子。裁断部位为起点终点及包含起点终点的中间部的3个部位的共5个部位。在此，为了使得存在不会填充到该树脂模的导电粒子，通过调整散布的导电粒子的个数、或散布的次数等，以能够得到如导电粒子成为既定遗漏的状态的区域。
（绝缘性树脂层用膜及第2绝缘性树脂层用膜的制作）
为了决定适合于COG用的树脂配合，混合表1所示的配合的树脂组合物，并涂敷在剥离处理后的PET膜，经干燥，以20×30cm的尺寸分别由绝缘性粘合剂A1～A4制作绝缘性树脂层用膜（厚度4μm）及由绝缘性粘合剂B制作第2绝缘性树脂层用膜（厚度14μm）。
[表1]
（导电粒子对绝缘性树脂层的转印）
在导电粒子按既定条件填充的裁断的膜状原盘上，以使上述绝缘性树脂层用膜长边方向的长度一致，并使宽度方向包含膜状原盘的中央部附近的方式对位并覆盖，在60℃、0.5MPa下进行按压，从而转印了导电粒子。然后，从膜状原盘剥离绝缘性树脂层用膜，通过加压（按压条件：60～70℃、0.5Mpa）来向绝缘性树脂层用膜压入绝缘性树脂层用膜上的导电粒子，进而，使第2绝缘性树脂层用膜覆盖到导电粒子转印面而层叠，在裁断的膜状原盘5个点上进行此步骤，从而制作了导电粒子以图8所示的状态埋入的各向异性导电膜（ACF1～ACF4）。在该情况下，导电粒子的埋入由压入条件控制。以这样制作的、沿长边方向以30cm裁断的膜状原盘5个点为一组观察导电粒子的埋入状态，在埋入的导电粒子的露出部分的周围或埋入的导电粒子的正上方如表2所示那样在一组上全部观察到凹部。另外，ACF4在进行导电粒子的压入时不能维持膜形状。因而，可知在COG用途上能够适用ACF1～3。此外，在层叠绝缘性粘合剂B之前确认了导电粒子的埋入状态。另外，关于ACF1～3，利用图像解析软件（WinROOF，三谷商事（株））观察由CCD图像传感器取得的图像并确认了导电粒子的遗漏。其结果，存在多个组合了膜的长度方向的遗漏连续的5个以下（粒子间距离的最大长度33μm以内，小于后述的凸点宽度和凸点间间隙的合计38μm）、宽度方向上7个以下（粒子间距离的最大长度45μm以内）的遗漏。能够将该膜长度方向33μm×膜宽度方向38μm的矩形区域视为可允许的遗漏。因而，各尺寸比这小的认为是可允许的遗漏。此外，宽度方向的遗漏以凸点长度50μm以上分离而存在。
[表2]
（考虑导电粒子的遗漏的COG用各向异性导电膜的制作）
接着，以能够反映表3所示的实施例1～4及比较例1的“导电粒子遗漏状态（参照图4、10：LQ[μm]、LR[μm]、LQ/W[％]、LR/W[％]）”的方式，以1.8mm宽度进行了分切。此外，在未能得到的情况下，通过调整导电粒子的散布量等，按各实施例及比较例的每一个重复ACF1～ACF3的制作操作，从而分别制作了3种各向异性导电膜。关于各实施例及比较例的各向异性导电膜，以使LR（规格外的部位（不存在导电粒子的区域）的宽度）的位置成为膜的中央的方式，以1.8mm宽度进行分切。在此，规格外的部位包含相对于膜长度方向33μm且膜宽度方向38μm的大小的可允许的遗漏的矩形区域，任意一个边大且不存在导电粒子的矩形区域，或者包含上述可允许的遗漏的矩形区域在宽度方向以小于50μm接近的区域。
[表3]
＜评价1（COG的情况下）＞
如下实验/评价利用在实施例1～4及比较例1分别制作的3种各向异性导电膜进行COG连接而得到的连接构造体的导通特性（初始导通性以及导通可靠性）。
（初始导通性）
作为COG连接的电子部件，使用以下的评价用IC（参照图10）和玻璃基板，将评价对象的各向异性导电膜夹持在这些评价用IC和玻璃基板之间，经加热加压（180℃、60MPa、5秒）而得到各评价用连接物。在该情况下，使各向异性导电膜的长边方向和凸点的短边方向对齐，并且以使各向异性导电膜的一对规格内区域位于IC芯片的短边方向的两端部的方式进行接合。利用数字万用表（34401A，AGILENT TECHNOLOGIES（株））以4端子法（JIS K7194）测定所得到的连接构造体的导通电阻。实际使用上，最好为2Ω以下。
（导通可靠性）
将供于初始导通电阻的测定的连接构造体，置于85℃、湿度85％的恒温槽500小时后再次测定了导通电阻。实际使用上，最好为5Ω以下。
（评价用IC）
IC外形：1.6mm（宽）×30.0mm（长）×0.2mm（厚）
金凸点：15μm（高）×20μm（宽）×100μm（长）
（以凸点间间隙18μm，金凸点在IC外形宽度方向的端部分别沿着IC外形长边方向排列1000个。金凸点排列间的距离成为1000μm。）
此外，图10是从凸点形成面侧观看评价用IC100的平面图。101为凸点，G为凸点间间隙。102表示凸点排列间距离。对于以虚线围住的区域A、B对应各向异性导电膜的规格内区域，被它们夹持的区域C与各向异性导电膜的规格外的部位（不存在导电粒子的区域）对应。另外，V表示IC芯片的短边方向的边缘和凸点的端部的距离。
（玻璃基板）
玻璃材质　CORNING公司制1737F
外形 　30mm×50mm
厚度 　0.5mm
端子 　ITO布线
（评价基准）
关于供测定的连接构造体，将全部的端子中初始导通电阻为2Ω以下且导通可靠性实验后的导通电阻为5Ω以下的情况评价为“良好”，除此以外（哪怕存在有一个脱离上述范围的凸点的情况）评价为“不良”。将得到的结果示于表3中。
如表3所示，利用实施例1～4各自的3种各向异性导电膜制作的连接构造体，导通特性良好，但是在比较例1的情况下，规格内区域过小，所以导通特性评价为不良。
此外，得知即便端子的一部分上涉及遗漏区域，只要被端子捕获的导电粒子为10个以上、优选为13个以上，则在实际使用上没有问题。遗漏区域涉及端子排列也可，但是还得知这根据端子面积而程度有所变动，因此适当调整即可（实施例4）。鉴于以上的实施例，得知膜宽度的规格内区域的比例为13％以上即可，而20％以上为优选、33％以上则更优选。
＜FOG用转印体原盘及FOG用膜状原盘以及FOG对应的各向异性导电膜的制作＞
取代表1的绝缘性树脂粘合剂而使用表4的粘合剂，且除了选择使得导电粒子成为既定遗漏的状态的条件以外，重复COG对应的各向异性导电膜的制作操作，从而制作了FOG用转印体原盘、FOG用膜状原盘、进而导电粒子以图8所示的状态埋入的各向异性导电膜（ACF5～ACF8（参照表5））。在该情况下，导电粒子的埋入状态由压入条件控制。其结果，如表5所示，在埋入的导电粒子的露出部分的周围或埋入的导电粒子的正上方观察到凹部。这在层叠绝缘性粘合剂D之前确认。此外，ACF8在进行导电粒子的压入时不能维持膜形状。因而，得知在FOG用途上能够适用ACF5～7。
另外，关于ACF5～7，利用图像解析软件（WinROOF，三谷商事（株））观察以CCD图像传感器取得的图像并确认了导电粒子的遗漏。其结果，得到了在膜长边方向（端子的宽度方向）200μm以内，必定存在10个以上导电粒子的程度的遗漏的状态（实施例5）和只存在1～2个导电粒子的遗漏的状态（比较例2）。
[表4]
[表5]
（考虑导电粒子的遗漏的FOG用各向异性导电膜的制作）
接着，关于以20×30cm裁断的5块1组的各向异性导电膜（ACF5～7），分别以宽度2mm进行分切。准备从这些之中任意抽出5个部位（5块合计25个部位）的膜20mm的区域中，膜长边方向200μm（端子的宽度方向）上必定存在10个以上导电粒子的膜作为实施例5的各向异性导电膜。另外，除了使得具有导电粒子为1个或2个的区域以外重复进行同样的操作而作为比较例2的各向异性导电膜进行准备。
＜评价2 （FOG的情况下）＞
如下实验/评价了利用在实施例5及比较例2分别制作的3种各向异性导电膜进行FOG连接而得到的连接构造体的导通特性（初始导通性以及导通可靠性）。
（初始导通性）
作为FOG连接的电子部件，使用以下的评价用FPC和玻璃基板，将评价对象的各向异性导电膜以使先前任意抽出的25个部位来到这些评价用FPC与玻璃基板之间的方式分别裁断并夹持，经加热加压（180℃、4.5MPa、5秒）而得到各评价用连接物。在该情况下，以使各向异性导电膜的长边方向和凸点的短边方向对齐的方式接合。利用数字万用表（34401A，AGILENT TECHNOLOGIES（株））以4端子法（JIS K7194）测定所得到的连接构造体的导通电阻。实际使用上，最好为2Ω以下。
（导通可靠性）
将供于初始导通电阻的测定的连接构造体，置于85℃、湿度85％的恒温槽500小时后再次测定了导通电阻。实际使用上，最好为5Ω以下。
（评价用FPC）
向38μm厚的聚酰亚胺基板形成有镀锡的8μm厚的400μm间距的Cu布线（L/S＝200/200）
（玻璃基板）
玻璃材质　CORNING公司制1737F
外形 　30mm×50mm
厚度 　0.5mm
端子 　ITO布线
（评价结果）
关于供测定的连接构造体，将初始导通电阻为2Ω以下且导通可靠性实验后的导通电阻为5Ω以下的情况评价为“良好”，除此以外评价为“不良”。其结果，利用实施例5的3种各向异性导电膜制作的连接构造体的导通特性良好，另一方面，利用比较例2的各向异性导电膜制作的连接构造体，因为相比于实施例5在规则配置区域内存在规格外区域，所以导通特性评价为不良。
产业上的可利用性
本发明的各向异性导电膜具有导电粒子有规则地配置在绝缘性树脂粘合剂的规则配置区域，长度也有5m以上。而且在规则配置区域内，不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度，在各向异性导电膜的长边方向以既定长度以上存在。因此，即便对导电粒子的既定规则性配置存在遗漏的情况下，也能与无遗漏的各向异性导电膜大致同样地供于各向异性导电连接。作为低成本的各向异性导电连接用的接合构件是有用的。
标号说明
1、1A、1B、1C各向异性导电膜；1P各向异性导电膜的短边方向的宽度的端部；2、2a、2b、2c、2d导电粒子；2t导电粒子的顶部；2X导电粒子的遗漏；2Y遗漏连续的部分；3绝缘性树脂粘合剂；3a邻接的导电粒子间的中央部的绝缘性树脂粘合剂的表面；3b、3c凹部；3p切平面；4绝缘性粘接层；5重复单元；10凸点、端子；11端子列；12电子部件；D导电粒子的平均粒径；L1格子轴；La绝缘性树脂粘合剂的厚度；Q规格内区域；R包含规格外的部位的区域；S任意的区域。

Claims (10)

1.一种各向异性导电膜，其长度为5m以上，具有在绝缘性树脂粘合剂有规则地配置有导电粒子的规则配置区域，其中，在该规则配置区域内，不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度，在各向异性导电膜的长边方向以既定长度以上存在。
2.如权利要求1所述的各向异性导电膜，其中，该规则配置区域与该规格内区域一致。
3.如权利要求1所述的各向异性导电膜，其中，存在导电粒子连续遗漏既定数以上的部位的规格外的部位。
4.如权利要求1～3的任一项所述的各向异性导电膜，其中，在各向异性导电膜的全宽度上任意选择长边方向200μm的区域中，存在10个以上的导电粒子。
5.如权利要求1～4的任一项所述的各向异性导电膜，其中，沿着各向异性导电膜的短边方向的至少端部区域具有规格内区域。
6.如权利要求1～5的任一项所述的各向异性导电膜，其中，各向异性导电膜为卷绕到卷轴的卷装体。
7.一种各向异性导电膜的制造方法，将在绝缘性树脂粘合剂中有规则地配置有导电粒子的各向异性导电膜的宽幅整卷，以不包含导电粒子相对于规则的配置连续遗漏既定数以上的规格外的部位的方式、或者以使规格外的部位成为膜的短边方向的想要的位置的方式，沿长度方向裁断，作成长度5m以上的各向异性导电膜。
8.一种各向异性导电膜的制造方法，从具有绝缘性树脂粘合剂中有规则地配置有导电粒子的规格配置区域的各向异性导电膜，除去导电粒子连续遗漏既定数以上的规格外的部位，使除去后的各向异性导电膜接合，作成长度5m以上的各向异性导电膜。
9.一种连接构造体的制造方法，该连接构造体隔着各向异性导电膜热压接具有端子列的第1电子部件和具有端子列的第2电子部件，从而各向异性导电连接第1电子部件和第2电子部件的端子列彼此，该各向异性导电膜具有在绝缘性树脂粘合剂中有规则地配置有导电粒子的规格配置区域，其中，
作为各向异性导电膜，使用在该规格配置区域内不存在导电粒子连续遗漏既定数以上的部位的规格内区域，以各向异性导电膜的短边方向的既定宽度在各向异性导电膜的长边方向以既定长度形成的各向异性导电膜，
将该规格内区域对准到电子部件的端子列。
10.如权利要求9所述的连接构造体的制造方法，其中，
在第1电子部件及第2电子部件分别具有多个端子列，并在各向异性导电膜中规格内区域并排形成的情况下，
将相邻的规格区域之间的区域，对准到端子列与端子列之间的区域。
CN201780025075.7A 2016-05-05 2017-04-24 各向异性导电膜 Active CN109075471B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016092901 2016-05-05
JP2016-092901 2016-05-05
JP2017084914A JP7095227B2 (ja) 2016-05-05 2017-04-23 異方性導電フィルム
JP2017-084914 2017-04-23
PCT/JP2017/016245 WO2017191774A1 (ja) 2016-05-05 2017-04-24 異方性導電フィルム

Publications (2)

Publication Number Publication Date
CN109075471A true CN109075471A (zh) 2018-12-21
CN109075471B CN109075471B (zh) 2021-03-12

Family

ID=60322946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780025075.7A Active CN109075471B (zh) 2016-05-05 2017-04-24 各向异性导电膜

Country Status (4)

Country Link
US (2) US10553554B2 (zh)
JP (1) JP7095227B2 (zh)
KR (3) KR102502795B1 (zh)
CN (1) CN109075471B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029875B (zh) 2014-11-17 2022-05-10 迪睿合株式会社 各向异性导电膜、连接结构体及其制造方法
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
WO2017191774A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 異方性導電フィルム
US11013126B2 (en) * 2016-12-01 2021-05-18 Dexerials Corporation Connection structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296640A (zh) * 1998-12-02 2001-05-23 精工爱普生株式会社 各向异性导电膜、半导体芯片的安装方法和半导体装置
JP2003286457A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方導電性接着シートおよびその製造方法
WO2007125993A1 (ja) * 2006-04-27 2007-11-08 Asahi Kasei Emd Corporation 導電粒子配置シート及び異方導電性フィルム
JP2010251337A (ja) * 2010-08-05 2010-11-04 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法並びに接続構造体
JP2010257983A (ja) * 2005-08-04 2010-11-11 Hitachi Chem Co Ltd 異方導電フィルム巻重体
CN104109486A (zh) * 2013-04-19 2014-10-22 迪睿合电子材料有限公司 各向异性导电膜、连接方法及接合体
JP2015501506A (ja) * 2011-09-15 2015-01-15 トリリオン サイエンス インコーポレイテッド マイクロキャビティキャリアベルト及びその製造方法
JP2015025104A (ja) * 2013-07-29 2015-02-05 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
JP2016066573A (ja) * 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
US20170086310A1 (en) * 2015-04-07 2017-03-23 Boe Technology Group Co., Ltd. Anisotropic conductive film, display device and reworking method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1245824A (en) 1967-11-30 1971-09-08 Philips Electronic An Associat Improvements in or relating to optical deflection systems
JP2866573B2 (ja) * 1994-03-02 1999-03-08 雅弘 湯浅 クレー射撃用屋外表示盤
KR20050070713A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 이방성 도전필름 절단장치 및 그 절단방법
KR101458846B1 (ko) * 2004-11-09 2014-11-07 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 나노섬유 리본과 시트 및 트위스팅 및 논-트위스팅 나노섬유 방적사의 제조 및 애플리케이션
KR100741956B1 (ko) * 2005-08-23 2007-07-23 주식회사 여의시스템 이방성도전 필름 본딩장치
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP5147048B2 (ja) 2007-07-25 2013-02-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム
JP2011029207A (ja) * 2010-11-02 2011-02-10 Sony Chemical & Information Device Corp フィルム積層体、フィルム積層体の貼付方法、フィルム積層体を用いた接続方法及び接続構造体
JP6151597B2 (ja) * 2013-07-29 2017-06-21 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
TWI691977B (zh) * 2015-05-27 2020-04-21 日商迪睿合股份有限公司 異向導電性膜及連接構造體
JP2017175093A (ja) * 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、接続体、電子部品の設計方法
JP7274811B2 (ja) * 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296640A (zh) * 1998-12-02 2001-05-23 精工爱普生株式会社 各向异性导电膜、半导体芯片的安装方法和半导体装置
JP2003286457A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方導電性接着シートおよびその製造方法
JP4130747B2 (ja) * 2002-03-28 2008-08-06 旭化成エレクトロニクス株式会社 異方導電性接着シートおよびその製造方法
JP2010257983A (ja) * 2005-08-04 2010-11-11 Hitachi Chem Co Ltd 異方導電フィルム巻重体
WO2007125993A1 (ja) * 2006-04-27 2007-11-08 Asahi Kasei Emd Corporation 導電粒子配置シート及び異方導電性フィルム
JP2010251337A (ja) * 2010-08-05 2010-11-04 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法並びに接続構造体
JP2015501506A (ja) * 2011-09-15 2015-01-15 トリリオン サイエンス インコーポレイテッド マイクロキャビティキャリアベルト及びその製造方法
CN104109486A (zh) * 2013-04-19 2014-10-22 迪睿合电子材料有限公司 各向异性导电膜、连接方法及接合体
JP2015025104A (ja) * 2013-07-29 2015-02-05 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
JP2016066573A (ja) * 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP6119718B2 (ja) * 2013-11-19 2017-04-26 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
US20170086310A1 (en) * 2015-04-07 2017-03-23 Boe Technology Group Co., Ltd. Anisotropic conductive film, display device and reworking method thereof

Also Published As

Publication number Publication date
CN109075471B (zh) 2021-03-12
US10714444B2 (en) 2020-07-14
US10553554B2 (en) 2020-02-04
US20200144214A1 (en) 2020-05-07
US20190139927A1 (en) 2019-05-09
KR20210122900A (ko) 2021-10-12
JP7095227B2 (ja) 2022-07-05
JP2017204461A (ja) 2017-11-16
KR20180098356A (ko) 2018-09-03
KR102149964B1 (ko) 2020-08-31
KR102308962B1 (ko) 2021-10-06
KR20200103874A (ko) 2020-09-02
KR102502795B1 (ko) 2023-02-23

Similar Documents

Publication Publication Date Title
CN107112067B (zh) 各向异性导电性膜
CN109074894A (zh) 各向异性导电膜
CN104508919B (zh) 各向异性导电膜的制造方法、各向异性导电膜及连接构造体
CN107960139B (zh) 各向异性导电膜和连接结构体
CN109075471A (zh) 各向异性导电膜
KR102513747B1 (ko) 필러 함유 필름
CN106664804A (zh) 连接体及连接体的制造方法
CN107735909B (zh) 各向异性导电膜和连接结构体
CN105917529B (zh) 连接体、连接体的制造方法、连接方法、各向异性导电粘接剂
CN109616457A (zh) 连接体
CN106415937A (zh) 连接体及连接体的制造方法
KR102307113B1 (ko) 스페이서 함유 테이프
WO2017061539A1 (ja) 異方性導電フィルム及び接続構造体
CN109417233A (zh) 各向异性导电膜
TW201543501A (zh) 異向性導電膜及其製造方法
KR20210015864A (ko) 접속체, 접속체의 제조 방법, 접속 방법
CN109983629A (zh) 各向异性导电膜
CN109964371A (zh) 各向异性导电膜
CN109642037A (zh) 含填料膜
CN109843992A (zh) 含填料膜
KR102445646B1 (ko) 이방성 도전 필름의 제조 방법 및 이방성 도전 필름
KR102621211B1 (ko) 이방성 도전 필름
KR20230008230A (ko) 이방성 도전 필름
CN108886227A (zh) 各向异性导电膜的制造方法及各向异性导电膜
KR20220080204A (ko) 필러 함유 필름

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1261545

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant