TW444307B - Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device - Google Patents

Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device Download PDF

Info

Publication number
TW444307B
TW444307B TW088121094A TW88121094A TW444307B TW 444307 B TW444307 B TW 444307B TW 088121094 A TW088121094 A TW 088121094A TW 88121094 A TW88121094 A TW 88121094A TW 444307 B TW444307 B TW 444307B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
anisotropic conductive
conductive film
substrate
aforementioned
Prior art date
Application number
TW088121094A
Other languages
English (en)
Inventor
Toshihiro Sawamoto
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW444307B publication Critical patent/TW444307B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印制恭 4443 0 7 Α7 Β7 五、發明說明（1) 技術範圍 本發明係有關向異性導電膜及半導體晶片之安裝方法 及半導體裝置者，尤其有.關將半導體晶片之主動元件形成 面，適於向基板側安裝之向異性導電膜及半導體晶片之安 裝方法及半導體裝置者。 背景技術 將彩成半導體晶片之主動元件面向下加以安裝的半導 體之安裝方法中，即所謂覆晶安裝中，各異性導電膜被經 常加以使用。此向異性導電膜係發揮黏著能的同時，亦達 成做爲半導體晶片和基板之導通媒體的功能者，爲薄膜狀 之薄形物，令該整體呈帶狀長形地加以形成。又，該材料 構成係一般而言，以固體形狀環氧系樹脂和液狀環氧樹脂 所成之黏著劑，和於樹脂粒子施以金屬電鍍的導電性粒子 所成。導電性粒子係該體積率於黏著劑本體均勻地加以配 合。然而，亦有將金屬粒子做爲導電性粒子使用者。又導 電性粒子之粒徑係2〜1 0 y m程度，主要以5 μ m程度 者爲主流a 在此，將使用以往之向異性導電膜之晶片之安裝方法 之例示於圖5。首先|於設置基板2之配線2 1 ，貼上向 異性導電膜3 ，於向異性導電膜3上，電極接合墊1 1和 配線2 1以相對向之狀態，載置半導體晶片1 »接著，經 ώ加熱加壓工具7 1 ，自將半導體晶片1設置電極接合墊 1 1西之相反側面邊加熱地加以加壓5 ----*------- 裝--------訂----I-----^* (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - 4 44 3 0 T a? B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2) 經由加熱，向異性導電膜3提昇該流動性，塡充電極 接合墊1 1及配線2 1之周圍的空間·更且，自半導體晶 片1和基板2之黏著面向.外部流出，附著於半導體晶片1 之側面。另-·方面，電極接合墊1 1和配線2 1之間，以 挾著導電性粒子6 1之一部分的狀態介入存在。 此熱壓著之後，終止向異性導電膜3之硬化時，半導 體晶片1和基板2經由向異性導電膜3加以黏著。尤其， 附著於半導體晶片1之側面的向異性導電膜3係形成嵌條 3 4 ，使半導體晶片1和基板2之機械性連接呈強而堅固 者。又，挾於電極接合墊1 1和配線2 1間之導電性粒子 6 1係達成做爲半導體晶片1和基板2之導通媒體的功能 G 然而|於前述以往之技術之中，會產生以下之問題。 半導體晶片1爲薄型者之時，將半導體晶片1經由加 熱加壓工具7 1加熱、加壓之時，不單是半導體晶片1之 側面，如圖5之附著部分3 5所示地，附著至加熱加壓工 具7 1。向異性導電膜3之一部分附著於加熱加壓工具 7 1之情事頻繁產生之時，當然，加熱加壓工具7 1之淸 潔亦對應於此頻繁地加以進行才行，半導體晶片之熱壓著 工程之管理負擔會變大。又，呈如此狀態之半導體晶片之 安裝後的外觀亦不佳= 但是，爲迴避上述之問題1將設於基板2上之向異性 導電膜3的面積，呈較經巾形成乍導體晶片1之電極接合 墊1 1面的面積爲小，或將經由加熱加壓工具7 1之加熱 (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂--------
A 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 4443 07 A7 B7 五、發明說明（3 ) 溫度較以往者爲低之時，半導體晶片和基板之機械性連接 的強度會有充分消失之可能。 發明之掲示 本發明係提供爲解除前述之以往技術之缺點，可充分 得基板和半導體晶片之機械性連接之強度的同時，經由於 加熱加壓工具可防止向異性導電膜附著地|使半導體晶片 和基板之連接工程之管理變得容易的向異性導電膜爲目的 者。更且1提供具備該電路基板之電子機器爲目的者。 又，本發明係提供可充分得基板和半導體晶片之機械 性連接之強度，經由防止附著於加熱加壓工具之向異性導 電膜，安裝半導體晶片之半導體裝置爲目的者。 又，本發明係提供使用該向異性導電膜之半導體晶片 之安裝方法爲目的者。又，提供使用該半導體晶片之安裝 方法製造之半導體裝置爲目的者。更且，提供具備該半導 體裝置之電子機器爲目的者。 爲達成上述之目的，有關中請專利範圍第1項之向異 性導電膜係黏著半導體晶片和基板的同時，呈前述半導體 晶片和前述基板之電氣導通媒體的向異性導電膜中， 具有第1構件，和鄰接於前述第1構件加以配置之第 2構件，前述第1構件係經由具有較前述第2構件流動性 低的特性的材料加以形成構之構成。 根據有關於如上述構成之申請專利範圍第1項之向異 性導電膜，於貼附於基板之向異性導電膜，將半導體晶片 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------" 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 4443 07 A7 B7 五、發明說明（4) 以加熱加壓工具進行熱壓著’於連接半導體晶片和基板之 時，第1構件係抑制第2構件向半導體晶片之側面流動。 因此，可防止第2構件過.剩附蒋於半導體晶片之側面•附 著至加熱加壓工具。結果，可容易進行半導體晶片和基板 之連接工程之管理。 又，有關於申請專利範圍第2項之向異性導電膜，係 黏著半導體晶片和基板的同時’於前述半導體晶片和前述 基板之電氣性導通媒體所成向異性導電膜中，具有第1構 件，和鄰接於前述第1構件加以配置之第2構件1前述第 1構件係於前述半導體晶片和前述基板之接合時’發現前 述第2構件之流動性低的特性的材料所構成。 根據有關於如上述構成之申請專利範圍第2項之向異 性導電膜，於貼附於基板之向異性導電膜，將半導體晶片 以加熱加壓工具進行熱驄著’於連接半導體晶片和基板之 時點，第1構件係較第2構件流動性低之故，經由第1構 件可抑制第2構件向半導體晶片之側面流動。因此’可防 止第2構件過剩附著於半導體晶片之側面1附著至加熱加 壓X具。結果，可容易進行半導體晶片和基板之連接工程 之管理。 又，有關於申請專利範圃第3項之向異性導電膜中’ 前述第2構件係形成呈與形成前述半導體晶片之電極面幾 近同一形狀的構成。 根據有關於如上述構成之申請專利範園第3項之丨異 性導電膜，於黏著半導體晶片和基板之時，可將向半導體 本紙張又度適用令國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·-------訂---------'" 經濟部智慧財產局員工消費合作社印製 4443 Ο 7 A7 五、發明說明（5) 晶片之各側囬流動之第2構件的量與各側囬壬均等， 定之側面無法形成過剩大小之嵌條。 又’有關申請專利範圍第4項之向異性導電膜’係前 述第2構件係與形成前述半導體晶片之前述電極之面幾近 同一面積地加以形成地構成。 根據如上述構成之申請專利範圍第4項之向異性導龜 膜時，將向半導體晶片之各側面流動之第2構件量，於該 側面可抑制形成適切大小之嵌條程度。 . 更且’有關申請專利範圍第6項之電路基板’係設置 記載於上述之任一的向異性導電膜所構成者u 根據有關如上述所構成之申請專利範圍第6項之電路 基板，於熱壓著半導體晶片之時，向異性導電膜過剩流出 於半導體晶片之周園，可防止附著於電路基板上之其他範 圍。又，可確實連接半導體晶片，提供可靠性之高電路基 更且’有關申請專利範圍第7項之電子機器’係具備 上述竜路基板所構成者。 根據有關構成如上述之申請專利範圃第7項之電子機 器時，使用半導體晶片安裝之可靠性之高電路基板之故’ 可提升電子機器本身之可靠性- 然後，有關申請專利範阐第8項之半導體裝置係具備 將半導體晶片經由向異性導電膜安裝之基板所成半導體裝 置屮，前述向異性導電膜係只.有相當於邊緣部之第1構件 ，和較前述第1構件位於中央側之第2構件，前述第1構 本紙張尺度適用中國國家槔準（CNS>A4規格（210x297公釐） ' 8 - (請先閱讀背面之注意事項再填寫本頁) --------訂----1111·'^ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印*1衣 4443 07 A7 B7 五、發明說明（6) 件係經由具有較前述第2構件流勋性低特性的材料所形成 構成者。 根據有關構成上述之屮誧專·利範圍第8項之半導體裝 置時，可提供於基板熱壓著半導體晶片之時’第1構件係 第2構件可抑制向半導體晶片之側面的流動s因此，第2 構件不過剩附著於半導體晶片之側面’外觀優異之半導體 裝置。 又，有關於申請專利範圍第9項之半導體裝置中，前 述第2構件係形成呈與形成前述半導體晶片之電極面幾近 同一形狀的構成。 根據有關於如上述構成之申請專利範圍第9項之半導 體裝置，可將向半導體晶片之各側面流動之第2構件的量 與各側面呈均等，於特定之側面無法形成過剩大小之嵌條 0 又，有關於申請專利範圍第1 0項之半導體裝置中， 前述第2構件係形成呈與形成前述半導體晶片之電極面幾 近同一面積的構成。 根據有關於如上述構成之申請專利範圍第1 〇項之半 導體裝置，於連接半導體晶片和基板之時，可將向半導體 晶片之各側面流動之第2構件的量，於該側面可抑制適切 大小之嵌條的程度。 然後，有關申請專利範圍第1 1項之半導體晶片之安 裝方法，係將形成電極之半導體品片之一方之面，對於形 成基板之電極之面’於相對向之方向，加以安裝之半導體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -9- (請先閱讀背面之;i意事項再填寫本頁) 褒---- 訂11 ί_·" 4 443 0 7 A7 B7 五、發明說明（7) 晶片之安裝方法中，具有將具有第1構件，和鄰接於前述 第1構件加以配置的第2構件的向異性導電膜，貼附於形 成前述基板之前述電極之面的工程，和將前述半導體晶片 載置於前述向異性導電膜上之7:程，和將前述半導體晶片 經由加熱加壓邊加熱加以按壓，連接於前述基板之工程的 構成。 根據有關如上述構成之申請專利範圍第1 1項之半導 體晶片之安裝方法，於貼附於基板之向異性導電膜，將半 導體晶片以加熱加壓工具加以熱壓著，連接半導體晶片和 基板之時，第1構件係抑制較此流動性高之第2構件向半 導體晶片之側面流動。因此，第2構件過剩附著於半導體 晶片之側面，可防止至加熱加壓工具之附著。結果，可容 易進行半導體晶片和基板之連接工程之管理u 又，有關申請專利範圍第1 2項之半導體晶片之安裝 方法係前述第1構件具有較前述第2構件流動性爲低之特 性的構成。 根據如上述構成之申請專利範圍第1 2項之半導體晶 片之安裝方法時，可將對第2構件之半導體晶片之側面的 流動，更確實地加以抑制，可防止第2構件附著至加熱加 壓工具。 又，有關申請專利範幽第1 3項之半導體晶片之安裝 方法中，前述第2構件係與前述一方之面相同之形狀加以 形成構成。 根據有關如上述構成之申請專利範圍第1 3項的半導 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------户 經濟部智慧財產局員工消費合作社印*1衣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10 - 4443 07 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8) 體晶片之安裝方法時，向平導體晶片之各側面流動之第2 構件量，呈與各側面幾近均等 > 於特定側面不會形成過乘|丨 大小之嵌條。 又，有關於申誧專利範圖第1 4項之半導體晶片之安 裝方法中，前述第2構件係與前述·一方之面幾近呈同·面 積加以形成構成。 根據有關於如上述構成之申請專利範圍第1 4之半導 體晶片之安裝方法，於連接半導體晶片和基板之時，可將 向半導體晶片之各側面流動之第2構件的量，於該側面可 抑制適切大小之嵌條的程度。 又，有關於申請專利範圍第1 5項之半導體晶片之安 裝方法，係將形成電極之半導體晶片之一方之面，對形成 基板之電極的面，於相對向之方向安裝之半導體晶片之安 裝方法中，具有 加熱在較熱塑性樹脂所成向異性導電膜之邊緣部位於 中央側的範圍，提高前述向異性導電膜之流動性的工程， 和將前述向異性導電膜貼附形成前述基板之前述電極的面 的工程，和將前述半導體晶片載置於前述向異性導電膜上 的工程，和將前述半導體晶片經由加熱加壓體邊加熱地加 以按壓，將前述半導體晶片連接於前述基板之工程的構成 者。 根據有關如上構成之申請專利範圍第1 5項之半導體 晶片之安裝方法時，可提升加熱之範圍之流動性之故，將 半導體晶片連接於基板之T程中，加熱之範圍向半導體晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - I.---：------- --------訂----I ----*5 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 4443 07 Α7 Β7 五、發明說明（） 片之側面流動的同時’未加熱範圍則可抑制該過剩之流動 。因此，向異性導電膜則過剩附箸於半導體晶片之側面’ 可防止附著至加熱加壓工具。結果’可容易進行半導體晶 片和基板之連接工程。 又，有關申請專利範圆第1 6項之半導體晶片之安裝 方法中，前述向異性導電膜係將前述範圍與前述一方之面 幾近呈同一形狀地加以形成構成。 根據有關如上述構成之申請專利範圍第1 6項之半導 體晶片之安裝方法，將朝向半導體晶片之各側面流動的第 2構件之量，與各側面幾近均等’於特定之側面不會形成 過剩大小之嵌條。 又，有關申請專利範園第1 7項之半導體晶片之安裝 方法，具有將形成電極之半導體晶片之一方之面，對形成 基板之電壓面，朝向相對丨H]女裝Z半導體晶片之安裝方法 中，將形成呈框狀之向異性導電膜’貼附於形成前述基板 之前述電極面的工程， 和於前述向異性導電膜之内側範圍，設置較前述向異性導 電膜流動性高之向異性導電黏著劑的工程f和將前述半導 體晶片載置於前述向異性導電黏著劑上的工程，和將前述 半導體晶片經由加熱加Μ，邊加熱按壓，將前述半導體晶 片連接於前述基板的工程的構成。 根據有關上述構成之申請專利範圍第1 7項之半導體 晶片之安裝方法，於貼附於丛板之向異性導電膜，將半導 體晶片以加熱加壓工具熱Μ茜，連接卞導體晶片和基板之 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） -12 - I----------- --------訂---------.fA' — <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 07 A7 B7 五、發明說明（10) ^ 時，形成框狀之向異性導電膜，抑制內側之範圍之向異丨生 •導電黏著劑向半導體晶片之側面的流動。因此，向異丨生導 電黏著劑向半導體晶片之側面過剩附著，防止至加熱加壓 工具的附著。結果，可容易進行半導體晶片和基板之連接 工程之管理。 又，有關申請專利範圔第1 s項之半導體片之女裝 方法中，前述向異性導電膜之內側之範圍係與前述一方之 面幾近形成呈同一形狀的構$ 3 根據有關上述構成之申請專利範圍第1 8項的半導體 晶片之安裝方法，於連接半導體晶片和基板之時’向異性 導電黏著劑向半導體晶片之側面流動時，無形成過剩大小 之嵌條的流動量之故，於加熱加壓工具無附著向異性導電 膜。 然後，有關申請專利範圍第1 9項之半導體裝置係使 用申請專利範圍第1 1項至第1 8項之任一項記載的半導 體晶片之安裝方法加以製造構成。 根據有關上述構成之申請專利範圍第1 9項之半導體 裝置，可提供可提高半導體晶片之連接之可靠性的同時1 可對應安裝形成於半導體晶片之側面的嵌條之大小的半導 體晶片之高度。結果，半導體晶片和基板之連接之可靠性 爲高，且外觀佳之半導體裝置。 更且，有關申請專利範園第2 0項之電子機器，係具 備申請專利範圍第1 9項所記載之半導體裝置的構成。 根據有關上述構成之申請專利範圔第2 0項的電子機 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公芨） -13- I. ------- * --------^---------^ I (請先閱讀背面之注意事項再填寫本頁) 4443 07 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11) 器時，於適切之大小形成嵌條’具備機械性連接良好之半 導體裝置之故’呈局電十機器之機能可靠性者u 然而’對於前述各手.段所述之基板之材質，爲使用塑 膠基板、可撓性基板等之有機系材料的基板，或使用陶瓷 基板等之無機系材料的基板的某.一 Μ π y v _τ 41 η?\ W [U c 【圖面之簡單說明】 【圖1】顯不有關本發明之第丄之實施形態之半導體 晶片之安裝狀態的截面圖。 【圖2】顯不有關本發明之第1之實施形態之半導體 晶片之安裝工程的截面圖’（1 )係顯示將向異性導電膜 貼附於基板之狀態的截面圖’（2 )係顯示將半導體晶片 載置於向異性導電膜之狀態的截面圖3 }係顯示將半 導體晶片呈熱壓著狀態的截®圖。#1 [H3 ]顯示有H本#ι明之第施形態之半導體 晶片之安裝工程的截面[圖’ （1)係將向異性導電膜 貝占丨时於基板之狀態的斜視圖’（2 )丨1¾ c 一 C線截面圖 ’ （3 )係顯示於向異性導電膜之内側範圍，塗佈糊狀之 向異性導m黏著劑的狀態截面廳I。 【圖4】有關本發明之第1之實施形態的向異性導電 膜之斜視圖。 【圖5】顯示以往之向異性導電膜所成半導體晶片之 安裝狀態的截面圖- 【圖6】經由有關於本發明之任…之實施形態的向異 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14 - (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------广！ 4443 07 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（12) 性導電膜，安裝半導體晶片之電路基板之說明圖》 【圖了】有關本發明之實施形態的筆記型個人電腦的 説明圖。 【圖8】有關本發明之實施形態的攜帶電話之說明圖 【符號說明】 1 2 3 4 5 4 7 0 0 半導體晶片 基板 向異性導電膜 向異性導電膜 向異性導電黏著劑 電極接合墊 配線 硬部分 柔軟部分 嵌條 附著部分 覆蓋薄膜 導電性粒子 加熱加壓工具 半導體晶片 半導體晶片 筆記型個人電腦 (請先閱讀背面之注意事項再填寫本頁) I i 11--1 訂·--------. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15 - 4443 Ο 7 Α7 Β7 13、 爲贾施發明之最佳形態 以下，對於本發明適切之實施形態，參照圖面詳細力口 以說明。 蠢 圖1係顯示有關本 ^& 五、發明說明（ 1 3 0 攜帶型電話 發明之第1^:.賀:施形態的半導體晶 .片名安裝狀態的截面圖。又，圖2 有關本發明之第 Τ 實施形態之半導體晶片之安裝工程的截面圖，（1 ) 係顯示I向異性導電膜貼附於基板之狀態的截面圖，(2 )係顯示將半導體晶片載置於向異性導電膜之狀態的截面 圖，（3 )係顯示將半導體晶片呈4壓著狀態的截面圖。 又，圖3係顯示有關本發明之第2施形態之半導體晶 片之安裝工程的截面圖，（1)係向異性導電膜貼 '乂礙:、 . 附於基板之狀態的斜視圖，（2)係ίΐ — C線截面圖， J '^訂， (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 向之係截的更說話 膜 之明 5 的態。的電 電 狀發圖態形圖腦帶 導 糊本，狀施 Ρ電攜 性 佈關且裝實'_人的 異 塗有更安-..^3¾^個態 向 , 係。之".一\板型形 之 圍 4 圖片，任基記施 態 範圖視晶之路筆實 形 側，斜體明電的之 施 內父之導發之態明 實 之。膜半本片形發 .與 膜圖電成於晶施本 電面導所關體實關 '第 導截性膜有導之有 之 性態思(電由半明係 明 異狀向導經裝發 8 發 向的的性係安本圖 本 於劑態異 6 ， 關， 於 示著形向圖膜有者 對 顯黏施寒''電係甚.’ 係電實；'..ίί'.''.·.又導 7 更ΙΗ先 } 導...¾以=性圖。明首 3性'1.-'、示»里(，圖說 ί 異第顯面向且明之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16 - 經濟部智慧財產局員工消費合作社印製 ^44 3 0 T a? B7 五、發明說明（ 的具體構成加以說明。如圖4所示’向異性導電膜係形成 呈薄片狀者，該整體係形成呈良帶狀之形狀。圓4係表示 該一部分者，向靠長度方向之兩端部配置之硬部分3 1 ， 及挾於2個硬部分3 1間的柔軟部分3 2則呈一體設置’ 形成向異性導電膜3又，於此表背兩面貼附覆蓋薄膜3 p； 硬部分3 1係由分子量大之熱硬伦樹脂所成，於加熱 之時，仍具有流動性低之特性ϋ又’柔軟部分3 2係由分 子量小之熱硬化樹脂所成’於加熱之時’較硬部分3 1具 有相對性流動性高之特性。具體而言’硬部分3 1係經由 環氧系之樹脂加以形成°該樹脂構成係固形環氧系樹脂爲 7 5重量％〜9 9重量.％ ’和液狀環氧樹脂爲1重量％〜 2 5重量％之比率加以配合。又，柔軟部分3 2係經由環 氧系之樹脂加以形成。該樹脂構成係以固形環氧系樹脂爲 5 0重量％〜7 5重量％ ’和液狀環氧樹脂爲2 5重量％ 〜5 0重量％之比率加以配合： 然而，使用向異性導電膜3 ，安裝半導體晶片等時之 向異性導電膜之加熱溫度係通常爲1 8 0 t〜2 0 0 t之 範圍。又，於使用之時，切斷呈適切需要大小，剝離基板 側之覆蓋薄膜3 6 ，貼附於安裝半導體晶片之處。 又，柔軟部分3 2之寬度係安裝之半導體晶片之一邊 之長度，尤其長方形之半導體晶片之時係與短部方向之邊 之長度相等亦好。此係將半導體晶片1熱壓著於基板2之 時，柔軟部分3 2係流動性非常高，向半導體晶片1和基 J---------- · ^--------訂· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 4 443 0 7 A7 B7 五、發明說明（15) 板2間之外部空間流出，柔軟部分3 2之寬度設定呈上述 寬度時，硬部分3 1則將半導體晶片1和基披2間之空間 ，和外部空間如蓋地加以遮斷之故’柔軟部分3 2則可抑 制流出至外部空間u 又，於半導體晶片，於肜成電極接合墊面之周邊的2 邊或4邊，或於該面本體於一定間隔設置數十〜數百個程 度之電極接合墊。於本發明之實施形態中，半導體晶片之 電極接合墊係可適用於設呈其中之狀態。又，安裝半導體 晶片之基板係爲有機系、無機系之任一者即可，材質上並 無特別選擇= 接著，對於使用有關本發明之第1實施形態的向異性 導電膜3的半導體晶片之安裝方法’沿圖面加以說明。 如圖2 (1)所示，最初，於設置基板2之配線21 處上，將剝離基板2側之覆蓋薄膜3 6的向異性導電膜3 ，於數秒間，1 8 0 °C〜2 0 0 t加以加熱貼附。接著’ 剝離設置半導體晶片1側的檀蓋薄膜3 6 。然而，柔軟部 分3 2之長度係與半導體晶片1之長度方向之邊之長度幾 近呈同一者。 接著，如圖2 ( 2 )所示，於電極接合墊1 1和配線 2 1呈相對向之狀態，將半導體晶片1載置於向異性導電 膜3上。此時，半導體晶片1之長方向之邊和硬部分3 1 幾近呈平行地加以載置。 更且，如圖2 ( 3 )所示’將半導體晶片1自丨未設置 電極接合墊1 1面，經iti加熱加應工具7 1加熱加壓。向 <請先閱讀背面之注意事項再填寫本頁) 裝 ----訂-------f·.^ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18 - 4443 0 7 A7 _ B7 五、發明說明（16) 異性導電膜3係經由加熱流勁性提高，更且經由按壓力加 以變形。然而，加熱加壓...I.:具7 1之熱係可易於傳達至金 屬製之電極接合墊1 1之故，電極接合墊1 1附近之向異 性導電膜係流動性特別變高。 如此之加熱時，柔軟部分3 2係經由自加熱加壓具 7 1的按壓力（箭頭B) 1自半導體晶片1和基板2之間 向半導體晶片1之側面流動。但是，於半導體晶片1之長 方之邊之下方，設置硬部分3 1之故，柔軟部分3 2之流 動係經由硬部分3 1加以抑制。因此，自半導體晶片1和 基板2之間出來的柔軟部分3 2則可防止附著至加熱加壓 工具7 1。 另一方面，於半導體晶片1之邊緣4邊中，於短方向 之邊的下方，不會抑制柔軟部分3 2之流動之故，柔軟部 分3 2係向半導體晶片1之側面，直接加以流動。然而， 於前述，加熱加壓工具7 1之熱係易傳達於電極接合墊 1 1 。因此，半導體晶片1爲長方形之時，係較長方側設 於短邊側之電極接合墊1 1之數者爲少，即供予之熱爲少 之故，短邊側下方之之柔軟部分3 2係較長邊側下方之柔 軟部分3 2呈流動性爲低之狀態。更且，柔軟部分3 2係 於該長度中，與半導體晶片1之長度呈同一地加以設置之 故，附於半導體晶片1之側面的源頭者則不設於半導體晶 片1之周圍。 即1附著於半導體晶片1之此2邊側之側面係限於自 半導體晶片1和基板2間流出者。更且，附著於半導體晶 {請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -19- 4443 07 A7 B7 五、發明說明（） 片1之量亦少，或該流動性亦不太高之故，附著至加熱加 壓工具7 1之可能性則1極小。因此，於半導體晶片1之 短方向之邊中，嵌條不會過剩地加以形成- 因此，經由前述工程，將半導體晶片1熱壓著於基板 2時，於加熱加壓工具7 1不會附著向異性導電膜3 。又 ，如圖1所示，於半導體晶片1之側面嵌條3 4不會到達 半導體晶片之背面的高度’以適切之大小加以形成。 然而，於本發明之第1之實施形態中，雖將向異性導 電膜呈具有2個之不同流動性的熱硬化樹脂，於1個之向 異性導電膜中，可使舟定部分之流動性與其他部分不同之 時，可得相同之作用效果。因此，例如做爲第1之實施形 態之變形例，將向異性導電膜黾單一材質之熱塑性樹脂所 成者，對於相當於第i之實施形態之柔軟部分3 2 ，於熱 壓著半導體晶片之前’經由事先透加之預熱，提高流動性 1於之後，熱壓著半導體晶片之時未預熱之部分發揮與硬 部分3 1同樣之功能之故，可得與本發明第1之實施形態 同樣之作用效果。 又，於此變形例中，於向異性導電膜之周緣本體，呈 不透加預熱者時1此周緣本體達與硬部分3 1同樣的功能 之故，可將加上餘熱之部分流_更確實地加以抑制， 首先，如圖3 ( 1 )及（2 )所不’將向異性導電膜 之形狀示於向異性導電膜4地呈框狀者。然後，將向異性 導電膜4貼附於基板2 :然後，向異性導電膜4係由熱硬 化性樹脂所成。又，向異性導電膜4之內側範圍係幾近與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注急事項再填寫本頁) --------訂---------r~_ 經濟部智慧財產局員工消費合作社印製 -20- 經濟部智慧財產局員工消費合作社印製 Α Ά C\ 1 I v A7 _B7_ 五、發明說明（18) 半導體晶片1呈同一形狀，更且，呈幾近同一或較同一爲 大之面積ϋ 接著，如圖3 ( 3 ).所示，於向異性導電膜4之內側 範圍的凹處4 1 ，將糊狀之向異性導電黏著劑5 ，與框狀 之向異性導電膜4幾近呈同等之高度地，於凹處4 1之整 面加以塗佈。 接著，將半導體晶片1載鬩於糊狀之向異性導電黏著 劑5 。之後與第1之實施形態之時同樣地，自與半導體晶 片1之電極接合墊1 1的某面的相反側面，經由加熱加壓 工具7 1加熱加壓。 經由以上之工程，進行半導體晶片之安裝。然而，此 實施形態中，將半導體晶片1載置於糊狀之向異性導電黏 著劑5之時，於凹處4 1嵌入半導體晶片1之時，可進行 半導體晶片1之佈線。因此，於此實施形態中，可使半導 體晶片1載置時之定位工程變得簡便。 根據以上構成之時，糊狀之向異性導電黏著劑5係較 框狀之向異性導電膜4流動性高之故*雖可向半導體晶片 1之側面流動，經由糊狀之向異性導電膜4可抑制該流動 之故，可防止於加熱加壓工貝7 1附著糊狀之向異性導電 黏著劑5。又，此實施形態之ΙΙΪ，於半導體晶片1之4邊 存在可確實抑制糊狀之向異性導電黏著劑5之流動之物之 故，半導體晶片1之形狀呈正方形之時亦可適用。 因此，於此實施形態屮，於加熱加壓工具7 1不附著 向異性導電膜3地，與第1之ϊί施形態同樣地，於半導體 J---III---- --------訂---I----'"1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） -21 - 444307 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（19) 晶片1之側面，嵌條3 4以適度大小加以形成。又，於此 實施形態之中，代替將糊狀之向異性導電黏著劑5塗於凹 處4 1 '將較向異性導電膜4流動性高之向異性導電膜， 與凹處4 1幾近相同之形狀，且呈同一面積地加以切斷， 將此貼附於凹處4 1亦可。更且，將較向異性導電膜4流 動性高之向異性導電膜預設於凹處4 1亦可。 然而，於前述各實施形態中，配合於向異性導電黏著 劑之導電性粒子係金屬粒子，或於樹脂製之粒子施以金屬 鍍層等之任一者皆可，其材質，形狀則無需過問。又，於 半導體晶片之電極不設置突起電極，於基板之電極上設置 突起電極亦可。 又，於前述實施形態之中，雖於形成半導體晶片之電 極面中，做爲於此面之所有4邊設置電極之事例加以列舉 ，但設置之電極配置則不限於此，僅於2邊或於此面整體 設置電極亦可。 如以上所述，於本發明之實施形態中，將半導體晶片 熬壓著之時，於加熱加壓工具不會附著向異性導電膜3又 ，以適切之大小可將外觀佳之嵌條形成於半導體晶片之側 面之故，半導體晶片和基板之機械連接之確實性則變高= 更且，對於本發明之第2之實施形態’將向異性導電膜呈 框狀之故，經由將半導體晶片置於該樞狀內’可同時完成 半導體晶片之佈線之故，極易容易進行有關半導體晶片之 佈線的工程管理。 更且，做爲利用以上說明之向興性導電膜，安裝半導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） '22 * Ί----------- --------訂- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 07 Α7 Β7 五、發明說明（Q) 體晶片之例則不於圖6 ;即’圖6係利用有關本發明之任 一之實施形態的向異性導電膜4 ，安裝半導體晶片1 1 0 的電路基板1 0 0。然而：，於電路基板1 〇 〇中，一般使 用例如玻璃環氧基板等之有機系基板。於電路基板1 0 0 中，例如銅所成之接合部形成里所期望之電路。然後，將 ί安合部和半導體晶片1 1 0之外部電極機械連接地，可達 成電氣性之導通。 然而’半導體晶片1 1 〇係可將安裝面積縮小到於裸 晶所安裝之面積，將此電路基板1 〇 〇使用於電子機窃時 ，可達成電氣機器之小型化 < 又，於同一面積內，可確保 安裝之空間，而達高機能化。 然後，做爲具備此電路基板1 0 0之電子機器，於圖 7顯示筆記型個人電腦1 2 0 ，於圖8顯示攜帶型電話 13 0 = 產業上利用之可能性 如前所述，本發明與黏著半導體晶片和基板的同時’ 於前述半導體晶片和前述基板之電氣導通媒體所成向異性 導電膜中’具有第1構件，和鄰接於前述第1構件配霞所 成之第2構件，前述第1構件係經由較前述第2構件具有 流動性低之特性的材料所形成爲特徵之向異性導電膜之故 ，第1構件抑制第2構件的流動，於加熱加壓工具可防止 向異性導電膜之附著。囚此，可達成半導體晶片之安裝工 程之有效率化的同時，可達成安裝半導體晶片之外觀上之 I---.------- -^--------訂· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國囤家標準（CNS)A4規格（210 X 297公釐） -23- 4443 07 A7 -^--E____ 五、發明說明（21) 提升。 經濟部智慧財產局員工消費合作社印製 又，具備將半導體晶片經 的半導體裝置中’前述向異，丨生 的第1構件’和較前述第丨構 前述第1構件係經由較前$芽( 的材料所形成之半導5 的流動’於加熱加壓工具可防 大幅降低洗淨加熱加壓丁具白勺 半導體晶片之外觀之提_升_ ^ 又，具備將半導體晶片經 的半導體裝置中1前述向異个生 的第1構件’和較前述第丨構 又’前述第1構件係於前述半 時’發現較前述第2構件之流 半導體裝置之故’第1構件抑 加壓工具R」防止向異性導.電脾 熱加壓工具的頻率。因此，可 觀之提升。 又’對於將形成電極之半 成基板之電極的面，於相對向 片之安裝方法中’具備將具有 1構件加以配置的第2構件的 述基板之前述電梅插的j.程 仏 1:馨 " 於前述向異性導電膜的工程 由向異性導電膜安裝之基板 導電膜係具有相當於邊緣部 件位於中央側的第2構件， 2構件具有流動性低之特性 故’第1構件抑制第2構件 止向異性導電膜之附著，可 頻率。因此，可達成安裝之 由向異性導電膜安裝之基板 導電膜係具有相當於邊緣部 件位於中央側的第2構件， 導體晶片和即述基板之接合 動性爲低之材料所成特徵的 制第2構件的流動，於加熱 之附著，可大幅降低洗淨加 達成安裝之半導體晶片之外 導體晶片之一方之面，對形 之方向加以安裝的半導體晶 第1構件，和鄰接於前述第 向異性導電膜，貼附於形成 ，和將前述半導體晶片載置 ，和將前述半導體晶片經由 I---------- -t--------訂， (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） -24 - 4443 07 Α7 Β7 五、發明說明（22) 加熱加壓體加以加熱擠壓，連接於前述基板之工程，爲特 徵的半導體晶片之安裝方法之故，第1構件抑制第2構件 的流動，於加熱加壓工具可防止向異性導電膜之附著，可 大幅降低洗淨加熱加壓工具的頻率。因此，可達成安裝之 半導體晶片之外觀之提升。 又，對於將形成電極之半導體晶片之一方之面，對形 成基板之電極的面，於相對向之方向加以安裝的半導體晶 片之安裝方法中，具備加熱較熱塑性樹脂所成向異性導電 膜之邊緣部位於中央側之範圍，提高前述向異性導電膜之 流動性的工程，和將前述向異性導電膜貼附於形成前述基 板之前述電極面的工程，和將前述半導體晶片載置於前述 向異性導電膜上的工程，和將前述半導體晶片經由加熱力0 壓體加以加熱擠壓，連接於前述基板之工程，爲特徵的半 導體晶片之安裝方法之故，於加熱加壓工具可防止向異性 導電膜之附著的同時，可簡易達成半導體晶片之貼附位置 之定位工程。因此，向異性導電膜之邊緣部可抑制較該邊 緣部爲中央側部分之流動，於加熱加壓工具可防止向異性 導電膜之附著，可大幅降低洗淨加熱加壓工具的頻率。因 此，可達成安裝之半導體晶片之外觀之提升j 又，對於將形成電極之半導體晶片之一方之面，對形 成基板之電極的面，於相對向之方向加以安裝的半導體晶 片之安裝方法中，具備將形成Μ框狀之向異性導電膜貼附 於形成前述基板之前述電極面的工程，和於前述向異性導 電膜之內側範圍，設置較前述向異性導電膜流動性高之向 (請先閲讀背面之注意事項再填寫本頁) --------訂---------\ 經濟部智慧財產局員工消費合作杜印制衣 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -25- ' 4443 Ο 7 Α7 _Β7 五、發明說明（23) 異性導電黏著劑的工程，和將前述半導體晶片載置於前述 向異性導電黏著劑上的工程，和將前述半導體晶片經由加 熱加壓體加以加熱擠壓·.，連接於前述基板之工秤，爲特 徵的半導體晶片之安裝方u:之故 '半導體晶片之定位可簡 便地進行，可達成半導體品片之安裝工程之有效化。更且 ，可達成安裝之半導體晶片之外觀之提升。 ------------- --------訂---------广~ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -26 -

Claims (1)

  1. AH B8 C8 D8 六、申請專利範圍 1 · 一種向異性導電膜，屬於黏著半導體晶片和基板 的同時，呈前述半導體晶片和前述基板之電氣導通媒體的 向異性導電膜中1其特徵係具有 第1構件，和鄰接前述第1構件加以配置所成之第2 構件： 前述第1構件係經由具有較前述第2構件流動性低之 特性的材料所形成者。 2 · _—種向異性導電膜，屬於黏著半導體晶片和基板 的同時，呈前述半導體晶片和前述基板之電氣導通媒體的 向異性導電膜中，其特徵係具有 第1構件，和鄰接前述第1構件加以配置所成之第2 構件； 前述第1構件係藉由在於前述半導體晶片和前述基板 之接合時，發現較前述第2構件之流_性爲低之特性的材 料所成者。 經濟部智总时-1 一：：r H;工消f合作社印製 m n^i mi 1 - - ^^^1 ^^^1 1^^^ i nn «^ϋ n 1^1 ^^^1 V J. (請先閲讀背面之注意事項再填寫本頁) 3 ·如申請專利範園第1或第2項之向異性導電膜， 其中|前述第2構件係形成呈與形成前述半導體晶片之電 極的面幾近成同一形狀者= 4 ·如申請專利範圍第3項之向異性導電膜1其中， 前述第2構件係形成呈與形成前述半導體晶片之前述電極 的面幾近成同一面積者。 5 · —種電路基板，其特徴係具有 基板 和第1構件，和鄰接前述第1構件加以配置所成之第 枚呔戍义度適用中國國家標準（CNS > A4規格（210X297公釐） -27 - AS Β8 C8 D8 六、申請專利範圍 2構件，前述第1構件係經由具有較前述第2構件流動性 低之特性的材料所形成的向異性導電膜； 於前述基板設置前述向異性導電膜者。 6 如申請專利範_第5項之逼路基板，其中，前述 向異性導電膜係前述第1構件爲在於前述半導體晶片和前 述基板之接合時，發現較前述第2構件之流動性爲低之特 性的材料所成者。 7 _ —種電子機器，其特徵係具有第1構件|和鄰接 前述第1構件加以配置所成之第2構件；前述第1構件係 具有經由較#第2構件流動性低之特性的材料所形成的 向異性導電 8 ·如申專利範園第7項之電子機器，其中，前述 向異性導電膜係前述第1構件爲在於前述半導體晶片和前 述基板之接合時，發現較前述第2構件之流動性爲低之特 性的材料所成者。 9 · 一種半導體裝置，屬於具備將半導體晶片經由向 異性導電膜加以安裝的基板的半導體裝置中，其特徵係 經.Λ·Ι部钇"时"^:只工^#合作社印製 I » [ n I I '1τ (請先閲讀背面之注意事項再填寫本頁) 前述向異性導電膜係具有相當於邊緣部之第1構件， 和較前述第1構件位於中央側之第2構件， 前述第1構件係經由具衍較前述第2構件流動性低之 特性的材料所形成者 i 0 · —種半導體裝置，屬於Μ備將半導體晶片經由 向異性導電膜加以安裝的基板的半導體裝置中，其特徵係 前述向異性導電膜係具有相當於邊緣部之第1構件1 夂紙乐尺度適用中國國家標绝 ( CNS ) Α4現格（2丨0X297公釐） -28 - Λ8 Β8 C8 D8 4443 0 7 六、申請專利範圍 和較前述第1構件位於中央側之第2構件， (請先閲讀背面之注意事項再填寫本頁) 前述第1構件係藉由在於前述半導體晶片和前述基板 之接合時，發現較前述第2構件之流動性爲低之特性的材 料所成者。 11 •如申請專利範園第9或第1 0項之半導體裝置 ，其中，前述第2構件係形成呈與形成前述半導體晶片之 電極的面幾近成同一形狀者= 1 2 _如申請專利範圍第1 0項之向異性導電膜，其 中，前述第2構件係形成呈與形成前述半導體晶片之前述 電極的面幾近成同一面積者。 1 3 _ —種半導體晶片之安裝方法，屬於將形成電極 之半導體晶片之一方之面，對形成基板之電極的面1呈相 對向方向加以安裝之半導體晶片之安裝方法，其特徵係具 有 將具有第1構件，和鄰接於前述第1構件加以配置所 成之第2構件的向異性導m膜，貼箸於形成前述基板之前 述電極之面的工程， 經"'部^总財>'"-^9工消費合作社印製 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 和將前述半導體晶片經由加熱加壓體1邊加熱邊按壓 地連接於前述基板之工程〃/ 5. . · 1 4 ·如申請專利範圍..第1 3項所記載之半導體晶片 之安裝方法，其中，前述'賽ί_ 1構件係具有較前述第2構件 流動性爲低之特性者。 故*尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -29 - 4443 07 A8 B8 C8 D8 六、申請專利範圍 15·如申請專利範圍第13或第14項之半導體晶 片之安裝方法，其中，前述第2構件係形成呈與前述一方 的面幾近成同…形狀者。 1 6 如申請專利範丨剖第1 5項之半導體晶片之安裝 方法，其中，前述第2構件係形成罕.與前述一方之面幾近 成同一面積者。 1 7 -種半導體晶片之安裝方法，屬於將形成電極 之半導體晶片之一方之而，對形成基板之電極的面，呈相 對向方向加以安裝之半導體晶片之安裝方法，其特徵係具 有 加熱較熱塑性樹脂所成向異性導電膜之邊緣部位於中 央側之範園，提高前述向異性導電膜之流動性之工程， 和將前述向異性導電膜，貼著於形成前述基板之前述 電極之面的工程， 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 經濟部皙总財^工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程。 1 8 ·如中請專利範圍笫1 7項之半導體晶片之安裝 方法，其中1前述向異性導電股係將前述範圍與前述之一 方面幾近呈同一形狀者。 1 9 · 一種半導體晶片之安裝方法，屬於將形成電極 之半導體晶片之一方之面，對形成基板之電極的面，呈相 對向方向加以安裝之半導體晶片之安裝方法，其特徵係具 本岐張又度適用中國國家標宰（CNS ) Λ4規格（210X297公釐） -30- 4443 Ο 7 Α8 B8 C8 D8 申請等利範圍 有 將形成呈框狀之向異性導電膜 之前述電極之面的工程，. 和於前述向異性導m膜之内側 性導電膜流動性高之向異性導甫黏ΐ 和將前述半導體晶片載置於前 ，貼著於形成前述基板 範園，設置較前述向異 $劑之工程 述向異性導電膜上之工 程 地連 方法 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 接於前述基板之工程。 2 0 ·如申請專利範圍第1 9 ，其中，前述向異性導電膜之 項之半導體晶片之安裝 內側之範圍係形成呈與 (請先閱讀背面之注意事項再填寫本頁) 之一方面幾近呈同一形狀者 2 Μ 部 智 ,¾ 財 !·ϊ r7 Μ χ 費 合 ft 社 印 極之 相對 具有 2構 之面 程， •一種半導體裝置，其特徵係使用屬於將形成電 半導體晶片之一方之面，對形成基板之電極的面，呈 间方向加以安裝之半導體晶片 第1構件，和鄰接於前述第丄 件的向異性導電膜，貼著於形 的工程1 和將前述半導體晶片載遥於前 之安裝方法中1具有將 構件加以配置所成之第 成前述基板之前述電極 述向異性導電膜上之工 和將前述半導體晶）V經山加熱加壓體，邊加熱邊按壓 晶片之安裝方法加以製 地連接於前述基板 工柷的半導體 ''止者 種半導體裝置，其特徵係使用屬於將形成電 夂兄度適用中國國家標聲（CNS ) Α4規格（2!〇X2W公釐） -31 - 4443 0 7 A8 B8 C8 D8 六、申請專利範園 極之半導體晶片之一方之面，對形成基板之電極的面，呈 相對向方向加以安裝之半導體晶片之安裝方法中，具有 (請先閲讀背面之注意事項再填寫本百) 加熱較熱塑性樹脂所成向異性導電膜之邊緣部位於中 央側之範圖，提高前述向異性導電胶之流動性之工程， 和將前述向異性導電膜·貼濟於形成前述基板之前述 電極之面的工程， 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程的半導體晶片之安裝方法加以製 造者。 2 3 · —種半導體裝置，其特徵係使用屬於將形成電 極之半導體晶片之一方之面·對形成基板之電極的面，呈 相對向方向加以安裝之半導體晶片之安裝方法，其特徵係 具有 將形成呈框狀之向異性導電膜，貼著於形成前述基板 之前述電極之面的工程· M·-部智总財4¾¾ (工消#合作社印焚 和於前述向異性導窀膜之内側範圍，設置較前述向異 性導電膜流動性高之向異性導電黏著劑之工程 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 和將前述半導體晶片經山加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程的半導體晶片之安裝方法加以製 造者。 反度適用中國國家標嗥（C^S ) Λ4規格（210 X 297公釐) -32 - 8 8 8 8 A BCD 4 4 4 3 0 7 六、申請專利範圍 2 4 · —種電子機器，其特徴係具備使用屬於將形成 電極之半導體晶片之一方之而，對形成基板之電極的面， 呈相對向方向加以安裝之.半導體晶片之安裝方法中，具有 將具有第1構件，和鄰接於前述第1構件加以配置所成之 第2構件的向異性導電膜，貼著於形成前述基板之前述電 極之面的工程， 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程的半導體晶片之安裝方法加以製 造的半導體裝置者。 2 5 · —種電子機器，其特徵係具備使用屬於將形成 電極之半導體晶片之一方之面，對形成基板之電極的面， 呈相對向方向加以安裝之半導體晶片之安裝方法中，具有 加熱較熱塑性樹脂所成向異性導電膜之邊緣部位於中 央側之範園，提高前述向異性導電膜之流動性之工程， 和將前述向異性導電膜，貼著於形成前述基板之前述 電極之面的工程， 和將前述半導體晶片截置於前述向異性導電膜上之工 程， 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程的屮導體晶片之安裝方法加以製 造的半導體裝置者。 2 6 · ~種電子機器，其特徵係具備使用靥於將形成 匕氓乐尺度適用中國國家標孽（CNS ) A4規格（210X 297公釐） .................... I _ _ _ I I - I! . 丁 _ HI. . - - ίΝ (請先閎讀背面之注意事項再填寫本頁) 經濟部智总財4_49工消#'合作社印絮 -33 - 4443 Ο 7 Λ8 B8 C8 D8 六、申請專利範圍 I電極之半導體晶片之…方之而，對形成基板之電極的面， ! 呈相對向方向加以安裝之屮導體品片之安裝方法，其特徵 f糸具有 將形成呈框狀之向異性導？g膜，貼著於形成前述基板 之前述電極之面的工程， 和於前述向異性導屯膜之内側範圍，設置較前述向異 性導電膜流動性高之向異性導電黏著劑之工程 和將前述半導體晶片載置於前述向異性導電膜上之工 程， 和將前述半導體晶片經由加熱加壓體，邊加熱邊按壓 地連接於前述基板之工程的半導體品片之安裝方法加以製 造的半導體裝置者。 ,t歧^尺度適用中國國家標搫（CNS ) Λ4規格（2I0X297公釐-) ---------^------tl------M- (請先閣讀背面之注意事項再填寫本I) -34 -
TW088121094A 1998-12-02 1999-12-02 Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device TW444307B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34308698 1998-12-02

Publications (1)

Publication Number Publication Date
TW444307B true TW444307B (en) 2001-07-01

Family

ID=18358842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121094A TW444307B (en) 1998-12-02 1999-12-02 Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device

Country Status (6)

Country Link
US (1) US6414397B1 (zh)
JP (1) JP4069587B2 (zh)
KR (1) KR100392718B1 (zh)
CN (1) CN1155997C (zh)
TW (1) TW444307B (zh)
WO (1) WO2000033374A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
JP4070658B2 (ja) * 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
EP1673963B1 (en) * 2003-09-29 2011-07-13 3M Innovative Properties Company A microphone component and a method for its manufacture
EP2164108A1 (en) * 2007-06-12 2010-03-17 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US9029996B2 (en) * 2010-10-19 2015-05-12 Continental Automotive Systems, Inc. Bonding and electrically coupling components
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
CN105601765B (zh) * 2015-12-23 2017-10-13 中国科学院过程工程研究所 一种用于半纤维素提取液脱盐的装置
JP7095227B2 (ja) * 2016-05-05 2022-07-05 デクセリアルズ株式会社 異方性導電フィルム
KR102356216B1 (ko) * 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN107768415B (zh) * 2017-10-30 2024-03-08 京东方科技集团股份有限公司 柔性显示器件、显示装置以及制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225439A (ja) * 1984-04-23 1985-11-09 Seiko Epson Corp Ｉｃ実装構造
JPH04142049A (ja) 1990-10-02 1992-05-15 Toshiba Corp 電子部品の接続方法
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1098076A (ja) 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP2000315855A (ja) * 1999-04-28 2000-11-14 Canon Inc フェイスダウン実装基板及びフェイスダウン実装方法

Also Published As

Publication number Publication date
KR20010034452A (ko) 2001-04-25
JP4069587B2 (ja) 2008-04-02
WO2000033374A1 (en) 2000-06-08
KR100392718B1 (ko) 2003-07-28
CN1155997C (zh) 2004-06-30
CN1296640A (zh) 2001-05-23
US6414397B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
TW444307B (en) Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device
TW457603B (en) Anisotropic conductor film, method of packaging semiconductor device, and semiconductor chip
TW464998B (en) Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine
JP4268778B2 (ja) 発熱電子部品の冷却方法及びそれに用いる熱伝導性シート
TW528911B (en) Method of manufacturing liquid crystal device
JP5972844B2 (ja) 異方性導電フィルム、異方性導電フィルムの製造方法、接続体の製造方法、及び接続方法
TWI239556B (en) Reinforcement combining apparatus and method of combining reinforcement
TW200539758A (en) Circuit device and menufacturing method thereof
JPH01227444A (ja) 接続構造
CN104802465A (zh) 传导性弹性部件
KR20190078461A (ko) 열 전도 부재 및 그 제조방법
JP2003051573A (ja) パワーモジュールとその製造方法
CN107017207A (zh) 具有受压凝胶的半导体电路布置结构及装配方法
JP2012138410A (ja) 熱圧着ヘッド、実装装置、実装方法及び接合体
US6559523B2 (en) Device for attaching a semiconductor chip to a chip carrier
CN206486463U (zh) 胶带
JPH10256311A (ja) マルチチップ実装法
WO2007015367A1 (ja) 接続構造体の製造方法
JP6116416B2 (ja) パワーモジュールの製造方法
JP4842177B2 (ja) 回路基板及びパワーモジュール
CN205039143U (zh) 电子器件以及电子设备
CN104754866B (zh) 柔性印刷电路板及其制造方法和平板显示器
JP2003236988A (ja) 熱伝導性ゴム部材
KR200414763Y1 (ko) 이방전도성필름 압착용 일체형 복합쉬트
JP2000067200A (ja) Ｉｃカード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees