JPH10335384A - 半導体装置又は電子部品の実装方法及び実装構成体 - Google Patents

半導体装置又は電子部品の実装方法及び実装構成体

Info

Publication number
JPH10335384A
JPH10335384A JP14053397A JP14053397A JPH10335384A JP H10335384 A JPH10335384 A JP H10335384A JP 14053397 A JP14053397 A JP 14053397A JP 14053397 A JP14053397 A JP 14053397A JP H10335384 A JPH10335384 A JP H10335384A
Authority
JP
Japan
Prior art keywords
film
solder resist
resist layer
resin adhesive
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14053397A
Other languages
English (en)
Inventor
Yukihiko Tsukuda
幸彦 津久田
Minoru Miyagawa
実 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14053397A priority Critical patent/JPH10335384A/ja
Publication of JPH10335384A publication Critical patent/JPH10335384A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体ベアチップあるいはブロック状の電子
部品をフイルム状樹脂接着剤により配線基板へ実装する
方法および、実装構成体を提供する。 【解決手段】 表層にソルダーレジスト層05が積設さ
れた実装配線板04上に、フイルム状樹脂接着剤10を
用いてチップ状の半導体装置を接着固定する方法で、半
導体装置の下端面に敷かれる開窓部と、コーナー部に外
側方向に延伸する切込み部18とを有するソルダーレジ
スト層05を用い、この切込み部18の外端が露出部分
18bとして露出される外寸法のフイルム状樹脂接着剤
10を用い、フイルム状樹脂接着剤10をラバー13付
き貼付けツール12で押圧して、閉じ込められた残存気
泡19を切込み部18とその露出部分18bを通して外
界に排出させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置あるい
は電子部品の実装方法および、実装配線板が装着された
半導体装置あるいは電子部品の実装構成体に関し、とり
わけ半導体ベアチップあるいはブロック状電子部品をフ
イルム状樹脂接着剤(とりわけ異方性導電接着膜)を用
いて実装配線板上に実装する実装方法および、実装配線
板が装着された半導体装置あるいは電子部品の実装構成
体に関するものである。
【0002】
【従来の技術】近年、ノート型パソコンをはじめとして
様々な情報通信機器等が、薄型軽量の小型化・信号の高
速化といった所謂、軽薄短小化の一途を辿っている。こ
の軽薄短小化を実現するために、半導体装置や電子部品
の多ピン狭ピッチ領域への実装をベアチップを用いて行
う技術が強く要請されている。
【0003】このような要請から、半導体チップの実装
方法としてマルチチップモジュールを構成する、フリッ
プチップ実装等が注目されている。このフリップチップ
実装における接続方法としては、以下のものが知られて
いる。
【0004】すなわち、半導体チップ接続パッド上に高
融点はんだによるバンプを形成し、実装配線板上にはん
だプリコートを行って接続するはんだフリップチップ
法、半導体チップ接続パッド上にAuスタッドバンプを
形成させ、Agペースト等の導電性ペーストをスタッド
バンプ上に適量転写した後、直接実装配線板上にマウン
ト接続する導電性樹脂フリップチップ法、あるいは、半
導体チップ接続パッド上にAuバンプを形成し、フイル
ム状の導電接着剤とりわけ異方性導電接着膜を用いたフ
リップチップ法等がある。
【0005】このうちで、異方性導電接着膜を用いたフ
リップチップ法は、プロセスが簡素である特徴を有して
いる。図10にフィルム状異方性導電接着膜の構造を示
し、また図4〜図7にフィルム状異方性導電接着膜を用
いたフリップチップのプロセスを示す。
【0006】図4で、符号04は基板、符号05は基板
上に積設されたソルダーレジスト層、符号06はパッ
ド、符号07はソルダーレジスト層のコーナー、符号0
8はソルダーレジスト層の開窓部分すなわちレジストク
リア部である。
【0007】従来構成による実装方法では、図5に示さ
れるように、前記の基板04の、ベアチップ11が接続
固定される所定の位置に、熱硬化性のフィルム状の異方
性導電接着膜10を、セパレータ09とともに載置す
る。
【0008】図10は、フイルム状の異方性導電接着膜
の構成を示す模式断面図である。異方性導電接着膜10
は、シート状のセパレータ09に裏打ちされた膜状で、
バインダー03と、このバインダー03内に分散された
導電粒子02から構成されている。導電粒子02の配向
調整によって、導電特性に方向性が付与されたものであ
る。たとえば、接着膜に垂直方向の導電度を高く、これ
と直角方向の導電度を低く構成することができる。
【0009】前記の異方性導電接着膜10の載置の際、
セパレータ09を介して押圧等の軽い加圧や加温がなさ
れ、フィルム状の異方性導電接着膜10はソルダーレジ
スト層05および、レジストクリア部08から露出した
基板04の部分に仮止めされる。この仮止めののち、セ
パレータ09が取り除かれ、図6に示される異方性導電
接着膜10の状態となる。
【0010】ついで図7に示されるように、Auバンプ
11aが形成されたベアチップ11が、Auバンプ11
aとパッド06を合わせるように位置合わせして載置さ
れ、加熱及び加圧して接着させる。この後、圧力を解除
すると合体が完了して、実装構成体となる。
【0011】このように、フイルム状の異方性導電接着
膜を用いる方法では、図5に示されるような、フイルム
状の異方性導電接着膜を基板上に貼る工程が必要になる
が、この貼り付け方法としてはフルカット方式、あるい
はハーフカット方式の二種類の方式が一般的に適用され
ている。図8及び図9に、それぞれの方法を示す。
【0012】フルカット方式は、図8に示されるよう
に、異方性導電接着膜固定送り機構15に装荷された異
方性導電接着膜10をセパレーター09ごと異方性導電
接着膜切断カッター14で所定量だけ切断し、下端にラ
バー部13が設けられた異方異方性導電接着膜貼付けツ
ール12を用いて、異方性導電接着膜10を基板04上
に貼り付ける。なお、異方性導電接着膜04上のセパレ
ーター09を剥がすための図示されない専用剥離機が必
要となる。
【0013】一方、ハーフカット方式は、図9に示され
るように、異方性導電接着膜供給リール17にセパレー
ター09ごと巻かれた異方性導電接着膜10につき、異
方性導電接着膜10の部分のみカッター14で所定量だ
け切断し、切断された異方性導電接着膜10をセパレー
ター09とともに基板04上の所定位置まで移送して、
下端にラバー部13が設けられた異方性導電接着膜貼付
けツール12により押圧して基板04上に貼り付ける。
セパレーター09は切断せずにセパレーター巻き取りリ
ール17で巻き取りが行われる。
【0014】前記のように両方式共に、基板04と異方
性導電接着膜10を馴染ませるため、先端にラバー13
を装着した貼り付けツール12で温度・時間・圧力をか
け、貼り付けを完了する構造となっている。
【0015】
【発明が解決しようとする課題】ところで従来、前記の
ような異方性導電接着膜の貼り付け時に、基板とフイル
ム状の異方性導電接着膜の界面に気泡が発生するという
問題があった。とりわけ、表面にソルダーレジスト層が
積設された構成の基板に異方性導電接着膜を貼り付ける
場合に、ソルダーレジスト層と基板とで形成される段差
部分に気泡が発生しやすくなる。
【0016】一方、周辺材料の熱膨張係数を、基板につ
きαa、チップにつきαb、接着剤樹脂につきαc、気
泡につきαdとすると、一般的に αb<αa<αc<αd となり、気泡が最も大きい熱膨張係数を持つ。この結
果、異方性導電接着膜を貼 り付ける際に発生した気泡が基板と異方性導電接着膜間
に閉じ込められた状態にあると、この部分の電気的接触
を妨害して接続信頼性を低下させるのみならず、動作中
のチップ昇温による気泡の膨張があると、場合によって
は部分的な剥離をまねくおそれもあり、チップと基板と
の機械的接着強度を損ねるという不都合が生じるおそれ
もあった。
【0017】とりわけ、電子機器の作動と停止が反復さ
れる使用条件では、チップ昇温と冷却が反復されるか
ら、気泡の膨張と収縮も反復されることになり、前記の
不都合が生じるおそれがさらに増大する。そこで接続信
頼性を向上させるため、フイルム状の異方性導電接着膜
を貼り付ける時点でこの気泡を取り除くことが必要にな
る。
【0018】これに対処すべく従来技術においては、例
えば特開平3−40445号公報で開示されているよう
に、貼付されるフイルム状の異方性導電接着膜そのもの
の端部に、外側に通ずるスリットを開口させ、発生する
気泡をこのスリットを通して排出させる構成が提案され
ている。
【0019】前記の構成を図10に基づき説明すると、
実装基板300上に貼付されたフイルム状の異方性導電
接着膜200の端部に、外側に通ずるスリット400が
開口されている。この実装基板300上に半導体装置を
接着固定する際に、異方性導電接着膜200の中央のク
リア部との間に発生する気泡は、このスリット400を
通して排出されるように構成されている。
【0020】ところが、こうした構成はフイルム状異方
性導電接着膜の形状に予めスリット形成加工を施す必要
があり、専用のスタンパー等の金型を必要とし、さらに
金型を用いてのスタンピング作業が追加されることで工
程が増加するほか、貼付作業時にスリット部分の基板上
位置への正確な位置合わせが要求されるから、生産性が
低下するおそれがあった。
【0021】さらに、フイルム状の異方性導電接着膜は
前記のようにセパレータ(保持シート)から転写によっ
て貼付されるが、異方性導電接着膜は膜厚が薄く、かつ
未硬化時には材質的に柔らかい上、スリット部分で分断
されているゆえに、転写工程等で前記のようにセパレー
タ剥離時に機械的なストレスがかかると、スリット部分
の形状に歪みが生じて、開口部分が狭められ、あるいは
閉じられるといった不具合が生じるおそれがあった。
【0022】しかも、基板上にソルダーレジスト層が設
けられているような基板構成であると、基板上の段差が
大になるために、前記のようなスリット部分の形状の歪
みがさらに増大することになる。このように異方性導電
接着膜のスリット部分は、未硬化時においては変形しや
すく、よってスリット部分のとりわけ開口部が変形する
と、効果的な気泡の排出がなされなくなるという欠点が
あった。
【0023】また、こうした問題点に対応するには特殊
な工程の追加が必須になるが、この結果として加工コス
トの上昇のみならず加工時間も延長されることになる。
よって前記従来の構成は必ずしも得策ではなかった。
【0024】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、半導体ベアチッ
プあるいはブロック状の電子部品をフイルム状樹脂接着
剤(とりわけ異方性導電接着膜)を用いて配線板上に実
装する実装方法および、基板が装着された半導体装置あ
るいは電子部品の実装構成体を提供することを目的とす
る。
【0025】
【課題を解決するための手段】以下、本発明の原理を説
明し、ついで本発明の手段を説明する。本発明による半
導体装置又は電子部品の実装方法は、実装配線板例えば
プリント回路基板にフイルム状の樹脂接着剤、とりわけ
異方性導電接着膜を貼り付ける際に、ソルダーレジスト
層の段差により発生する気泡を、貼り付けヘッド等の治
具により加圧することでソルダーレジスト層のコーナー
部に追い込み、追い込まれた気泡をソルダーレジスト層
のコーナー部に設けられている切込み部を経て外部へ排
出させることで気泡を除去することを骨子とするもので
あり、これにより、接合部分に気泡が残存しない信頼性
の高い実装構成体を実現でき、また、気泡対策がなされ
たプリント回路基板の提供が可能になる。
【0026】前記原理に基づいて前記従来技術の課題を
解決するため、本発明の請求項1に係る半導体装置の実
装方法は、チップ状に形成され、該チップのパッド上に
電極が形成された半導体装置を、コア基材である絶縁樹
脂層に導体配線が配設され、かつ表層にソルダーレジス
ト層が積設された基板上に、フイルム状樹脂接着剤を用
いて接着固定することにより前記電極を前記導体配線に
電気的に接続させる半導体装置の実装方法において、前
記基板表層のソルダーレジスト層として、前記半導体装
置の下端面に敷かれる部分が開窓され、かつ該開窓端部
の少なくとも一箇所に外側方向に延伸する切込み部を有
するものを用い、前記フイルム状樹脂接着剤として、前
記基板上に敷設された際に端部から前記ソルダーレジス
ト層切込み部の外端が露出する外寸法のものを用い、前
記フイルム状樹脂接着剤を前記実基板に押圧貼付する際
に前記前記フイルム状樹脂接着剤下に発生する気泡を前
記切込み部を通して排出させることにより、気泡を除去
するとともに、前記フイルム状樹脂接着剤を前記実基板
に密着させることを特徴とする。
【0027】前記の構成によれば、基板上に予め積設さ
れたソルダーレジスト層に切込み部が設けられているの
で、切込み部の形状や寸法精度が維持され、フイルム状
樹脂接着剤の貼り付けや半導体装置の接着作業において
機械的および熱的ストレスがかかっても、ソルダーレジ
スト層の切込み部の変形は微少であり、よって切込み部
からの気泡の排出が支障なくなされる。
【0028】また、本発明の請求項2に係る半導体装置
の実装方法は、請求項1記載の構成において、前記フイ
ルム状樹脂接着剤を異方性導電接着膜とすることを特徴
とする。前記の構成によれば、導電度が向きにより異な
るフイルム状の異方性導電接着膜を用いることで、所定
の方向の導電度が確保されて電気的特性が改善され、か
つ気泡の除去による電気的特性および接着性がともに改
善された実装がなされる。
【0029】また、本発明の請求項3に係る半導体装置
の実装構成体は、チップ状に形成され、該チップのパッ
ド上に電極が形成された半導体装置と、コア基材である
絶縁樹脂層に導体配線が配設され、かつ表層にソルダー
レジスト層が積設された実装基板とが、フイルム状樹脂
接着剤による積層接着で一体化された構成であって、前
記基板表層のソルダーレジスト層は、前記半導体装置の
下端面に敷かれる部分が開窓され、かつ該開窓端部の少
なくとも一箇所に外側方向に延伸する切込み部を有し、
前記フイルム状樹脂接着剤は前記基板上に敷設された際
に端部から前記ソルダーレジスト層切込み部の外端が露
出する外寸法で構成されたことを特徴とする。
【0030】前記の構成によれば、基板上に気泡の排出
機能を有する切込み部を備えるソルダーレジスト層が形
成されているので、切込み部からの気泡の排出により気
泡残存のない半導体装置の実装構成体が実現される。
【0031】また、本発明の請求項4に係る半導体装置
の実装構成体は、請求項3記載の構成において、前記フ
イルム状樹脂接着剤を異方性導電接着膜とすることを特
徴とする。前記の構成によれば、フイルム状の異方性導
電接着膜によって導電度が向きにより異なるようにする
ことで、所定の方向の導電度が確保されて電気的特性が
改善され、かつ気泡の除去による電気的特性および接着
性がともに改善された実装構成体が実現される。
【0032】また、本発明の請求項5に係るソルダーレ
ジスト層の形成方法は、実装配線板の表面に積設される
ソルダーレジスト層の形成方法であって、前記ソルダー
レジスト層は、積着される半導体装置の下端面に敷かれ
る部分を開窓部とし、かつ該開窓端部の少なくとも一箇
所に外側方向に延伸する切込み部を設けることを特徴と
する。この形成方法により、内側にある開窓部と外界と
が切込み部によって開通されたソルダーレジスト層の形
成がなされる。
【0033】本発明の請求項6に係る半導体装置実装用
の配線板は、ソルダーレジスト層を表面に積設した実装
配線板であって、前記ソルダーレジスト層は、積着され
る半導体装置の下端面に敷かれる部分が開窓され、かつ
該開窓端部の少なくとも一箇所に外側方向に延伸する切
込み部を有して構成されたことを特徴とする。この構成
により、ソルダーレジスト層に開窓部と外界とを開通さ
せる切込み部を有し、したがって後の半導体装置実装工
程での気泡排出が可能な半導体装置実装用の配線板が実
現される。
【0034】本発明の請求項7に係る電子部品の実装方
法は、ブロック状に形成され、該ブロックのパッド上に
電極が形成された電子部品を、コア基材である絶縁樹脂
層に導体配線が配設され、かつ表層にソルダーレジスト
層が積設された基板上に、フイルム状樹脂接着剤を用い
て接着固定することにより前記電極を前記導体配線に電
気的に接続させる電子部品の実装方法において、前記基
板表層のソルダーレジスト層として、前記電子部品の下
端面に敷かれる部分が開窓され、かつ該開窓端部の少な
くとも一箇所に外側方向に延伸する切込み部を有するも
のを用い、前記フイルム状樹脂接着剤として、前記基板
上に敷設された際に端部から前記ソルダーレジスト層切
込み部の外端が露出する外寸法のものを用い、前記フイ
ルム状樹脂接着剤を前記基板に貼付する際に前記前記フ
イルム状樹脂接着剤下に発生する気泡を前記切込み部を
通して排出させることにより、気泡を除去するととも
に、前記フイルム状樹脂接着剤を前記基板に密着させる
ことを特徴とする。
【0035】前記の構成によれば、基板上に予め積設さ
れたソルダーレジスト層に切込み部が設けられているの
で、切込み部の形状ならびに寸法精度が維持され、フイ
ルム状樹脂接着剤の貼り付けや電子部品の接着作業にお
いて機械的および熱的ストレスがかかっても、ソルダー
レジスト層の切込み部の変形は微少であり、よって切込
み部からの気泡の排出が支障なくなされる。
【0036】また、本発明の請求項8に係る電子部品の
実装方法は、請求項7記載の構成において、前記フイル
ム状樹脂接着剤を異方性導電接着膜とすることを特徴と
するものである。前記の構成によれば、導電度が向きに
より異なる、フイルム状の異方性導電接着膜を用いるこ
とで、所定の方向の導電度が確保されて電気的特性が改
善され、かつ気泡の除去による電気的特性および接着性
がともに改善された実装がなされる。
【0037】また、本発明の請求項9に係る電子部品の
実装構成体は、ブロック状に形成され、該ブロックのパ
ッド上に電極が形成された電子部品と、コア基材である
絶縁樹脂層に導体配線が配設され、かつ表層にソルダー
レジスト層が積設された実装基板とが、フイルム状樹脂
接着剤による積層接着で一体化された構成であって、前
記基板表層のソルダーレジスト層は、前記電子部品の下
端面に敷かれる部分が開窓され、かつ該開窓端部の少な
くとも一箇所に外側方向に延伸する切込み部を有し、前
記フイルム状樹脂接着剤の外寸法が前記ソルダーレジス
ト層切込み部の外端よりも短く構成されたことを特徴と
する。
【0038】前記の構成によれば、基板上に気泡の排出
機能を有する切込み部を備えるソルダーレジスト層が形
成されているので、切込み部からの気泡の排出により気
泡残存のない電子部品の実装構成体が実現される。
【0039】また、本発明の請求項10に係る電子部品
の実装構成体は、請求項9記載の構成において、前記フ
イルム状樹脂接着剤を異方性導電接着膜とすることを特
徴とする。前記の構成によれば、導電度が向きにより異
なるフイルム状の異方性導電接着膜を用いることで、所
定の方向の導電度が確保されて電気的特性が改善され、
かつ気泡の除去による電気的特性および接着性がともに
改善された実装構成体が実現される。
【0040】また、本発明の請求項11に係るソルダー
レジスト層の形成方法は、実装配線配線板の表面に積設
されるソルダーレジスト層の形成方法であって、前記ソ
ルダーレジスト層は、積着される電子部品の下端面に敷
かれる部分を開窓部とし、かつ該開窓端部の少なくとも
一箇所に外側方向に延伸する切込み部を設けることを特
徴とする。この形成方法により、内側にある開窓部と外
界とが切込み部によって開通されたソルダーレジスト層
の形成がなされる。
【0041】さらに、本発明の請求項12に係る電子部
品実装用の配線板は、ソルダーレジスト層を表面に積設
した実装配線板であって、前記ソルダーレジスト層は、
積着される電子部品の下端面に敷かれる部分が開窓さ
れ、かつ該開窓端部の少なくとも一箇所に外側方向に延
伸する切込み部を有して構成されたことを特徴とする。
この構成により、ソルダーレジスト層に開窓部と外界と
を開通させる切込み部を有し、したがって後の電子部品
実装工程での気泡排出が可能な電子部品実装用の配線板
が実現される。
【0042】
【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の好適な具現例の一部であり、
技術構成上好ましい種々の限定が付されているが、この
発明の範囲は、以下の説明において特にこの発明を限定
する旨の記載がない限り、これらの形態に限られるもの
ではない。
【0043】図1は、本発明に係る半導体装置の実装用
配線板の一実施形態を示す斜視図である。同図で、本発
明に係る半導体装置の実装用配線板MCは、コア基材で
ある絶縁樹脂層に導体配線あるいは配線回路のパッド0
6が形成された、リジッド基板あるいはフレキシブル基
板である基板04の表面に、ソルダーレジスト層05が
積設されている。
【0044】ソルダーレジスト層05は、半田付けの能
率、信頼性を向上させる目的で、熱硬化性の樹脂をスク
リーン印刷法などにより層状に選択的にコーティング
し、例えば摂氏120度以下の温度で硬化させ、ハンダ
付け抵抗性を付与させるものである。このソルダーレジ
スト層は、絶縁性を有するとともに、印刷適性、ハンダ
耐熱性、フラックス耐性も備える材質が望ましく、とり
わけ電気的特性、吸湿性に優れるエポキシ系あるいはア
クリル系樹脂が適用される。
【0045】前記ソルダーレジスト層05は、後工程で
この上にフイルム状導電接着剤を介して積着される半導
体装置の下端面に敷かれる部分が開窓部(あるいはクリ
ア部)08として開かれ、この開窓部08に前記の配線
回路のパッド06が露出されている。
【0046】さらに、この開窓端部08の少なくとも一
箇所、例えば図中のコーナー部07に、外側方向に延伸
する切込み部18を有して構成されている。切込み部1
8はスリット状であり、開窓端部08の端に開口を有し
て外端18aまで切り込まれており、後工程でフイルム
状導電接着剤を貼り付ける際に発生する気泡が通過可能
な幅を有する。
【0047】切込み部18は、少なくとも一箇所に設け
ればよいが、好ましくは例えば各コーナーに設ける。し
たがって図示されるように開窓端部08が四辺形であれ
ば、四箇所に設けることが望ましい。これら切込み部1
8の数と位置は、開窓端部08の形状に対応して適宜決
めればよい。さらに、図1では切込み部18はI字状で
あるが、これ以外にもV字状や、円弧状など任意の形状
が可能である。
【0048】このようなソルダーレジスト層の形成方法
としては、積着される半導体装置の下端面に敷かれる部
分を開窓部とし、かつこの開窓端部の少なくとも一箇所
に外側方向に延伸する切込み部が設けられたパターンを
用いて、スクリーン印刷等の工程でレジスト材を基板0
4上に転写あるいは塗布する。
【0049】この構成により、ソルダーレジスト層05
は開窓部08と外界とを開通させる切込み部18を有す
ることになる。したがって後の半導体装置実装工程での
気泡排出が可能な半導体装置の実装用配線板が実現され
る。
【0050】さらに図1の構成においては、基板04上
に実装される対象を半導体装置、たとえばフリップチッ
プとしたものであるが、実装の対象である実装体として
は半導体装置に限られることなく、半導体装置以外のブ
ロック状の電子部品、例えば水晶振動チップや、パワー
アンプモジュールなど、下端面に接続用の電極が設けら
れているものであれば、あらゆる電子部品を実装させる
ことができる。この際には、開窓端部08の形状ならび
に配線回路のパッド06の形状を、実装対象に合わせて
適宜設定すればよい。したがって切込み部18の数と位
置は、この開窓端部08の形状に対応して適宜決めるよ
うにする。
【0051】図2は、本発明に係る半導体装置の実装方
法の一実施形態を説明する斜視図である。以下、図2に
基づき、本発明に係る半導体装置の実装方法を説明す
る。本発明に係る半導体装置の実装方法は、前記図1に
示されたような開窓部08ならびに開窓端部の少なくと
も一箇所に外側方向に延伸する切込み部18を有するソ
ルダーレジスト層05が積設された基板04上に、フイ
ルム状樹脂接着剤10を所定の位置に位置合わせして載
置する。
【0052】ここで、フイルム状樹脂接着剤10の寸法
は、基板04上に敷設された際に端部からソルダーレジ
スト層切込み部18の外端の露出部分18bが露出する
外寸法のものを用いる。図2に示されるように、フイル
ム状樹脂接着剤10の寸法が適切であり、かつフイルム
状樹脂接着剤10が開窓部08を閉じる所定の位置に載
置されると、四個のコーナーからそれぞれ切込み部18
の外端の露出部分18bが正しく露出された状態とな
る。
【0053】ついで、先端にラバー13を装着させた平
坦な金属ツール12を用いて加圧・加温することによ
り、載置されたフイルム状樹脂接着剤10の基板04上
への貼り付け行う。この際、図示されるようにフイルム
状樹脂接着剤10の下に発生した残存気泡19は、金属
ツール12によって端部側に押し出される。
【0054】この場合、例えば従来の構成においては、
基板上のソルダーレジスト層がダムとして妨害し、残存
気泡をこのソルダーレジストコーナー部分に留めてしま
う不都合があったが、本発明にあっては残存気泡19が
ソルダーレジスト層05の切込み部18を通り、露出部
分18bから完全に外界に押し出される。これにより、
基板04上にフイルム状樹脂接着剤10を密着させるこ
とが可能となる。
【0055】このように、本発明においては、たとえ接
着剤貼り付け時に好ましくない残存気泡19がフイルム
状樹脂接着剤10下に発生することがあったとしても、
この残存気泡19はそのままフイルム状樹脂接着剤10
下に閉じ込められることなく、効果的に外部に排出され
ることになる。
【0056】ついで、この密着されたフイルム状樹脂接
着剤10上に、下端部に電極が形成されたチップ状の半
導体装置を載置して、加熱・加圧により接着固定させ、
電極をパッドに電気的に接続させる。この、チップ状の
半導体装置の接着固定工程は、前記の従来構成における
と同様である(図7参照)。
【0057】また、前記の実施形態においては、基板0
4上に実装される対象を半導体装置、たとえばフリップ
チップとしたものであるが、本発明の実装方法によれ
ば、実装対象を半導体装置に限ることなく、半導体装置
以外にもブロック状のあらゆる電子部品を実装させるこ
とができる。
【0058】さらに、前記の各実施形態においては、接
着手段としてフイルム状樹脂接着剤を用いたが、とりわ
けフイルム状異方性導電接着膜を適用することによっ
て、方向に依存した好ましい導電特性を有する接着層を
形成させることができる。例えば垂直方向に顕著な導電
性を発揮し、その直角方向の導電性が極小である配向で
あるような異方性導電接着膜を適用することにより、電
極間の信号干渉やクロストークを抑制可能とすることが
できる。
【0059】図3は、本発明に係る実装構成体の一実施
形態の斜視図である。同図で、本発明に係る実装構成体
CCは、コア基材である絶縁樹脂層31に導体配線32
が設けられ、かつ表層にソルダーレジスト層05が積設
された実装用配線板MCと、この実装用配線板MC上に
配設された、チップ状あるいはブロック状に形成され、
下端面に設けられたパッド上に電極が形成された実装体
(半導体装置あるいは電子部品)35とが、フイルム状
樹脂接着剤10を介して積層接着されて一体化された構
成を有する。
【0060】実装用配線板MCの構成は、前記図1の実
装用配線板の実施形態で述べたと同様である。ここでソ
ルダーレジスト層05は、実装体35の下端面に敷かれ
る部分が開窓部(図1中の符号08参照)であり、か
つ、この開窓端部の各コーナー四箇所に、外側方向に延
伸する切込み部(図1中の符号18参照)を有してい
る。
【0061】切込み部(図1中の符号18参照)は、開
窓部(図1中の符号08参照)とその周囲のソルダーレ
ジスト層05に密着されたフイルム状樹脂接着剤10の
端部を超えて外側へ延伸し、外端が露出部分18bを形
成している。この結果、一体化の工程において、実装用
配線板上に発生する気泡が開窓端部から切込み部に入
り、露出部分18bから外界へ排出され、よって気泡残
存のない実装構成体が実現される。
【0062】
【発明の効果】以上詳述したように、本発明の請求項1
に係る半導体装置の実装方法は、実装基板表層のソルダ
ーレジスト層として、半導体装置の下端面に敷かれる部
分が開窓され、かつこの開窓端部の少なくとも一箇所に
外側方向に延伸する切込み部を有するものを用い、フイ
ルム状樹脂接着剤として、ソルダーレジスト層切込み部
の外端が露出される外寸法のものを用いて構成するもの
であるから、フイルム状樹脂接着剤を基板に貼付する際
にフイルム状樹脂接着剤下に発生する気泡を切込み部を
通して排出させることができ、基板とフイルム状異方性
導電接着膜間の気泡を取り除くことが可能となる。これ
により、接続信頼性に悪影響を及ぼすボイドの発生を抑
えることができる。この結果、電気的接続特性のみなら
ず、接着性も同時に改善可能な半導体装置の実装方法を
実現することが可能になる。
【0063】本発明の請求項2に係る半導体装置の実装
方法は、請求項1記載の構成において前記フイルム状樹
脂接着剤を異方性導電接着膜で構成するものであるか
ら、導電度が向きにより異なるフイルム状の異方性導電
接着膜を用いることで、所定の方向の導電度を確保でき
て電気的特性を改善できるばかりか、請求項1記載の効
果である気泡の除去による電気的特性および接着性をと
もに改善可能な実装を実現することができる。
【0064】また、本発明の請求項3に係る半導体装置
の実装構成体は、チップ状に形成された半導体装置と、
導体配線を有し、かつ表層にソルダーレジスト層が積設
された基板とを、フイルム状樹脂接着剤による積層接着
で一体化したもので、ソルダーレジスト層は、半導体装
置の下端面に敷かれる部分が開窓され、開窓端部の少な
くとも一箇所に外側方向に延伸する切込み部を有し、し
かもフイルム状樹脂接着剤が基板上に敷設された際に端
部からソルダーレジスト層切込み部の外端が露出する外
寸法で構成されるから、切込み部が基板上に発生する気
泡の排出機構として奏効し、気泡残存のない半導体装置
の実装構成体を実現することができる。
【0065】また、本発明の請求項4に係る半導体装置
の実装構成体は、請求項3記載の構成において、前記フ
イルム状樹脂接着剤を異方性導電接着膜とするものであ
るから、導電度が向きにより異なるフイルム状の異方性
導電接着膜の効果で所定の方向の導電度を確保できて電
気的特性が改善され、かつ気泡の除去による電気的特性
および接着性がともに改善された半導体装置の実装構成
体を実現することができる。
【0066】本発明の請求項5に係るソルダーレジスト
層の形成方法は、実装配線板の表面に積設され、後工程
でさらに上に積着される半導体装置の下端面に敷かれる
部分を開窓部とし、しかも開窓端部の少なくとも一箇所
に外側方向に延伸する切込み部を設けて構成するもので
あるから、この形成方法により、内側にある開窓部と外
界とが切込み部によって開通されたソルダーレジスト層
を、実装配線板の表面に積設させることができる。
【0067】さらに、本発明の請求項6に係る半導体装
置実装用の配線板は、ソルダーレジスト層を表面に積設
し、しかもこのソルダーレジスト層は、積着される半導
体装置の下端面に敷かれる部分が開窓され、さらに開窓
端部の少なくとも一箇所に外側方向に延伸する切込み部
を有して構成されたものであるから、切込み部によって
ソルダーレジスト層の開窓部と外界とを開通でき、した
がって後の半導体装置実装工程でこの切込み部からの気
泡排出を可能にした半導体装置実装用の配線板を提供す
ることができる。
【0068】本発明の請求項7に係る電子部品の実装方
法は、基板表層のソルダーレジスト層として、パッド上
に電極が形成されたブロック状の電子部品の下端面に敷
かれる部分が開窓され、開窓端部の少なくとも一箇所に
外側方向に延伸する切込み部を有するものを用い、フイ
ルム状樹脂接着剤として、ソルダーレジスト層切込み部
の外端が露出される外寸法のものを用いて構成するもの
であるから、フイルム状樹脂接着剤を基板に貼付する際
にフイルム状樹脂接着剤下に発生する気泡を切込み部を
通して排出させることができ、基板とフイルム状異方性
導電接着膜間の気泡を取り除くことが可能となる。これ
により、接続信頼性に悪影響を及ぼすボイドの発生を抑
えることができる。この結果、電気的接続特性のみなら
ず、接着性も同時に改善可能なブロック状の電子部品の
実装方法を実現することが可能になる。
【0069】本発明の請求項8に係る電子部品の実装方
法は、請求項7記載の構成において前記フイルム状樹脂
接着剤を異方性導電接着膜で構成するものであるから、
導電度が向きにより異なるフイルム状の異方性導電接着
膜を用いることで、所定の方向の導電度を確保できて電
気的特性を改善できるばかりか、請求項7記載の効果で
ある気泡の除去による電気的特性および接着性をともに
改善可能な実装を実現することができる。
【0070】本発明の請求項9に係る電子部品の実装構
成体は、パッド上に電極が形成されたブロック状の電子
部品と、導体配線を有しかつ表層にソルダーレジスト層
が積設された基板とを、フイルム状樹脂接着剤による積
層接着で一体化したもので、ソルダーレジスト層は、電
子部品の下端面に敷かれる部分が開窓され、開窓端部の
少なくとも一箇所に外側方向に延伸する切込み部を有
し、しかもフイルム状樹脂接着剤が基板上に敷設された
際に端部からソルダーレジスト層切込み部の外端が露出
する外寸法で構成されるから、切込み部が基板上に発生
する気泡の排出機構として奏効し、気泡残存のない電子
部品の実装構成体を実現することができる。
【0071】また、本発明の請求項10に係る電子部品
の実装構成体は、請求項9記載の構成において、前記フ
イルム状樹脂接着剤を異方性導電接着膜とするものであ
るから、導電度が向きにより異なるフイルム状の異方性
導電接着膜の効果で所定の方向の導電度を確保できて電
気的特性が改善され、かつ気泡の除去による電気的特性
および接着性がともに改善された電子部品の実装構成体
を実現することができる。
【0072】本発明の請求項11に係るソルダーレジス
ト層の形成方法は、実装配線板の表面に積設され、後工
程でさらに上に積着される電子部品の下端面に敷かれる
部分を開窓部とし、しかも開窓端部の少なくとも一箇所
に外側方向に延伸する切込み部を設けて構成するもので
あるから、この形成方法により、内側にある開窓部と外
界とが切込み部によって開通されたソルダーレジスト層
を、実装配線板の表面に積設させることができる。
【0073】さらに、本発明の請求項12に係る電子部
品実装用の配線板は、ソルダーレジスト層を表面に積設
し、しかもこのソルダーレジスト層は、積着される電子
部品の下端面に敷かれる部分が開窓され、さらに開窓端
部の少なくとも一箇所に外側方向に延伸する切込み部を
有して構成されたものであるから、切込み部によってソ
ルダーレジスト層の開窓部と外界とを開通でき、したが
って後の電子部品実装工程でこの切込み部からの気泡排
出を可能にした電子部品実装用の配線板を提供すること
ができる。
【0074】前記のように本発明によれば、実装用配線
板にフイルム状異方性導電接着膜を気泡が残存すること
なく密着させ、貼り付けることが可能となる。このた
め、接続信頼性低下の原因となる層間ボイドの残存を排
除でき、電気的接続ならびに接着の信頼性を向上させた
実装方法、実装構成体が実現できるという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明に係る実装用配線板の一実施形態の斜視
図である。
【図2】本発明に係る半導体装置の実装方法の一実施形
態を説明する斜視図である。
【図3】本発明に係る実装構成体の一実施形態の斜視図
である。
【図4】従来の半導体装置の実装方法の一工程を説明す
る斜視図である。
【図5】図4に続く工程を説明する斜視図である。
【図6】図5に続く工程を説明する斜視図である。
【図7】図6に続く工程を説明する斜視図である。
【図8】フルカット方式による異方性導電接着膜の貼付
け工程を説明する斜視図である。
【図9】ハーフカット方式による異方性導電接着膜の貼
付け工程を説明する斜視図である。
【図10】フイルム状の異方性導電接着膜の構成を示す模
式断面図である。
【図11】従来の異方性導電接着膜の構成を示す斜視図
である。
【符号の説明】
MC…本発明に係る実装用配線板、04…基板、05…
ソルダーレジスト層、06…パッド、07…ソルダーレ
ジスト層のコーナー部、08…開窓部、09…セパレー
ター、10…フイルム状樹脂接着剤(フイルム状異方性
導電接着膜)、12…貼付けツール(金属ツール)、1
3…ラバー、18…ソルダーレジスト層の切込み部、1
8a…切込み部の外端、18b…切込み部の異方性導電
接着膜からの露出部分、19…残存気泡、35…実装体
(チップ状半導体装置あるいはブロック状電子部品)

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 チップ状に形成され、該チップのパッド
    上に電極が形成された半導体装置を、コア基材である絶
    縁樹脂層に導体配線が配設され、かつ表層にソルダーレ
    ジスト層が積設された基板上に、フイルム状樹脂接着剤
    を用いて接着固定することにより前記電極を前記導体配
    線に電気的に接続させる半導体装置の実装方法におい
    て、 前記基板表層のソルダーレジスト層として、前記半導体
    装置の下端面に敷かれる部分が開窓され、かつ該開窓端
    部の少なくとも一箇所に外側方向に延伸する切込み部を
    有するものを用い、 前記フイルム状樹脂接着剤として、前記基板上に敷設さ
    れた際に端部から前記ソルダーレジスト層切込み部の外
    端が露出する外寸法のものを用い、 前記フイルム状樹脂接着剤を前記基板に押圧貼付する際
    に前記フイルム状樹脂接着剤下に発生する気泡を前記切
    込み部を通して排出させることにより、気泡を除去して
    前記フイルム状樹脂接着剤を前記基板に密着させること
    を特徴とする半導体装置の実装方法。
  2. 【請求項2】 前記フイルム状樹脂接着剤が異方性導電
    接着膜であることを特徴とする請求項1記載の半導体装
    置の実装方法。
  3. 【請求項3】 チップ状に形成され、該チップのパッド
    上に電極が形成された半導体装置と、コア基材である絶
    縁樹脂層に導体配線が配設され、かつ表層にソルダーレ
    ジスト層が積設された基板とが、フイルム状樹脂接着剤
    による積層接着で一体化された構成であって、 前記基板表層のソルダーレジスト層は、前記半導体装置
    の下端面に敷かれる部分が開窓され、かつ該開窓端部の
    少なくとも一箇所に外側方向に延伸する切込み部を有
    し、 前記フイルム状樹脂接着剤として前記基板上に敷設され
    た際に端部から前記ソルダーレジスト層切込み部の外端
    が露出する外寸法であることを特徴とする半導体装置の
    実装構成体。
  4. 【請求項4】 前記フイルム状樹脂接着剤が異方性導電
    接着膜であることを特徴とする請求項3記載の半導体装
    置の実装構成体。
  5. 【請求項5】 実装配線板の表面に積設されるソルダー
    レジスト層の形成方法であって、 前記ソルダーレジスト層は、積着される半導体装置の下
    端面に敷かれる部分を開窓部とし、かつ該開窓端部の少
    なくとも一箇所に外側方向に延伸する切込み部を設ける
    ことを特徴とするソルダーレジスト層の形成方法。
  6. 【請求項6】 ソルダーレジスト層を表面に積設した実
    装配線板であって、 前記ソルダーレジスト層は、積着される半導体装置の下
    端面に敷かれる部分が開窓され、かつ該開窓端部の少な
    くとも一箇所に外側方向に延伸する切込み部を有して構
    成されたことを特徴とする半導体装置実装用の配線板。
  7. 【請求項7】 ブロック状に形成され、該ブロックのパ
    ッド上に電極が形成された電子部品を、コア基材である
    絶縁樹脂層に導体配線が配設され、かつ表層にソルダー
    レジスト層が積設された基板上に、フイルム状樹脂接着
    剤を用いて接着固定することにより前記電極を前記導体
    配線に電気的に接続させる電子部品の実装方法におい
    て、 前記基板表層のソルダーレジスト層として、前記電子部
    品の下端面に敷かれる部分が開窓され、かつ該開窓端部
    の少なくとも一箇所に外側方向に延伸する切込み部を有
    するものを用い、 前記フイルム状樹脂接着剤として、前記基板上に敷設さ
    れた際に端部から前記ソルダーレジスト層切込み部の外
    端が露出する外寸法のものを用い、 前記フイルム状樹脂接着剤を前記基板に押圧貼付する際
    に前記フイルム状樹脂接着剤下に発生する気泡を前記切
    込み部を通して排出させることにより、気泡を除去して
    前記フイルム状樹脂接着剤を前記基板に密着させること
    を特徴とする電子部品の実装方法。
  8. 【請求項8】 前記フイルム状樹脂接着剤が異方性導電
    接着膜であることを特徴とする請求項7記載の電子部品
    の実装方法。
  9. 【請求項9】 ブロック状に形成され、該ブロックのパ
    ッド上に電極が形成された電子部品と、コア基材である
    絶縁樹脂層に導体配線が配設され、かつ表層にソルダー
    レジスト層が積設された基板とが、フイルム状樹脂接着
    剤による積層接着で一体化された構成であって、 前記基板表層のソルダーレジスト層は、前記電子部品の
    下端面に敷かれる部分が開窓され、かつ該開窓端部の少
    なくとも一箇所に外側方向に延伸する切込み部を有し、 前記フイルム状樹脂接着剤として前記基板上に敷設され
    た際に端部から前記ソルダーレジスト層切込み部の外端
    が露出する外寸法であることを特徴とする電子部品の実
    装構成体。
  10. 【請求項10】 前記フイルム状樹脂接着剤が異方性導
    電接着膜であることを特徴とする請求項9記載の電子部
    品の実装構成体。
  11. 【請求項11】 実装配線板の表面に積設されるソルダ
    ーレジスト層の形成方法であって、 前記ソルダーレジスト層は、積着される電子部品の下端
    面に敷かれる部分を開窓部とし、かつ該開窓端部の少な
    くとも一箇所に外側方向に延伸する切込み部を設けるこ
    とを特徴とするソルダーレジスト層の形成方法。
  12. 【請求項12】 ソルダーレジスト層を表面に積設した
    実装配線板であって、 前記ソルダーレジスト層は、積着される電子部品の下端
    面に敷かれる部分が開窓され、かつ該開窓端部の少なく
    とも一箇所に外側方向に延伸する切込み部を有して構成
    されたことを特徴とする電子部品実装用の配線板。
JP14053397A 1997-05-29 1997-05-29 半導体装置又は電子部品の実装方法及び実装構成体 Pending JPH10335384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14053397A JPH10335384A (ja) 1997-05-29 1997-05-29 半導体装置又は電子部品の実装方法及び実装構成体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14053397A JPH10335384A (ja) 1997-05-29 1997-05-29 半導体装置又は電子部品の実装方法及び実装構成体

Publications (1)

Publication Number Publication Date
JPH10335384A true JPH10335384A (ja) 1998-12-18

Family

ID=15270892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14053397A Pending JPH10335384A (ja) 1997-05-29 1997-05-29 半導体装置又は電子部品の実装方法及び実装構成体

Country Status (1)

Country Link
JP (1) JPH10335384A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391686B1 (en) 1999-06-14 2002-05-21 Seiko Epson Corporation Adhesive material applying method and apparatus, interconnect substrate, semiconductor device and manufacturing method thereof, circuit board and electronic instrument
WO2005027603A1 (ja) * 2003-09-09 2005-03-24 Sony Chemicals Corporation 電子部品実装モジュール
JP2009004710A (ja) * 2007-06-25 2009-01-08 Brother Ind Ltd 電子部品が搭載されたフレキシブル基板及びそれを備えた記録装置
US7521293B2 (en) 2003-09-24 2009-04-21 Seiko Epson Corporation Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
JP2012165027A (ja) * 2012-05-24 2012-08-30 Panasonic Corp 回路基板及び電子機器
US11495774B2 (en) 2020-01-22 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391686B1 (en) 1999-06-14 2002-05-21 Seiko Epson Corporation Adhesive material applying method and apparatus, interconnect substrate, semiconductor device and manufacturing method thereof, circuit board and electronic instrument
US6566763B2 (en) * 1999-06-14 2003-05-20 Seiko Epson Corporation Interconnect substrate, apparatus of applying adhesive material, semiconductor device, circuit board and electronic instrument
WO2005027603A1 (ja) * 2003-09-09 2005-03-24 Sony Chemicals Corporation 電子部品実装モジュール
US7521293B2 (en) 2003-09-24 2009-04-21 Seiko Epson Corporation Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
JP2009004710A (ja) * 2007-06-25 2009-01-08 Brother Ind Ltd 電子部品が搭載されたフレキシブル基板及びそれを備えた記録装置
JP2012165027A (ja) * 2012-05-24 2012-08-30 Panasonic Corp 回路基板及び電子機器
US11495774B2 (en) 2020-01-22 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
KR100398858B1 (ko) 반도체 모듈 및 그 제조 방법
US7298035B2 (en) Semiconductor device and a method of assembling a semiconductor device
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JP2001168265A (ja) 電子デバイス集合体と電子デバイスの接続方法
JP2003522401A (ja) 積層型集積回路パッケージ
JPH08288424A (ja) 半導体装置
JP3699575B2 (ja) Icパッケージ実装方法
JP2002118213A (ja) 半導体装置および半導体モジュール
JP2004128056A (ja) 半導体装置及びその製造方法
JPH10335384A (ja) 半導体装置又は電子部品の実装方法及び実装構成体
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002118202A (ja) 放熱基板および半導体モジュール
JP3915630B2 (ja) Tabテープ及びその製造方法並びにそれを用いた半導体装置
JP2001015629A (ja) 半導体装置及びその製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JPH08222828A (ja) プリント配線板及びその製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP3337922B2 (ja) 半導体装置及びその製造方法
JP3594502B2 (ja) 半導体パッケージの製造方法及びその装置
JP3694949B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040922

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040929

A02 Decision of refusal

Effective date: 20050208

Free format text: JAPANESE INTERMEDIATE CODE: A02