CN101414583A - 具有倒装片结构的显示装置 - Google Patents

具有倒装片结构的显示装置 Download PDF

Info

Publication number
CN101414583A
CN101414583A CNA2007101524822A CN200710152482A CN101414583A CN 101414583 A CN101414583 A CN 101414583A CN A2007101524822 A CNA2007101524822 A CN A2007101524822A CN 200710152482 A CN200710152482 A CN 200710152482A CN 101414583 A CN101414583 A CN 101414583A
Authority
CN
China
Prior art keywords
chip
integrated circuit
substrate
projection
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101524822A
Other languages
English (en)
Inventor
陈圣伟
林志展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIJING PHOTOELECTRIC CO Ltd
Chi Mei Optoelectronics Corp
Original Assignee
QIJING PHOTOELECTRIC CO Ltd
Chi Mei Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIJING PHOTOELECTRIC CO Ltd, Chi Mei Optoelectronics Corp filed Critical QIJING PHOTOELECTRIC CO Ltd
Priority to CNA2007101524822A priority Critical patent/CN101414583A/zh
Publication of CN101414583A publication Critical patent/CN101414583A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种具有倒装片结构的显示装置,至少包括:第一基板;至少一集成电路芯片,设在第一基板上,其中集成电路芯片的一表面上设有多个连接凸块,且这些连接凸块接合在集成电路芯片与第一基板之间;以及至少一虚设凸块(Dummy Bump),夹设于集成电路芯片与第一基板之间,以平衡集成电路芯片的表面上的连接凸块的分布。

Description

具有倒装片结构的显示装置
技术领域
本发明涉及一种显示装置,且特别涉及一种具有倒装片结构(Flip Chip)的显示装置。
背景技术
在具有倒装片结构的显示装置中,集成电路(IC)芯片的下表面上设有数个焊接凸块(Bump),以供集成电路芯片与显示装置的显示面板电性接合。
请参照图1,其为绘示传统具有倒装片结构的显示装置的局部剖面示意图。将集成电路(IC)芯片108接合在显示装置100的显示面板102上时,通常先在显示面板102上涂一层各向异性导电胶(Anisotropic ConductiveFilm)104,再将集成电路芯片108放置并压合在各向异性导电胶104上,以利用各向异性导电胶104将集成电路芯片108粘合在显示面板102上。由于集成电路芯片108的底面设有许多连接凸块106,因此当集成电路芯片108的底面压合在各向异性导电胶104上时,连接凸块106与各向异性导电胶104内的导电粒子会因压合而产生接触,集成电路芯片108本身即可经由连接凸块106与各向异性导电胶104而与显示面板102上的预设线路形成导通。
然而,一般集成电路芯片上的连接凸块的设计往往只考虑到功能性,而忽略结构上的均匀对称性,因此集成电路芯片上的连接凸块的位置大都分布不均。在连接凸块的位置分布不均的情况下,在接合过程中,会发生压力不平均的现象,而使集成电路芯片产生翘翘板现象,如此一来,会导致连接凸块与各向异性导电胶内的导电粒子的压合不佳。由于连接凸块与各向异性导电胶内的导电粒子之间的压合力道太大或太小都会造成信号的导通不良,因此会导致倒装片工艺的接合成品率下降。
发明内容
因此,本发明的目的就是在提供一种具有倒装片结构的显示装置,其在集成电路芯片的连接凸块设置的表面上,增设一些虚设凸块(Dummy Bump),如此一来,可有效提高集成电路芯片的凸块设置表面上的凸块分布的均匀度,而可防止集成电路芯片在压设至显示装置上时所可能产生的压合不良现象,例如翘翘板现象。
本发明的另一目的是在提供一种具有倒装片结构的显示装置,其集成电路芯片上额外增设有虚设凸块,因此可大幅改善倒装片工艺的接合成品率。
本发明的又一目的是在提供一种具有倒装片结构的显示装置,其集成电路芯片上或基板上可额外增设虚设凸块,不仅可均衡压合力,并可增强集成电路芯片的结构强度,还可作为连接二连接凸块的跑线。
根据本发明之上述目的,提出一种具有倒装片结构的显示装置,至少包括:第一基板;至少一集成电路芯片,设在第一基板上,其中此集成电路芯片的一表面上设有多个连接凸块,且这些连接凸块接合在集成电路芯片与第一基板之间;以及至少一虚设凸块,夹设于集成电路芯片与第一基板之间,以平衡集成电路芯片的表面上的连接凸块的分布。
依照本发明一优选实施例,上述的虚设凸块为肋状凸块,以提供更优异的均衡效果,并可增加集成电路芯片的机构强度。
根据本发明的目的,提出一种具有倒装片结构的显示装置,至少包括:第一基板;导电胶层,涂于第一基板的一表面上;至少一集成电路芯片,设在第一基板的涂有导电胶层的表面之上;多个连接凸块,设在集成电路芯片的一表面上,并透过导电胶层而接合在第一基板的表面上;以及至少一虚设凸块,夹设于集成电路芯片的表面与第一基板的表面间,以平衡集成电路芯片贴设在第一基板的表面上时的应力分布。
依照本发明一优选实施例,上述的虚设凸块也可为连接二连接凸块的跑线。
附图说明
图1为绘示传统具有倒装片结构的显示装置的局部剖面示意图。
图2为绘示依照本发明一优选实施例的一种具有倒装片结构的显示装置的部分装置的剖面示意图。
图3为绘示依照本发明一优选实施例的一种具有倒装片结构的显示装置的集成电路芯片的连接凸块设置示意图。
图4A为绘示依照本发明另一优选实施例的一种具有倒装片结构的显示装置的集成电路芯片的连接凸块之上视示意图。
图4B为绘示依照本发明另一优选实施例的一种具有倒装片结构的显示装置的集成电路芯片的连接凸块的侧视示意图。
附图标记说明
100:显示装置           102:显示面板
104:各向异性导电胶     106:连接凸块
108:集成电路芯片       200:显示装置
202:第一基板            204:第二基板
206:显示层             208:集成电路芯片
210:导电胶             212:连接界面
214:连接焊垫           216:表面
218:连接凸块           220:虚设凸块
220a:虚设凸块          222:厚度
224:厚度               226:表面
具体实施方式
本发明披露一种具有倒装片结构的显示装置,可大幅改善倒装片工艺的压合成品率,并可强化集成电路芯片的结构强度。为了使本发明的叙述更加详尽与完备,可参照下列描述并配合图2至图4B的图示。
请参照图2,其为绘示依照本发明一优选实施例的一种具有倒装片结构的显示装置的部分装置的剖面示意图。具有倒装片结构的显示装置200包括第一基板202,其中第一基板202上设有显示层206,且第一基板202的材料可为玻璃、或可挠性基板。在本示范实施例中,显示装置200还可包括覆盖在第一基板202上的第二基板204,其中第二基板204的材料可为玻璃、金属、高分子化合物层、氧化物层、或由高分子化合物层与氧化物层所堆叠而成的结构。此外,第二基板204亦可采用封胶体。在本发明中,显示装置200可为有机电激发光二极管面板或液晶显示面板。此显示装置200的集成电路芯片208透过导电胶210而粘设在第一基板202的表面226上,而第一基板202的材料虽可为玻璃或其他塑胶材料,但一般采用玻璃,因此这样的结构通常又称为玻璃倒装片结构。其中,导电胶210可例如采用各向异性导电胶。在本示范实施例中,显示装置200可进一步包括至少一连接界面212,其中连接界面212的一端透过连接焊垫214连接于第一基板202的表面226上,连接界面212的另一端则连接至外部系统电路,以使显示装置202与外部系统电路电性联系。连接界面212可例如为软性印刷电路板(FPCB)等。
请参照图3,其绘示依照本发明一优选实施例的一种具有倒装片结构的显示装置的集成电路芯片的连接凸块设置示意图。在本示范实施例中,集成电路芯片208的表面216上设有数个连接凸块218,这些连接凸块218经由导电胶210而与第一基板202上的预设凸块垫(未绘示于图中)电性连接,如图2所示。此外,集成电路芯片208的表面216上还设有虚设凸块220,其中虚设凸块220设置在集成电路芯片208的表面216上连接凸块218分布较为疏松的区域,以平衡集成电路芯片208的表面216上的连接凸块218的分布。同时,由于连接凸块218与虚设凸块220夹设于集成电路芯片208的表面216与第一基板202的表面226之间,因此将集成电路芯片208压合在第一基板202的表面226上的导电胶210时,可平衡集成电路芯片208贴设在第一基板202的表面226上时的应力分布,如图2与图3所示。本发明的虚设凸块220与连接凸块218的材料可相同亦可互不相同,其中虚设凸块220与连接凸块218的材料可同为导电材料,例如金、铜、铝或上述金属的任意合金组合;或者,连接凸块218的材料为导电材料,而虚设凸块220的材料为绝缘材料。
在本发明中,集成电路芯片208的表面216上所设的虚设凸块220的数量、形状与位置可根据各集成电路芯片208的表面216上的连接凸块218的分布来加以调整。请参照图4A,在本发明的一优选实施例中,虚设凸块220a可为肋状凸块,以提供集成电路芯片208多个方向性的结构补强。另外,虚设凸块220a还可为连接二连接凸块218的跑线,如图4A与图4B所示。兼做为跑线时,虚设凸块220a的材料需为导电材料,其中以虚设凸块220a做为跑线时的阻抗小于设置在第一基板202的表面226上的跑线的阻抗。
在本发明的一实施例中,虚设凸块220a的厚度一致。在本发明的其他实施例中,虚设凸块220a的厚度不一致。此外,如图2与图4B所示,虚设凸块220a的厚度224优选小于或等于连接凸块218的厚度222,亦即虚设凸块220a的厚度224优选不大于连接凸块218的厚度222,以利连接凸块218透过导电胶210,而与第一基板202电性连接。
通过在集成电路芯片208的表面216上连接凸块218分布较为稀疏的区域上设置虚设凸块220,可提高集成电路芯片208的表面216上所设置的结构物的均匀度,而可改善将集成电路芯片208的表面216压合在第一基板202的表面226上凸块垫时的压力分布均匀度,可有效避免传统倒装片工艺所产生的压合不良现象,例如翘翘板现象,进而可大幅提高倒装片工艺的成品率。此外,虚设凸块220的设置,亦可增强集成电路芯片208的结构强度,有利于集成电路芯片208的压合成品率。
在上述的实施例中,虚设凸块预先设置在集成电路芯片的表面上;然而,在本发明的其他实施例中,虚设凸块亦可预先设置在第一基板上,且虚设凸块在第一基板上的位置优选对应于集成电路芯片表面上的连接凸块分布较为稀疏的区域。因此,在本发明中,当集成电路芯片贴合在第一基板后,虚设凸块夹设在集成电路芯片与第一基板之间,而达到平衡集成电路芯片贴设在第一基板的表面上时的应力分布。
由上述本发明优选实施例可知,本发明的一优点就是因为在本发明的具有倒装片结构的显示装置中,其集成电路芯片设有连接凸块的表面上增设有至少一虚设凸块,因此可有效提高集成电路芯片的凸块设置表面上的结构物分布均匀度,而可防止集成电路芯片在压设至显示装置的显示面板上时所可能产生的翘翘板现象。
由上述本发明优选实施例可知,本发明的另一优点就是因为本发明的具有倒装片结构的显示装置的集成电路芯片上额外增设有虚设凸块,因此可大幅改善倒装片工艺的接合成品率。
由上述本发明优选实施例可知,本发明的又一优点就是因为本发明的具有倒装片结构的显示装置的集成电路芯片上可额外增设虚设凸块,不仅可均衡压合力,并可增强集成电路芯片的结构强度,还可作为连接二连接凸块的跑线。
虽然本发明已以一优选实施例披露如上,然其并非用以限定本发明,任何在此技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (13)

1.一种具有倒装片结构的显示装置,至少包括:
第一基板;
至少一集成电路芯片,设在该第一基板上,其中该集成电路芯片的一表面上设有多个连接凸块,且这些连接凸块接合在该集成电路芯片与该第一基板之间;以及
至少一虚设凸块,夹设于该集成电路芯片与该第一基板之间,以平衡该集成电路芯片的该表面上的这些连接凸块的分布。
2.如权利要求1所述的具有倒装片结构的显示装置,还包含第二基板,覆盖在该第一基板上。
3.如权利要求1所述的具有倒装片结构的显示装置,其中该至少一虚设凸块的厚度小于或等于这些连接凸块的厚度。
4.如权利要求1所述的具有倒装片结构的显示装置,其中该至少一虚设凸块为肋状凸块。
5.如权利要求1所述的具有倒装片结构的显示装置,其中该第一基板上还涂有导电胶层,且这些连接凸块通过该导电胶层而与该至少一虚设凸块贴合在该第一基板上。
6.如权利要求1所述的具有倒装片结构的显示装置,其中该至少一虚设凸块设置在该集成电路芯片的该表面。
7.如权利要求1所述的具有倒装片结构的显示装置,其中该至少一虚设凸块设置在该第一基板上。
8.一种具有倒装片结构的显示装置,至少包括:
第一基板;
导电胶层,涂于该第一基板的一表面上;
至少一集成电路芯片,设在该第一基板的该表面之上;
多个连接凸块,设在该集成电路芯片的一表面上,并透过该导电胶层而接合在该第一基板的该表面上;以及
至少一虚设凸块,夹设于该集成电路芯片的该表面与该第一基板的该表面间,以平衡该集成电路芯片贴设在该第一基板的该表面上时的应力分布。
9.如权利要求8所述的具有倒装片结构的显示装置,其中该至少一虚设凸块的厚度小于或等于这些连接凸块的厚度。
10.如权利要求8所述的具有倒装片结构的显示装置,其中该至少一虚设凸块为肋状凸块。
11.如权利要求8所述的具有倒装片结构的显示装置,其中该至少一虚设凸块为连接这些连接凸块中的二者的跑线。
12.如权利要求8所述的具有倒装片结构的显示装置,其中该至少一虚设凸块设置在该集成电路芯片的该表面。
13.如权利要求8所述的具有倒装片结构的显示装置,其中该至少一虚设凸块设置在该第一基板的该表面上。
CNA2007101524822A 2007-10-15 2007-10-15 具有倒装片结构的显示装置 Pending CN101414583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101524822A CN101414583A (zh) 2007-10-15 2007-10-15 具有倒装片结构的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101524822A CN101414583A (zh) 2007-10-15 2007-10-15 具有倒装片结构的显示装置

Publications (1)

Publication Number Publication Date
CN101414583A true CN101414583A (zh) 2009-04-22

Family

ID=40595025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101524822A Pending CN101414583A (zh) 2007-10-15 2007-10-15 具有倒装片结构的显示装置

Country Status (1)

Country Link
CN (1) CN101414583A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646656A (zh) * 2011-02-18 2012-08-22 元太科技工业股份有限公司 显示装置
US8735268B2 (en) 2011-06-22 2014-05-27 United Microelectronics Corp. Method for fabricating metal-oxide-semiconductor field-effect transistor
WO2019169879A1 (zh) * 2018-03-05 2019-09-12 京东方科技集团股份有限公司 驱动芯片及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646656A (zh) * 2011-02-18 2012-08-22 元太科技工业股份有限公司 显示装置
US8735268B2 (en) 2011-06-22 2014-05-27 United Microelectronics Corp. Method for fabricating metal-oxide-semiconductor field-effect transistor
WO2019169879A1 (zh) * 2018-03-05 2019-09-12 京东方科技集团股份有限公司 驱动芯片及显示装置
US11217549B2 (en) 2018-03-05 2022-01-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Driving chip and display device

Similar Documents

Publication Publication Date Title
KR20010085434A (ko) 이방도전성 접착필름
WO1998038261A1 (en) Adhesive, liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus
WO2009057332A1 (ja) 回路接続方法
WO2021103354A1 (zh) 一种显示装置
KR100392718B1 (ko) 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
KR20000067837A (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100691062B1 (ko) 반도체 장치, 반도체 칩, 반도체 장치의 제조 방법 및전자기기
CN101414583A (zh) 具有倒装片结构的显示装置
US20020076537A1 (en) Laminated structure
CN100416343C (zh) 增加金属连线可靠度的结构
US20070063344A1 (en) Chip package structure and bumping process
KR101052633B1 (ko) 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법
WO2008001283A3 (en) Flip-chip interconnection with formed couplings
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP2002261416A (ja) 電極の接続構造
JP2009135447A (ja) 回路接続方法
JP2003188212A (ja) 半導体装置及びその製造方法
US9673063B2 (en) Terminations
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지
KR100761596B1 (ko) 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지
TWI314030B (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
TWI361301B (en) Display device including flip chip structure
JPS626652B2 (zh)
JP2008071748A (ja) 接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090422