JP2000195879A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000195879A
JP2000195879A JP10371626A JP37162698A JP2000195879A JP 2000195879 A JP2000195879 A JP 2000195879A JP 10371626 A JP10371626 A JP 10371626A JP 37162698 A JP37162698 A JP 37162698A JP 2000195879 A JP2000195879 A JP 2000195879A
Authority
JP
Japan
Prior art keywords
circuit board
sealing resin
semiconductor element
conductive material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10371626A
Other languages
English (en)
Inventor
Eishin Nishikawa
英信 西川
Kazuto Nishida
一人 西田
Hiroyuki Otani
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10371626A priority Critical patent/JP2000195879A/ja
Publication of JP2000195879A publication Critical patent/JP2000195879A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】 【課題】半導体素子の素子電極部と回路基板の基板電極
部とを極めて短時間で電気的接続状態に接合しながら
も、その接合部に高い信頼性を得られる半導体装置の製
造方法を提供する。 【解決手段】半導体素子の素子電極部に形成した突起電
極を回路基板の基板電極部に電気的接続状態に接合する
ことにより、前記半導体素子を前記回路基板に実装して
なる半導体装置を製造する方法において、半導体素子１
を実装ヘッド１４で保持しながら突起電極３を基板電極
部９に電気的接続状態に接触させて、半導体素子１を回
路基板８にマウントする。突起電極３を基板電極部９に
接触させたときに、加熱手段１８の発生熱を、半導体素
子１と回路基板８との間隙を封止するための未硬化の封
止樹脂１１に、半導体素子１を通じ伝熱させることによ
り、封止樹脂１１を加熱により硬化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主として半導体ベ
アチップからなる半導体素子を回路基板に実装してなる
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器においては小型化および
軽量化が求められており、それに伴って、回路基板上に
半導体素子を実装してなる半導体装置では、電子回路の
実装密度を高めることを目的として、ウェハを個片に分
割した半導体ベアチップを裏返して回路基板上に直接実
装するフェースダウン方式の工法が多用されている。特
に、サーマルヘッドドライバ、液晶ディスプレイドライ
バおよびゲートアレイなどの超多ピン素子の組立および
実装技術として、半導体ベアチップの素子電極部上にワ
イヤボンダによるボールボンディング工法により突起電
極（バンプ）を形成し、この突起電極を回路基板の基板
電極部に電気的接続状態に接合することにより、回路基
板に半導体ベアチップを実装する方法が知られている。
【０００３】つぎに、従来の半導体装置の一般的な製造
方法について説明する。先ず、図６（ａ）に示すよう
に、半導体ベアチップからなる半導体素子１には、その
素子電極部２上に、例えばＡｕ線によるボールボンディ
ング工法により２段突起電極（スタッドバンプ）３を形
成する。続いて、全ての素子電極部２上に形成された２
段突起電極３には、同図（ｂ）に示すように、Ａｇペー
ストなどからなる導電材料４が転写して付着される。続
いて、半導体素子１を吸着した実装ヘッド７は、素子電
極部２つまり突起電極３が基板電極部９に対向するよう
に半導体素子１を回路基板８に対し位置決めしたのちに
下降して、突起電極３を基板電極部９に接触させて半導
体素子１を回路基板８上にマウントする。
【０００４】このマウント状態の半導体素子１と回路基
板８とは、同図（ｃ）に示すように、バッチ炉１０に挿
入して所定温度による加熱が行われる。それにより、導
電材料４が硬化して突起電極３と基板電極部９とが電気
的接続状態に強固に固着される。最後に、互いに結合さ
れた半導体素子１と回路基板８とは、同図（ｄ）に示す
ように、それらの僅かな隙間（例えば５０μｍ）に液状
の封止樹脂１１を流し込み、その状態で再びバッチ炉１
０に挿入して所定温度による加熱が行われる。
【０００５】それにより、封止樹脂１１は、硬化するこ
とによって突起電極３と基板電極部９との導電材料４を
介在しての接合部を内部に封入して、その接合状態を強
固に保持するとともに、半導体素子１と回路基板８とを
互いに強固に固着する。
【０００６】このようにして回路基板８に半導体素子１
を実装してなる半導体装置を製造する方法では、導電材
料４として柔軟な材質のものを用いることにより、半導
体素子１と回路基板８との各々の熱膨張係数の差による
応力を緩和することができ、接合信頼性を高めることが
可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、導電材料４を硬化させるた
めに、位置決めしてマウントした半導体素子１と回路基
板８とをバッチ炉１０内に挿入して、比較的長時間加熱
する。そののちに、封止樹脂１１を硬化させるために、
互いに結合した半導体素子１と回路基板８とを再びバッ
チ炉１０内に挿入して、比較的長時間加熱しなければな
らない問題がある。
【０００８】すなわち、導電材料４および封止樹脂１１
のいずれを硬化させる場合においても、半導体素子１と
回路基板８とをバッチ炉１０に挿入した時点からバッチ
炉１０の炉内温度を常温から所定の加熱温度に昇温させ
るのに要する昇温時間と、所定の加熱温度による加熱時
間と、加熱終了時点からバッチ炉１０の炉内温度が常温
まで低下して出来上がった半導体装置を取り出すまでの
待機時間とを必要とする。そのため、従来の半導体装置
の製造方法では極めて生産性が低いという問題がある。
【０００９】また、従来の製造方法では、半導体素子１
の回路基板８へのマウントと封止樹脂１１の硬化とを別
工程で行っているため、マウント工程において突起電極
３を基板電極部９に対し高精度に位置決めして接合して
も、封止工程時において、封止樹脂１１の硬化収縮によ
って突起電極３と基板電極部９との間に位置ずれや突起
電極３と基板電極部９との接合部の接合破断といった不
都合が発生し易く、接合部の信頼性が低い欠点がある。
【００１０】そこで、本発明は、上記従来の問題点に鑑
みなされたもので、半導体素子の素子電極部と回路基板
の基板電極部とを極めて短時間で電気的接続状態に接合
しながらも、その接合部に高い信頼性を得られる半導体
装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子の素子電極部に形成した突起
電極を回路基板の基板電極部に電気的接続状態に接合す
ることにより、前記半導体素子を前記回路基板に実装し
てなる半導体装置を製造する方法において、前記半導体
素子を実装ヘッドで保持しながら前記突起電極を前記基
板電極部に電気的接続状態に接触させて前記半導体素子
を前記回路基板にマウントする工程と、前記突起電極を
前記基板電極部に接触させたときに、加熱手段の発生熱
を、前記半導体素子と前記回路基板との間隙を封止する
ための未硬化の封止樹脂に、前記半導体素子またはおよ
び前記回路基板を通じ伝熱させることにより、前記封止
樹脂を加熱により硬化させる樹脂硬化工程とを備えてい
る。
【００１２】この半導体装置の製造方法では、突起電極
を基板電極部に対し接触させて電気的接続するマウント
工程を行うのと同時に、未硬化の封止樹脂を硬化させて
突起電極と基板電極部との接合部を電気的接続状態に固
定するので、突起電極と基板電極部との位置ずれといっ
た不都合が発生し難く、接合部の信頼性が格段に向上す
る。また、従来では導電材料の硬化と封止樹脂の硬化と
を、別工程においてそれぞれバッチ炉に挿入して加熱す
ることにより行っていたのと比較して、加熱手段の発生
熱を半導体素子または回路基板を通じて封止樹脂に直接
的に伝熱することにより行うので、封止樹脂を硬化させ
るのに要する時間を大幅に短縮でき、生産性が格段に向
上する。
【００１３】上記発明において、加熱手段は、実装ヘッ
ドに設けたヘッドヒータと回路基板を設置する固定ステ
ージに設けた加熱部との少なくとも一方により構成でき
る。
【００１４】これにより、実装ヘッドにより吸着した半
導体素子を回路基板にマウントするのと同時に、実装ヘ
ッドのヘッドヒータまたは固定ステージの加熱部により
封止樹脂または導電材料を加熱して硬化させることがで
きる。
【００１５】また、上記発明において、他の加熱手段と
して、実装ヘッドと回路基板との少なくとも一方に設け
られて、半導体素子または回路基板を透過可能な加熱用
の光線を放射する非接触加熱型構成のものを用いること
がてきる。これにより、導電材料および封止樹脂を、赤
外線の照射などによる非接触加熱によって容易、且つ迅
速に硬化させることができるとともに、非接触加熱によ
って突起電極と基板電極部との接合部に対するダメージ
が極めて少なくなるという利点がある。
【００１６】上記発明において、回路基板の電極形成面
における基板電極部を除く箇所に、液状またはシート状
の未硬化の封止樹脂を付着させ、突起電極を前記基板電
極部に接触させるときに、加熱手段からの伝熱により前
記封止樹脂を加熱するとともに、この封止樹脂を、半導
体素子の電極形成面により押圧変形させて前記半導体素
子と前記回路基板との間隙に充満させるようにできる。
これにより、半導体素子を回路基板にマウントするとき
に、回路基板の適所に単に付着された封止樹脂を、加熱
により僅かに溶融させるとともに、マウント動作する半
導体素子によって回路基板との間隙を封止する状態に自
動的に展開させることができる。そのため、マウント動
作と同時に封止樹脂の硬化工程を開始できるから、生産
性が一層高まる。
【００１７】また、上記発明において、突起電極を、こ
れに付着した導電材料を介在して回路基板の基板電極部
に接触させたのちに、前記導電材料の加熱による硬化に
よって前記突起電極を前記基板電極部に電気的接続状態
に接続し、前記突起電極が完全硬化する以前に、前記半
導体素子と前記回路基板との隙間に所要量の液状の封止
樹脂を流し込み、この封止樹脂の加熱による硬化に伴っ
て前記導電材料を完全硬化させるようにできる。
【００１８】これにより、導電材料と封止樹脂の各々の
硬化工程が或る時間差を持って行われるが、封止樹脂を
流し込んでこれの硬化を開始する時には、導電材料が完
全に硬化していない半硬化状態である。そのため、封止
樹脂は硬化収縮を起こしながら内部の導電材料を圧縮し
ていき、且つ伝熱により導電材料を硬化させるので、突
起電極と基板電極部との接続抵抗を減少させることがで
きる上に、封止樹脂の硬化収縮によって突起電極と基板
電極部との位置ずれや突起電極と基板電極部との接合部
の接合破断といった不都合が発生し難い。
【００１９】また、上記発明における導電材料は、液状
の封止樹脂の供給前に５０〜８０％の硬化率に硬化させ
るとともに、供給された前記封止樹脂の硬化に伴って９
０％以上の硬化率に硬化させるようにすることが好まし
い。これにより、封止樹脂の硬化収縮が内部の導電材料
によって阻害されることがなく、封止樹脂は導電材料を
確実に圧縮させながらスムーズに硬化収縮する。
【００２０】上記発明において、回路基板の電極形成面
における基板電極部を除く箇所に、液状またはシート状
の未硬化の封止樹脂を付着させ、突起電極を、これに付
着した導電材料を介在して回路基板の基板電極部に接触
させたのちに、前記導電材料および前記封止樹脂を同時
に加熱するようにもできる。これにより、従来では導電
材料および封止樹脂の加熱による硬化を別工程で行って
いたのに対して、導電材料および封止樹脂の加熱による
硬化を同時に行って生産性を格段に向上させることがで
きる。
【００２１】上記発明における導電材料は、封止樹脂の
硬化温度よりも低い硬化温度を有する素材で構成するこ
とが好ましい。これにより、導電材料と封止樹脂との各
々の硬化工程を同時に開始しながらも、硬化温度の高い
封止樹脂の硬化工程が開始される時には、硬化温度の低
い導電材料が、或る程度硬化している。そのため、導電
材料は、封止樹脂中に混入状態に流れ出すことがなく、
突起電極と基板電極部との互いに隣接する接合部の間の
絶縁性を確保できる。
【００２２】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照しながら説明する。
【００２３】〔第１の実施の形態〕図１は本発明の第１
の実施の形態に係る半導体装置の製造方法を工程順に示
した概略縦断面図であり、図６と同一若しくは同等のも
のには同一の符号を付してその説明を省略する。この実
施の形態では、同図（ａ）に示すように、半導体素子１
の各素子電極部２に、Ｎｉをバリヤメタルとして用いた
めっき法によりＡｕによる突起電極１２を形成する。
【００２４】つぎに、同図（ｂ）に示すように、回路基
板８を実装ステージ１３上に位置決めして設置するとと
もに、回路基板８における半導体素子１の実装領域のう
ちの基板電極部９を除く箇所に、未硬化の液状の封止樹
脂１１をディスペンス法により所要量だけ塗布する。こ
こで、封止樹脂１１としてはビスフェノールＡタイプの
エポキシが適している。一方、突起電極１２を形成した
半導体素子１は、突起電極１２の非形成面に実装ヘッド
１４の吸着面を押し付けるとともに、真空ポンプなどの
空気吸引力を実装ヘッド１４の空気吸引通路１７を介し
て作用させることにより、実装ヘッド１４に吸着され
る。このように半導体素子１を吸着した実装ヘッド１４
は、素子電極部２つまり突起電極１２が基板電極部９に
正確に対向するように半導体素子１を回路基板８に対し
位置決めしたのちに、その位置決め状態を保持したまま
下降して、突起電極１２を基板電極部９に電気的接続状
態に接触させたのちに、加圧する。
【００２５】実装ヘッド１４は、同図（ｃ）に示すよう
に、突起電極１２が基板電極部９に接触した時点で、自
体に内蔵したヘッドヒータ１８を常温から所定の加熱温
度、例えば２１０℃に昇温させるよう駆動制御する。こ
の実装ヘッド１４は、ヘッドヒータ１８を加熱した状態
で突起電極１２を基板電極部９に所定時間の間加圧する
よう制御される。それにより、封止樹脂１１は、ヘッド
ヒータ１８の発生熱を素子電極部２および突起電極１２
を通じて直接的に伝熱されることにより、僅かに溶融
し、且つ半導体素子１により押圧されて、回路基板８と
半導体素子１との間隙を隙間無く埋めつくすよう変形す
る。そののちに、封止樹脂１１は、導電材料を介在せず
に直接接触して電気的接続する突起電極１２と基板電極
部９との接合部を、内部に封入して、その電気的接続状
態を自体の硬化により強固に保持するとともに、半導体
素子１と回路基板８とを互いに強固に固着する。これに
より、半導体素子１を回路基板８に実装してなる半導体
装置１９を得られる。
【００２６】この半導体装置１９の製造方法では、突起
電極１２を基板電極部９に対し導電材料を介在させずに
直接的に接触させて電気的接続するマウント工程を行う
と同時に、液状の封止樹脂１１を硬化させて突起電極１
２と基板電極部９との接合部を電気的接続状態に固定す
るので、突起電極１２と基板電極部９との位置ずれとい
った不都合が発生し難く、接合部の信頼性が格段に向上
する。
【００２７】しかも、従来では導電材料４の硬化と封止
樹脂１１の硬化とを別工程においてそれぞれバッチ炉１
０に挿入して加熱することにより行っていたのと比較し
て、実装ヘッド１４のヘッドヒータ１８の発生熱を素子
電極部２および突起電極１２を通じて直接的に伝熱する
ことにより行うので、極めて短時間で終了し、生産性が
格段に向上する。なお、上記の液状の封止樹脂１１に代
えて、未硬化の樹脂シートを回路基板８に貼着するよう
にしても、上述と同様の効果を得ることができる。
【００２８】上記第１の実施の形態に係る実験例を示す
と、一辺が１０ｍｍの半導体素子１の各素子電極部２
に、メッキ法により高さ３０μｍの突起電極１２を１２
０μｍのピッチで形成した。実装ヘッド１４は、そのヘ
ッドヒータ１８を２１０℃の加熱温度に制御しながら、
回路基板８に対し単一の基板電極部９当たり７５ｇの加
圧力で５分間加圧した。これにより得られた半導体装置
１９は、一組の突起電極１２と基板電極部９との接続抵
抗が９ｍΩと小さく、且つ接続抵抗のばらつき（３σ）
が±３ｍΩであり、小さな接続抵抗をばらつきなく安定
に得ることができた。
【００２９】〔第２の実施の形態〕図２は本発明の第２
の実施の形態に係る半導体装置の製造方法を工程順に示
した概略縦断面図であり、図６および図１と同一若しく
は同等のものには同一の符号を付してその説明を省略す
る。この実施の形態では、同図（ａ）に示すように、半
導体素子１の各素子電極部２に、Ａｕ線によるボールボ
ンディング工法により２段突起電極３を形成する。さら
に、各２段突起電極３には、エポキシを有機成分とし、
且つＡｇを含む導電材料４を付着させる。
【００３０】つぎに、同図（ｂ）に示すように、上記の
半導体素子１は、第１の実施の形態と同様に、実装ヘッ
ド１４に吸着され、実装ヘッド１４は、２段突起電極３
が基板電極部９に正確に対向するように半導体素子１を
回路基板８に対し位置決めしたのちに、その位置決め状
態を保持したまま下降して、２段突起電極３を基板電極
部９に電気的接続状態に接触させ、さらに加圧する。こ
の実装ヘッド１４は、突起電極１２が基板電極部９に接
触した時点で、自体に内蔵したヘッドヒータ１８を常温
から所定の加熱温度に昇温させるよう駆動制御する。ヘ
ッドヒータ１８を上記の加熱タイミングで駆動させるこ
とにより、２段突起電極３が基板電極部９に接触した後
に導電材料４の本硬化が開始されるので、２段突起電極
３と基板電極部９との接着強度が大きくなり、接合信頼
性が向上する。一方、回路基板８は、加熱部２１を埋設
した固定ステージ２０上に設置されて、加熱部２１の駆
動により予熱されている。
【００３１】したがって、回路基板８上に半導体素子１
がマウントされたときに、導電材料４は、ヘッドヒータ
１８の発生熱を素子電極部２および突起電極１２を通じ
て直接的に伝熱されるとともに、固定ステージ２０の加
熱部２１の発生熱を回路基板８を通じて直接的に伝熱さ
れることにより、硬化する。このとき、導電材料４は５
０〜８０％の硬化率に硬化するよう設定されている。例
えば、導電材料４中のエポキシの硬化温度を１２０℃と
した場合、ヘッドヒータ１８および加熱部２１による導
電材料４の加熱温度は１００℃に設定され、導電材料４
は完全な硬化状態とならない。
【００３２】続いて、同図（ｃ）に示すように、回路基
板８と半導体素子１との僅かな隙間（例えば５μｍ）に
液状の封止樹脂１１を流し込む。この封止樹脂１１は、
ヘッドヒータ１８および加熱部２１による加熱により硬
化して、突起電極１２と基板電極部９との接合部を、内
部に封入して、その電気的接続状態を自体の硬化により
強固に保持するとともに、半導体素子１と回路基板８と
を互いに強固に固着する。これにより、半導体素子１を
回路基板８に実装してなる半導体装置１９が得られる。
【００３３】この実施の形態の半導体装置１９の製造方
法では、導電材料４と封止樹脂１１の各々の硬化工程が
或る時間差を持って行われるが、封止樹脂１１の硬化開
始時には、導電材料４の硬化率が上述のように５０〜８
０％の半硬化状態である。そのため、同図（ｃ）に矢印
で示すように、封止樹脂１１は硬化収縮を起こしながら
内部の導電材料４を圧縮し、且つ伝熱により導電材料４
を硬化させるので、封止樹脂１１の硬化収縮によって２
段突起電極３と基板電極部９との位置ずれや２段突起電
極３と基板電極部９との接合部の接合破断といった不都
合が発生し難い上に、２段突起電極３と基板電極部９と
の接続抵抗を低くすることができる。
【００３４】もし仮に、導電材料４を１００％近い硬化
率に硬化させたのちに封止樹脂１１の硬化を行うと、封
止樹脂１１の収縮硬化が阻害されて、封止樹脂１１の収
縮硬化に伴う導電材料４の硬化圧縮を得ることができな
いので、接続抵抗を低くすることができず、２段突起電
極３と基板電極部９との接合部の接合破断が生じたり、
両者間の接続抵抗が大きくなったり、ばらつきが生じた
りする。
【００３５】さらに、この半導体装置１９の製造方法で
は、導電材料４および封止樹脂１１の各々の硬化を、従
来のようにバッチ炉１０にその都度挿入してそれぞれ加
熱するのと異なり、実装ヘッド１４のヘッドヒータ１８
の発生熱を半導体素子１を通じて直接的に伝熱し、且つ
固定ステージ２０の加熱部２１の発生熱を回路基板８を
通じて直接的に伝熱して行うので、加熱による硬化工程
が極めて短時間で終了し、生産性が格段に向上する。
【００３６】しかも、この実施の形態では、ヘッドヒー
タ１８と加熱部２１の双方から伝熱しているので、導電
材料４および封止樹脂１１を効率的に十分に硬化させる
ことができ、この点からも生産性が一層向上するととも
に、２段突起電極３と基板電極部９との接合部の信頼性
が向上する。もしも、ヘッドヒータ１８と加熱部２１と
のいずれか一方のみから加熱した場合には、加熱側から
半導体素子１または回路基板８への熱の逃げが発生し
て、上記硬化が十分とならないおそれがある。実測結果
によると、ヘッドヒータ１８の温度を１８０℃、加熱部
２１の温度を１００℃に設定した場合には、導電材料４
または封止樹脂１１への加熱温度を１２０℃程度に設定
できるのに対して、ヘッドヒータ１８のみを１８０℃の
温度になるよう駆動しても、導電材料４または封止樹脂
１１への加熱温度が８２℃程度になり、導電材料４また
は封止樹脂１１を効率的に硬化させることができない。
【００３７】上記第２の実施の形態に係る実験例を示す
と、一辺が１０ｍｍの半導体素子１の各素子電極部２
に、Ａｕ線によるボールボンディング工法により高さ５
０μｍの２段突起電極３を１２０μｍのピッチで形成し
た。実装ヘッド１４は、そのヘッドヒータ１８を２１０
℃の加熱温度に制御しながら、回路基板８に対し単一の
基板電極部９当たり７５ｇの加圧力で５分間加圧した。
これにより得られた半導体装置１９は、一組の突起電極
１２と基板電極部９との接続抵抗が９ｍΩと小さく、且
つ接続抵抗のばらつき（３σ）が±２ｍΩであり、小さ
な接続抵抗をばらつきなく安定に得ることができた。ま
た、比較のために、含有するエポキシの硬化温度が１２
０℃の導電材料４を１２０℃で加熱して、導電材料４を
９７％の硬化率に硬化させたのちに、封止樹脂１１を半
導体素子１と回路基板８との間に流し込んで硬化させる
ことにより得られた半導体装置は、一組の突起電極１２
と基板電極部９との接続抵抗が１４ｍΩと比較的大き
く、且つ接続抵抗のばらつき（３σ）が±５ｍΩもあっ
た。
【００３８】〔第３の実施の形態〕図３は本発明の第３
の実施の形態に係る半導体装置の製造方法を工程順に示
した概略縦断面図であり、第１および第２の実施の形態
と同一若しくは同等のものには同一の符号を付してその
説明を省略する。この実施の形態では、同図（ａ）に示
すように、半導体素子１の各素子電極部２に、Ａｕ線に
よるボールボンディング工法により２段突起電極３を形
成し、各２段突起電極３には、ビスフェノールＡタイプ
のエポキシを成分とする導電材料４を付着させる。一
方、固定ステージ２０上に設置される回路基板８には、
ナフタレンタイプのエポキシからなる未硬化のシート状
の封止樹脂２２を貼着する。このシート状封止樹脂２２
は、半導体素子１の実装面積より小さく形成されて、回
路基板８における隣接する基板電極部９間に配置され
る。
【００３９】つぎに、同図（ｂ）に示すように、上記の
半導体素子１は、実装ヘッド１４に吸着され、実装ヘッ
ド１４は、２段突起電極３が対応する基板電極部９に正
確に対向するように半導体素子１を回路基板８に対し位
置決めしたのちに、その位置決め状態を保持したまま下
降して、同図（ｃ）に示すように、２段突起電極３を基
板電極部９に電気的接続状態に接触させ、さらに加圧し
てマウントする。
【００４０】半導体素子１が回路基板８上にマウントさ
れたときに、導電材料４およびシート状封止樹脂２２
は、共にヘッドヒータ１８の発生熱を素子電極部２およ
び突起電極１２を通じて直接的に伝熱されるとともに、
固定ステージ２０の加熱部２１の発生熱を回路基板８を
通じて直接的に伝熱されることにより、同時に硬化工程
を開始する。ところが、ビスフェノールＡタイプのエポ
キシを成分とする導電材料４の硬化温度は、ナフタレン
タイプのエポキシからなる未硬化のシート状封止樹脂２
２の硬化温度よりも低い。そのため、導電材料４が先に
硬化状態となり、封止樹脂２２は、導電材料４が半硬化
状態となった時点で、僅かに溶融して流動し、且つ半導
体素子１を介し加圧されて、回路基板８と半導体素子１
との間隙を隙間無く埋めつくすよう変形する。これによ
り、導電材料４とシート状封止樹脂２２との各々の硬化
工程を同時に開始しながらも、硬化工程の開始初期時に
おいて未硬化の導電材料４がシート状封止樹脂２２中に
混入状態に流れ出すことがなく、互いに隣接する２段突
起電極３と基板電極部９との接合部間の絶縁性を確実に
確保できる。
【００４１】完全な硬化状態となったシート状封止樹脂
２２は、互いに電気的接続する２段突起電極３と基板電
極部９との接合部を、内部に封入して、その電気的接続
状態を強固に保持するとともに、半導体素子１と回路基
板８とを互いに強固に固着する。これにより、半導体素
子１を回路基板８に実装してなる半導体装置１９を得ら
れる。
【００４２】この半導体装置１９の製造方法において
も、導電材料４の硬化工程とシート状封止樹脂２２の硬
化工程とを同時に行うので、２段突起電極３と基板電極
部９との位置ずれといった不都合が発生し難く、接合部
の信頼性が格段に向上する。しかも、導電材料４とシー
ト状封止樹脂２２との硬化は、実装ヘッド１４のヘッド
ヒータ１８の発生熱および固定ステージ２０の加熱部２
１の発生熱を直接的に伝熱することにより行うので、従
来のバッチ炉を用いる場合に比較して硬化に要する時間
を大幅に短縮することができ、生産性が格段に向上す
る。
【００４３】〔第４の実施の形態〕図４は本発明の第４
の実施の形態に係る半導体装置の製造方法を工程順に示
した概略縦断面図であり、第１ないし第３の実施の形態
と同一若しくは同等のものには同一の符号を付してその
説明を省略する。この実施の形態が第３の実施の形態と
異なるのは、第３の実施の形態の未硬化のシート状封止
封止樹脂２２に代えて、図４（ｂ）に示すように、液状
の封止樹脂１１を回路基板８の適所にディスペンス方式
により塗布した工程のみである。ここで、液状の封止樹
脂１１として、ノボラックタイプのエポキシ系樹脂を用
いている。
【００４４】ビスフェノールＡタイプのエポキシの硬化
温度は、ノボラックタイプのエポキシの硬化温度よりも
低い。そのため、やはり導電材料４が先に硬化状態とな
り、液状封止樹脂１１は、導電材料４が半硬化状態とな
った時点で、僅かに溶融して流動し、且つ半導体素子１
を介し加圧されて、回路基板８と半導体素子１との間隙
を隙間無く埋めつくすよう変形する。これにより、導電
材料４と液状封止樹脂１１との各々の硬化工程を同時に
開始しながらも、硬化工程の開始初期時において未硬化
の導電材料４が液状封止樹脂１１中に混入状態に流れ出
すことがなく、互いに隣接する２段突起電極３と基板電
極部９との接合部間の絶縁性を確実に確保できる。その
他に、第３の実施の形態で説明したと同様の効果を得る
ことができる。
【００４５】〔第５の実施の形態〕図５は本発明の第５
の実施の形態に係る半導体装置の製造方法を工程順に示
した概略縦断面図であり、第１ないし第４の実施の形態
と同一若しくは同等のものには同一の符号を付してその
説明を省略する。この実施の形態では、同図（ａ）に示
すように、半導体素子１の各素子電極部２に２段突起電
極３を形成する。さらに、同図（ｂ）に示すように、各
２段突起電極３には導電材料４を付着させたのちに、こ
の半導体素子１は、実装ヘッド１４に吸着されて回路基
板８に対しマウントされる。
【００４６】つぎに、同図（ｃ）に示すように、実装ヘ
ッド１４は、半導体素子１への吸着を解除し、自体に設
けていた赤外線照射装置２３を半導体素子１に対向させ
るよう作動させたのちに、赤外線照射装置２３を駆動し
て半導体素子１に対し赤外線を照射して、導電材料４を
硬化させる。ここで、放射される赤外線は、半導体素子
１のシリコン材料の吸収波長以外の波長、つまりシリコ
ン材料を透過できる2500〜4000ｎｍの波長に設定されて
いる。したがって、半導体素子１に照射された赤外線は
半導体素子１のシリコン材料を透過して導電材料４を非
接触で加熱する。
【００４７】導電材料４が５０〜８０％の硬化率に硬化
されたときに、同図（ｄ）に示すように、回路基板８と
半導体素子１との僅かな隙間に液状の封止樹脂１１を流
し込む。この封止樹脂１１は、半導体素子１を透過した
赤外線により加熱されて硬化し、２段突起電極３と基板
電極部９との接合部を、内部に封入して、その電気的接
続状態を自体の硬化により強固に保持するとともに、半
導体素子１と回路基板８とを互いに強固に固着する。こ
れにより、半導体素子１を回路基板８に実装してなる半
導体装置１９が得られる。なお、実施の形態では、赤外
線照射装置２３に代えて、レーザー加熱装置を用いて
も、同様の効果を得ることができる。
【００４８】この実施の形態の半導体装置１９の製造方
法では、上記各実施の形態と同様に、導電材料４および
封止樹脂１１の効果を短時間で行って生産性が格段に向
上するとともに、２段突起電極３と基板電極部９との接
合部の接合破断といった不都合が発生し難い上に、２段
突起電極３と基板電極部９との接続抵抗を低くすること
ができる効果を得られるのに加えて、導電材料４および
封止樹脂１１を、赤外線の照射による非接触加熱によっ
て容易、且つ迅速に硬化させることができるとともに、
非接触加熱によって２段突起電極３と基板電極部９との
接合部に対するダメージが極めて少なくなるという利点
がある。
【００４９】
【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、突起電極を基板電極部に対し接触させて
電気的接続するマウント工程を行うのと同時に、未硬化
の封止樹脂を硬化させて突起電極と基板電極部との接合
部を電気的接続状態に固定するので、突起電極と基板電
極部との位置ずれといった不都合が発生し難く、接合部
の信頼性が格段に向上する。また、従来では導電材料の
硬化と封止樹脂の硬化とを、別工程においてそれぞれバ
ッチ炉に挿入して加熱することにより行っていたのと比
較して、加熱手段の発生熱を半導体素子または回路基板
を通じて封止樹脂に直接的に伝熱することにより行うの
で、封止樹脂を硬化させるのに要する時間を大幅に短縮
でき、生産性が格段に向上する。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施の形態に
係る半導体装置の製造方法を工程順に示した概略縦断面
図。
【図２】（ａ）〜（ｃ）は本発明の第２の実施の形態に
係る半導体装置の製造方法の工程を順に示した概略縦断
面図。
【図３】（ａ）〜（ｃ）は本発明の第３の実施の形態に
係る半導体装置の製造方法の工程を順に示した概略縦断
面図。
【図４】（ａ）〜（ｃ）は本発明の第４の実施の形態に
係る半導体装置の製造方法の工程を順に示した概略縦断
面図。
【図５】（ａ）〜（ｄ）は本発明の第５の実施の形態に
係る半導体装置の製造方法の工程を順に示した概略縦断
面図。
【図６】（ａ）〜（ｄ）は従来の半導体装置の製造方法
の工程を順に示した概略縦断面図。
【符号の説明】
１ 半導体素子 ２ 素子電極部 ３ ２段突起電極（突起電極） ８ 回路基板 ９ 基板電極部 １１ 封止樹脂 １２ 突起電極 １４ 実装ヘッド １８ ヘッドヒータ １９ 半導体装置 ２０ 固定ステージ ２１ 加熱部 ２２ 封止樹脂 ２３ 赤外線照射装置（加熱手段）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK02 LL05 LL11 PP16 PP19 QQ01 RR18 5F047 AA17 BA06 BA23 BA33 BB02 BB13 BB18 FA08 FA52

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の素子電極部に形成した突起
    電極を回路基板の基板電極部に電気的接続状態に接合す
    ることにより、前記半導体素子を前記回路基板に実装し
    てなる半導体装置を製造する方法において、 前記半導体素子を実装ヘッドで保持しながら前記突起電
    極を前記基板電極部に電気的接続状態に接触させて前記
    半導体素子を前記回路基板にマウントする工程と、 前記突起電極を前記基板電極部に接触させたときに、加
    熱手段の発生熱を、前記半導体素子と前記回路基板との
    間隙を封止するための未硬化の封止樹脂に、前記半導体
    素子またはおよび前記回路基板を通じ伝熱させることに
    より、前記封止樹脂を加熱により硬化させる樹脂硬化工
    程とを備えていることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 加熱手段は、実装ヘッドに設けたヘッド
    ヒータと回路基板を設置する固定ステージに設けた加熱
    部との少なくとも一方からなる請求項１に記載の半導体
    装置の製造方法。
  3. 【請求項３】 加熱手段は、実装ヘッドと回路基板との
    少なくとも一方に設けられて、半導体素子または回路基
    板を透過可能な加熱用の光線を放射する非接触加熱型構
    成になっている請求項１に記載の半導体装置の製造方
    法。
  4. 【請求項４】 回路基板の電極形成面における基板電極
    部を除く箇所に、液状またはシート状の未硬化の封止樹
    脂を付着させ、突起電極を前記基板電極部に接触させる
    ときに、加熱手段からの伝熱により前記封止樹脂を加熱
    するとともに、この封止樹脂を、半導体素子の電極形成
    面により押圧変形させて前記半導体素子と前記回路基板
    との間隙に充満させるようにした請求項１ないし３の何
    れかに記載の半導体装置の製造方法。
  5. 【請求項５】 突起電極を、これに付着した導電材料を
    介在して回路基板の基板電極部に接触させたのちに、前
    記導電材料の加熱による硬化によって前記突起電極を前
    記基板電極部に電気的接続状態に接合し、この突起電極
    が完全硬化する以前に、前記半導体素子と前記回路基板
    との隙間に所要量の液状の封止樹脂を流し込み、この封
    止樹脂の加熱による硬化に伴って前記導電材料を完全硬
    化させるようにした請求項１ないし４の何れかに記載の
    半導体装置の製造方法。
  6. 【請求項６】 導電材料は、液状の封止樹脂の供給前に
    ５０〜８０％の硬化率に硬化させるとともに、供給され
    た前記封止樹脂の硬化に伴って９０％以上の硬化率に硬
    化させるようにした請求項５に記載の半導体装置の製造
    方法。
  7. 【請求項７】 回路基板の電極形成面における基板電極
    部を除く箇所に、液状またはシート状の未硬化の封止樹
    脂を付着させ、突起電極を、これに付着した導電材料を
    介在して回路基板の基板電極部に接触させたのちに、前
    記導電材料および前記封止樹脂を同時に加熱するように
    した請求項１ないし４の何れかに記載の半導体装置の製
    造方法。
  8. 【請求項８】 導電材料は、封止樹脂の硬化温度よりも
    低い硬化温度を有する素材で構成した請求項７に記載の
    半導体装置の製造方法。
JP10371626A 1998-12-25 1998-12-25 半導体装置の製造方法 Pending JP2000195879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10371626A JP2000195879A (ja) 1998-12-25 1998-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10371626A JP2000195879A (ja) 1998-12-25 1998-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000195879A true JP2000195879A (ja) 2000-07-14

Family

ID=18499031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10371626A Pending JP2000195879A (ja) 1998-12-25 1998-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000195879A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277823A (ja) * 2008-05-14 2009-11-26 Panasonic Corp 部品実装方法及び部品実装ライン

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127548A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体チップの実装方法
JPH0567639A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 半導体素子の実装方法
JPH05291351A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH05315395A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 部品実装方法
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127548A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体チップの実装方法
JPH0567639A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 半導体素子の実装方法
JPH05291351A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH05315395A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 部品実装方法
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277823A (ja) * 2008-05-14 2009-11-26 Panasonic Corp 部品実装方法及び部品実装ライン

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
WO2000045431A1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
JP3326382B2 (ja) 半導体装置の製造方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP2002043367A (ja) 半導体装置及びその製造方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP2000195879A (ja) 半導体装置の製造方法
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP5008476B2 (ja) 電極接合ユニット及び電極接合方法
JP2002141373A (ja) 半導体実装方法および半導体実装装置
JP2003297879A (ja) 半導体チップ圧着装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH1167839A (ja) 電子装置の製造方法
JP2001274197A (ja) 半導体装置及びその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP2003133707A (ja) 電子部品の装着方法及び装置
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP3462078B2 (ja) 半導体装置の製造方法および製造装置
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
JPH0577939U (ja) 回路の接続方法
JP2004356419A (ja) 半導体製造装置および半導体装置の製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH1098077A (ja) 半導体装置の製造方法