CN103839776B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供具有第一表面、与第一表面相对的第二表面的第一晶圆，第一表面具有至少一个半导体器件，半导体器件的顶部为第一导电层；提供具有第三表面、与第三表面相对的第四表面的第二晶圆，第二晶圆的第三表面上具有至少一个图形化的第二导电层，第二导电层与第一导电层的位置相对应；将第一导电层顶部与第二导电层顶部键合连接；键合连接后，减薄第二表面，使第一晶圆的厚度至最终厚度；由第四表面起，在第二晶圆内部形成导电插塞，导电插塞的底部电连接第二导电层；在减薄后的第一晶圆的第二表面形成第三导电层。采用本发明的方法可以提高整个芯片制程效率，并且降低成本。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体领域，尤其涉及半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，为了不断的减小晶圆的自身电阻阻值，需要将晶圆的厚度不断减小。而且，用于制作含有绝缘栅双极晶体管的晶圆厚度比制作其他半导体器件的晶圆厚度小。

在晶圆上形成绝缘栅双极晶体管后，需要将晶圆减薄至最终厚度，所述最终厚度小于60微米，接着，对该晶圆进行切割以形成含有绝缘栅双极晶体管的裸片，然后对裸片进行封装形成芯片。在上述芯片的制程中，需要对减薄后的晶圆进行固定支撑。否则，晶圆会由于厚度太小发生弯曲，从而使机械臂在传输晶圆的过程中，无法准确找到晶圆的位置而与晶圆撞击，严重时会造成晶圆的破损而报废，进而影响整个工艺的良率。

现有技术中，对减薄后的晶圆进行固定支撑的方法使得整个芯片制程效率低下，并且成本高。

发明内容

本发明解决的问题是现有技术中，对减薄后的晶圆进行固定支撑的方法使得整个芯片制程效率低下，并且成本高。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供第一晶圆，所述第一晶圆具有第一表面和与第一表面相对的第二表面，所述第一表面上具有至少一个半导体器件，所述半导体器件的顶部为第一导电层；

提供第二晶圆，所述第二晶圆具有第三表面和与第三表面相对的第四表面，所述第二晶圆的第三表面上具有至少一个图形化的第二导电层，所述第二导电层与所述第一导电层的位置相对应；

将所述第一导电层顶部与所述第二导电层顶部键合连接；

所述键合连接后，减薄第一晶圆第二表面，使第一晶圆的厚度至最终厚度；

由所述第二晶圆的第四表面起，在第二晶圆内部形成导电插塞，所述导电插塞的底部电连接所述第二导电层；

在所述减薄后的第一晶圆的第二表面形成第三导电层。

可选的，所述第一导电层的材料为铝。

可选的，所述第二导电层的材料为铝，所述键合连接的具体工艺为：

将所述第一晶圆的第一表面与所述第二晶圆的第三表面相对，在键合温度为540～550℃、键合气体包括氮气的条件下，同时对第一晶圆的第二表面和第二晶圆的第四表面施加键合压力，所述键合压力大于60～100KN。

可选的，所述第一晶圆的边缘具有第一环形结构，所述第一环形结构的材料与第一导电层相同；

所述第二晶圆的边缘具有第二环形结构，所述第二环形结构与所述第一环形结构的位置相对应，所述第二环形结构的材料与第二导电层相同；

所述第一导电层与所述第二导电层键合连接时，所述第一环形结构的顶部与所述第二环形结构的顶部进行键合连接。

可选的，所述半导体器件为绝缘栅双极晶体管。

可选的，所述最终厚度小于150微米。

可选的，形成导电插塞后的第二晶圆的厚度为150～300微米。

可选的，在所述第二晶圆内部形成导电插塞的方法包括：

刻蚀所述第二晶圆，由所述第二晶圆的第四表面起，在第二晶圆的内部至少形成一个通孔，所述通孔的底部露出所述第二导电层；

采用第四导电层填充所述通孔，形成导电插塞。

与现有技术相比，本发明的技术方案具有以下优点：

第一晶圆第一表面的第一导电层与第二晶圆第三表面的第二导电层键合连接后，当第一晶圆从第二表面减薄至最终厚度时，第二晶圆可以实现对第一晶圆的固定支撑。由第二晶圆的第四表面起，在第二晶圆的内部形成导电插塞，把第一晶圆切割成裸片的步骤之前就可以实施对第一晶圆的测试。因此，在切割步骤之前就可以判断第一晶圆中失效的半导体器件的位置，从而避免对失效的半导体器件进行切割的步骤，因此，可以节省工艺成本并且提高工艺效率。

本发明的技术方案中，对键合连接后的第一晶圆和第二晶圆进行切割形成裸片后，因为每一个裸片上都具有导电插塞，因此，不需要对各裸片进行封装就可以实现对裸片的测试，节省了封装的工艺步骤，从而节省了工艺成本并且提高了工艺效率。

本发明还提供一种半导体结构，包括：

第一晶圆，所述第一晶圆具有第一表面和与第一表面相对的第二表面，所述第一晶圆的第一表面具有至少一个半导体器件；第一导电层，位于所述半导体器件的顶部；第三导电层，位于所述第一晶圆的第二表面上；

还包括：

第二晶圆，所述第二晶圆具有第三表面和与第三表面相对的第四表面；第二导电层，位于第二晶圆的第三表面，所述第二导电层与第一晶圆上的第一导电层对应键合连接；导电插塞，位于第二晶圆内部，且顶部与第二晶圆的第四表面齐平，底部与所述第二导电层电连接。

可选的，所述第一晶圆的最终厚度小于150微米，所述半导体器件为绝缘栅双极晶体管，所述第一导电层与第二导电层为铝。

与现有技术相比，本发明的技术方案具有以下优点：

第一晶圆第一表面的第一导电层与第二晶圆第三表面的第二导电层键合连接后，当第一晶圆从第四表面减薄至最终厚度时，第二晶圆可以实现对第一晶圆的固定支撑。由第二晶圆的第四表面起，在第二晶圆的内部形成导电插塞，把第一晶圆切割成裸片的步骤之前就可以实施对第一晶圆的测试。因此，在切割步骤之前就可以判断第一晶圆中失效的半导体器件的位置，从而避免对失效的半导体器件进行切割的步骤，因此，可以节省工艺成本并且提高工艺效率。

本发明的技术方案中，对键合连接后的第一晶圆和第二晶圆进行切割形成裸片后，因为每一个裸片上都具有导电插塞，因此，不需要对各裸片进行封装就可以实现对裸片的测试，节省了封装的工艺步骤，从而节省了工艺成本并且提高了工艺效率。

附图说明

图1至图4是现有技术中对减薄晶圆进行固定支撑的一个方法的工艺流程剖面结构示意图；

图5至图8是现有技术中对减薄晶圆进行固定支撑的另一个方法的工艺流程剖面结构示意图；

图9至图16是本发明具体实施例的对减薄晶圆进行固定支撑的工艺流程剖面结构示意图。

具体实施方式

经过发现和分析，现有技术中，对减薄后的晶圆进行固定支撑的方法使得整个芯片制程效率低下，并且成本高的原因如下：

现有技术中，在芯片的制程中，对晶圆进行固定支撑的方法主要有两种。

参考图1至图4，方法一为玻璃片固定支撑法，具体为：参考图1，提供厚度为725微米的晶圆10，晶圆10上已经形成有半导体器件（图未示），例如，形成有若干个工作电压为600伏的绝缘栅双极晶体管（IGBT，Insulated GateBipolar Transistor）。参考图2，在晶圆10的正面粘贴厚度为725～1000微米厚的玻璃片11。接着，翻转晶圆10，采用化学机械抛光装置减薄晶圆10的背面，此时，玻璃片11与抛光台的台面接触可以避免晶圆10的正面受损。参考图3，晶圆10减薄至最终厚度（小于60微米）后，玻璃片11对减薄后的晶圆起到固定支撑作用，防止减薄后的晶圆10弯曲。接着，继续在晶圆10的背面形成金属层（Backside Metal）12，金属层12的作用为导通晶圆10上的半导体器件。参考图4，在晶圆10的背面形成金属层12后，将玻璃片11去除，为了继续防止减薄后的晶圆发生弯曲，需要立即将晶圆10固定在切割蓝膜（Dicing Tape）13上以对晶圆10进行切割，形成裸片（Die）。随后，对裸片进行封装形成芯片。

晶圆10被减薄至最终厚度后，如果没有玻璃片11对其固定支撑，晶圆会发生弯曲。然而，经过研究发现，芯片的整个制作过程中，只有封装后才能对芯片进行测试，中间的制作过程中，即使在晶圆10的背面已经形成金属层12，由于玻璃片11对晶圆10正面的阻挡，也无法对晶圆10实施测试（WaferTesting），从而无法在封装的步骤前就判断哪个裸片是损坏的，因此，会将损坏的裸片进行不必要的封装，造成整个工艺效率低下并浪费了不必有的封装资源、工艺成本比较高。

参考图5至图8，方法二为环形边缘固定支撑法（Taiko Process），具体为：参考图5，提供厚度为725微米的晶圆20，晶圆为圆形。在晶圆的正面贴有蓝膜21。参考图6，采用化学机械抛光的方法在晶圆20的背面形成圆形凹槽22，圆形凹槽22的底部至晶圆20圆形正面间厚度为60微米，高于圆形凹槽22的晶圆部分为环形，位于晶圆20的边缘，宽度为3mm。蓝膜21在采用化学机械抛光的操作中可以保护晶圆20的正面不被损伤。形成环形边缘后，揭掉蓝膜21，在晶圆20正面形成半导体器件（图未示），例如，形成若干个工作电压为600伏的绝缘栅双极晶体管。接着，参考图7，在晶圆的背面也就是在圆形凹槽22的底部形成金属层（Backside Metal）23，金属层23的作用为导通晶圆20上的半导体器件。参考图8，在晶圆20的背面形成金属层23后，去除环形边缘，然后将只有60微米厚度的晶圆20固定在切割蓝膜（DicingTape）24上以对去除边缘后的晶圆进行切割，形成裸片（Die）。随后，对裸片进行封装形成芯片。

需要说明的是，方法二的芯片制程过程中，参考图7，晶圆20的背面形成金属层23后，可以对晶圆20实施测试步骤，以在封装的步骤前就可以判断哪个裸片是损坏的。然而，需要对标准的测试仪进行改进才能对具有凹槽的晶圆进行测试，从而大大增加了工艺难度，同样也大大增加了工艺成本，得不偿失。因此，现有技术中，方法二的芯片制程过程中，仍然没有实施对晶圆的测试就直接将晶圆进行切割和封装，同样在封装的步骤前不能判断哪个裸片是损坏的，因此，会将损坏的裸片进行不必要的封装，造成整个工艺效率低下并浪费了不必有的封装资源、工艺成本比较高。

为了解决上述技术问题，本发明提供了一种半导体结构的形成方法。采用本发明的半导体结构的形成方法可以提高整个芯片支撑的效率，并且减少工艺成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图10，提供第一晶圆30，所述第一晶圆30具有第一表面和与第一表面相对的第二表面，所述第一晶圆30第一表面为第一晶圆的正面，第一晶圆30的第二表面为第一晶圆的背面，第一晶圆30的正面具有至少一个半导体器件（图未示），所述半导体器件的顶部为第一导电层32。

本实施例中，第一晶圆30为圆形。其他实施例中，也可以为其他形状。第一晶圆30的第一表面为第一晶圆的正面，第一晶圆30的第二表面为第一晶圆的背面。在第一晶圆30的正面形成有半导体器件，本实施例中，所述半导体器件为分立排列的工作电压为600伏的绝缘栅双极晶体管，其他实施例中，半导体器件也可以为其他功率的半导体器件。绝缘栅双极晶体管的顶部为第一导电层32，本实施例中，第一导电层32为铝层，实现绝缘栅双极晶体管的导通。当然，其他实施例中，第一导电层32也可以为其他金属层。本实施例中，第一导电层32的顶部至第一晶圆30的背面的厚度H1为720～750微米。

继续参考图10，提供第二晶圆40，所述第二晶圆具有第三表面和与第三表面相对的第四表面，所述第二晶圆40的第三表面为第二晶圆40的正面，第二晶圆40的第四表面为第二晶圆40的背面。第二晶圆的正面具有至少一个图形化的第二导电层42，所述第二导电层42与所述第一导电层32的位置相对应。

本实施例中，第二晶圆40的形状与第一晶圆30的形状、大小相同，也为圆形。其他实施例中，第二晶圆40的形状也可以与第一晶圆30的形状不同。第二晶圆40的材料为硅或二氧化硅。第二晶圆40的第一表面为第二晶圆40的正面，第二晶圆40的第二表面为第二晶圆40的背面。

在第二晶圆40的正面形成第二导电材料层，然后在第二导电材料层的上面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜刻蚀第二导电材料层，形成图形化的第二导电层42，图形化的第二导电层42的位置与第一晶圆30上第一导电层32的位置相对应。本实施例中，第二导电层42为铝，其他实施例中，第二导电层也可以为与第一导电层能够键合连接的其他金属。第二导电层42的顶部至第二晶圆40的背面的厚度也为720～750微米。

接着，结合参考图10和图11，将第一导电层32顶部与第二导电层42顶部键合连接。

本实施例中，所述键合连接的方法为热压缩连接方法（Thermo-compression Bonding Method），工艺具体如下：

将所述第一晶圆30的正面与所述第二晶圆40的正面相对，在键合温度为540℃、键合气体包括氮气的条件下，同时对第一晶圆30的背面和第二晶圆40的背面施加键合压力50，所述键合压力50大于60～100KN。

将第一晶圆30的正面与所述第二晶圆40的正面相对，并且第一导电层32的顶部与第二导电层42的顶部对齐贴合。当然，其他实施例中，第一导电层与第二导电层42的位置略有偏差也在本发明的保护范围之内。当对第一晶圆30背面、第二晶圆40的背面同时施加键合压力50时，第一导电层32中的铝原子与第二导电层42中的铝原子发生迁移并形成铝-铝金属键，实现了第一导电层32的顶部与第二导电层42的顶部的键合连接。

键合气体包括氮气，氮气将第一、第二导电层包围，高温下可以防止第一、第二导电层发生氧化。键合压力50如果太大，会使第一、第二导电层发生变形，从而影响第一晶圆30上的半导体器件的导电性能；键合压力50如果太小，无法实现第一、第二导电层之间的键合。键合温度如果太高，铝金属会熔化；键合温度如果太低，也无法实现第一、第二导电层之间的键合。

接着，参考图11，所述键合连接后，减薄第一晶圆30的第二表面，使第一晶圆的厚度至最终厚度。

本实施例中，减薄第一晶圆厚度的方法为化学机械抛光法。将键合连接有第一晶圆30的第二晶圆40背面与抛光台接触，抛光头51对第一晶圆30的背面进行抛光减薄。当抛光头将第一晶圆30的厚度减薄至预设厚度后，化学机械抛光操作结束。

化学机械抛光后，剩余的第一晶圆30的背面会有硅裂纹，采用湿法腐蚀的方法将硅裂纹去除，形成最终厚度的第一晶圆30。本实施例中，最终厚度小于100微米。例如，可以小于60微米。湿法腐蚀剂为硝酸，硫酸，磷酸，氢氟酸的混合溶液。

本实施例中，第一晶圆30形成最终厚度之后，非常薄，因此，第二晶圆40起到固定和支撑第一晶圆30的作用，防止第一晶圆30弯曲。

需要说明的是，本实施例中，在上述湿法腐蚀的步骤中，为了防止湿法腐蚀剂流至非第一导电层32下面的第一晶圆30正面，在提供第一晶圆30和第二晶圆40的步骤中，还需要对第一晶圆30和第二晶圆40进行下列操作：

结合参考图9和图10，在第一晶圆30的边缘形成第一环形结构31，所述第一环形结构31为第一铝环。第一铝环的高度等于第一导电层32顶面至第一晶圆30正面的厚度。第一铝环的宽度h1为3mm～5mm。

在第二晶圆40的边缘形成第二环形结构41，所述第二环形结构41为第二铝环。第二铝环的高度等于第二导电层42的厚度。第二铝环的宽度h2等于第一铝环的宽度。

当第一导电层32与第二导电层42进行键合连接时，第一铝环顶部与第二铝环的顶部也会键合连接。这样键合连接后的第一铝环和第二铝环将键合连接后的第一导电层32和第二导电层42进行密封保护。防止在上述湿法腐蚀的步骤中，湿法腐蚀剂流至非第一导电层32下面的第一晶圆30正面，从而避免湿法腐蚀剂对第一晶圆30的正面腐蚀。

第一铝环的高度不能低于或高于第一导电层32顶部至第一晶圆30正面的厚度，第二铝环的高度不能低于或高于第二导电层42的高度，否则第一铝环和第二铝环无法键合连接。

其他实施例中，第一铝环的宽度h1和第二铝环的宽度h2可以不相等，只要能够实现第一铝环和第二铝环之间的键合连接，也属于本发明的保护范围。

当然，在其他实施例中，在第一晶圆30的边缘也可以不形成第一铝环，第二晶圆40的边缘也可以不形成第二铝环，也属于本发明的保护范围。

接着，参考图12，对第一晶圆30的第二表面进行离子注入。

所述离子注入之后，形成离子注入层33。接着对第一晶圆30的背面进行退火。本实施例中，在第一晶圆30的背面形成离子注入层与后续在第一晶圆30的背面形成的金属层共同实现第一晶圆30上的半导体器件的导通。

所述离子注入的方法和退火的方法为本领域技术人员的熟知技术，在此不再赘述。

接着，参考图13至图14，由所述第二晶圆40的第四表面起，在第二晶圆40的内部形成导电插塞44，所述导电插塞44的底部电连接所述第二导电层42。

具体如下：在第二晶圆40的背面形成图形化的掩膜层，所述图形化的掩膜层定义通孔的位置。接着，以图形化的掩膜层为掩膜对从第二晶圆40的背面起，对第二晶圆进行刻蚀，在第二晶圆的内部形成至少一个通孔43，所述通孔的底部露出第二导电层42。

接着，采用第四导电层填充所述通孔43，形成导电插塞44（参考图14）。本实施例中，所述第四导电层为铜或钨。

需要说明的是，由第二晶圆的背面起，在第二晶圆40内部形成导电插塞44后，第二晶圆40的厚度应在150～300微米的范围之内，如果第二晶圆40的厚度太大，一方面工艺成本太高；另一方面，后续形成的半导体器件的总厚度与后续工艺中所使用的仪器尺寸不匹配。如果第二晶圆40的厚度太小，则第二晶圆40同样无法起到支撑的第一晶圆30的作用。

接着，参考图15，在第一晶圆30的第二表面形成第三导电层35。

本实施例中，第三导电层35为金属层。在第一晶圆30的背面形成第三导电层35的方法为沉积。具体工艺为本领域技术人员熟知技术，在此不再赘述。

接着，参考图16，在导电插塞44的顶部形成焊点46。

在导电插塞44的顶部形成焊点46的作用为：测试仪可以直接碰触焊点46来实现第一晶圆的测试，使得测试过程变得更加方便。焊点46的材料可以为铜、银、镍和钛。其他实施例中，也可以为其他金属材料。形成焊点46的方法为本领域技术人员熟知的技术方法，在此不再赘述。

形成焊点46后，可以按照图16中的虚线将键合连接后的第一晶圆30和第二晶圆40进行切割，形成裸片。

本实施例中，第二晶圆的内部形成导电插塞及导电插塞顶部的焊点，在把第一晶圆和第二晶圆形成的半导体结构切割成裸片的步骤之前就可以实施对第一晶圆的测试。也就是说，在所述切割步骤之前就可以判断第一晶圆中失效的半导体器件的位置，从而可以省略对失效的半导体器件进行切割的步骤，因此，可以节省工艺成本并且提高工艺效率。

本实施例中，对键合连接后的第一晶圆和第二晶圆形成的半导体结构进行切割后形成裸片后，因为每一个裸片上具有导电插塞和焊点，因此，不需要对各裸片进行封装就可以实现对裸片的测试，从而节省了封装工艺步骤，进而节省了工艺成本并且提高了工艺效率。

需要说明的是：（1）本实施例中，先在第一晶圆的背面形成第三导电层，然后再形成焊点。原因如下：如果先形成焊点，再形成第三导电层，则在沉积第三导电层的过程中会对先形成的焊点进行磨损，从而影响焊点的性能。其他实施例中，也可以在形成导电插塞的步骤之后形成焊点，接着，在第一晶圆的背面形成第三导电层，形成第三导电层后，可以对键合连接后的第一晶圆和第二晶圆形成的半导体结构进行切割，也属于本发明的保护范围。

（2）在第一晶圆的背面形成第三金属层的步骤之前需要对第一晶圆的背面进行离子注入和退火操作。原因如下：如果离子注入和退火操作步骤在形成第三金属层的步骤之后，则第三金属层会产生阻挡作用，从而使离子注入操作无法进行。

参考图16，本发明还提供了一种半导体结构，包括：

第一晶圆30，所述第一晶圆30具有第一表面和与第一表面相对的第二表面，所述第一晶圆30的第一表面具有至少一个半导体器件；

第一导电层32，位于所述半导体器件的顶部；

第三导电层35，位于所述第一晶圆30的第二表面上；

还包括：

第二晶圆40，所述第二晶圆40具有第三表面和与第三表面相对的第四表面；

第二导电层42，位于第二晶圆40的第三表面，所述第二导电层42与第一晶圆40上的第一导电层32对应键合连接；

导电插塞44，位于第二晶圆40内部，且顶部与第二晶圆40的第四表面齐平，底部与所述第二导电层42电连接。

本实施例中，所述第一晶圆的最终厚度小于150微米，所述半导体器件为绝缘栅双极晶体管，所述第一导电层与第二导电层为铝。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种半导体结构的形成方法，其特征在于，包括：

提供第一晶圆，所述第一晶圆具有第一表面和与第一表面相对的第二表面，所述第一表面上具有至少一个半导体器件，所述半导体器件的顶部为第一导电层，所述第一导电层的材料为铝；

提供第二晶圆，所述第二晶圆具有第三表面和与第三表面相对的第四表面，所述第二晶圆的第三表面上具有至少一个图形化的第二导电层，所述第二导电层与所述第一导电层的位置相对应，所述第二导电层的材料为铝；

将所述第一导电层顶部与所述第二导电层顶部键合连接，所述键合连接的具体工艺为：将所述第一晶圆的第一表面与所述第二晶圆的第三表面相对，在键合温度为540～550℃、键合气体包括氮气的条件下，同时对第一晶圆的第二表面和第二晶圆的第四表面施加键合压力，所述键合压力的范围为60～100KN；

所述键合连接后，减薄第一晶圆的第二表面，使第一晶圆的厚度至最终厚度；

由所述第二晶圆的第四表面起，在第二晶圆内部形成导电插塞，所述导电插塞的底部电连接所述第二导电层；

在所述减薄后的第一晶圆的第二表面形成第三导电层。

2.如权利要求1所述的形成方法，其特征在于，

所述第一晶圆的第一表面的边缘具有第一环形结构，所述第一环形结构的材料与第一导电层相同；

所述第二晶圆的第三表面的边缘具有第二环形结构，所述第二环形结构与所述第一环形结构的位置相对应，所述第二环形结构的材料与第二导电层相同；

所述第一导电层与所述第二导电层键合连接时，所述第一环形结构的顶部与所述第二环形结构的顶部进行键合连接。

3.如权利要求1所述的形成方法，其特征在于，所述半导体器件为绝缘栅双极晶体管。

4.如权利要求1所述的形成方法，其特征在于，所述最终厚度小于150微米。

5.如权利要求1所述的形成方法，其特征在于，形成导电插塞后的第二晶圆的厚度为150～300微米。

6.如权利要求1所述的形成方法，其特征在于，在所述第二晶圆内部形成导电插塞的方法包括：

刻蚀所述第二晶圆，由所述第二晶圆的第四表面起，在第二晶圆的内部至少形成一个通孔，所述通孔的底部露出所述第二导电层；

采用第四导电层填充所述通孔，形成导电插塞。