JP2002353251A - 半導体素子の実装構造 - Google Patents

半導体素子の実装構造

Info

Publication number
JP2002353251A
JP2002353251A JP2001151836A JP2001151836A JP2002353251A JP 2002353251 A JP2002353251 A JP 2002353251A JP 2001151836 A JP2001151836 A JP 2001151836A JP 2001151836 A JP2001151836 A JP 2001151836A JP 2002353251 A JP2002353251 A JP 2002353251A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
indium
mounting structure
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001151836A
Other languages
English (en)
Inventor
Shinji Isokawa
慎二 磯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001151836A priority Critical patent/JP2002353251A/ja
Priority to US10/150,977 priority patent/US6686607B2/en
Publication of JP2002353251A publication Critical patent/JP2002353251A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 インジウムの電極上への塗布量を厳密に制御
し、半導体素子を電極上に確実に固着する。また、半導
体素子が発光素子である場合に発光効率の低下や色調の
バラツキを来すことなく発光素子を電極上に固着する。 【解決手段】 めっきにより電極２の上に形成したイン
ジウム膜３で半導体素子４を固着する。半導体発光素子
の発光効率の低下や色調のバラツキを一層防止する観点
から、インジウム膜３の膜厚は５〜１０μｍの範囲であ
るのが好ましい。また、半導体素子４がＺｎＳｅ系発光
素子であると本発明の実装構造の効果が一層奏される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の実装構
造に関し、より詳細には導電性接着剤としてインジウム
を用いる半導体素子の実装構造に関するものである。
【０００２】
【従来の技術】半導体素子を搭載したチップ型半導体装
置などにおいて、チップ基板上に形成された電極に半導
体素子を固着するには、導電性接着剤であるインジウム
を電極上に塗布し、そこに半導体素子を載置し、インジ
ウムを加熱溶融した後冷却固化して固着していた。図３
に従来の実装構造を示す。まず、チップ基板１に形成さ
れた電極２の表面にピン７により溶融インジウム６を塗
布する（図３（ａ））。電極２上に塗布された溶融イン
ジウム６はその表面張力により電極２とある角度θをな
して液滴となる（同図（ｂ））。次に、この溶融インジ
ウム６上に半導体素子４を載置する（同図（ｃ））。そ
して、溶融インジウム７を冷却固化させて、半導体素子
４を電極２上に実装していた（同図（ｄ））。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の実装構造では、インジウムの電極上への塗布
量を厳密に制御することは困難であり、充分に塗布され
なかったりあるいは必要以上に塗布されることがあっ
た。また半導体素子が発光素子である場合には、インジ
ウムが必要以上に塗布されると、インジウムが半導体素
子（発光素子）４の底面のみならず側面にも付着し、発
光素子４からの光の一部が遮られて発光効率の低下が生
じる。またＺｎＳｅ系発光素子などの２色発光して白色
となる発光素子では、インジウムによる光遮断で２色発
光のバランスが崩れて色調にバラツキが生じる。
【０００４】本発明はこのような従来の問題に鑑みてな
されたものであり、インジウムの電極上への塗布量を厳
密に制御し、半導体素子を電極上に確実に実装すること
をその目的とするものである。
【０００５】また本発明の目的は、半導体素子が発光素
子である場合に、発光効率の低下や色調のバラツキを来
すことなく発光素子を電極上に固着することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
本発明の実装構造は、めっきにより電極上に形成したイ
ンジウム膜で半導体素子を固着する構成とした。
【０００７】ここで、発光素子の発光効率の低下や色調
のバラツキを一層防止する観点から、前記インジウム膜
の膜厚は５〜１０μｍの範囲であるのが好ましい。
【０００８】また、本発明の実装構造の効果を充分に得
るには、半導体素子がＺｎＳｅ系発光素子であるのが望
ましい。
【０００９】
【発明の実施の形態】本発明者は、インジウムの電極上
への塗布量を厳密に制御でき、且つ半導体素子を電極上
に確実に実装できないか鋭意検討を重ねた結果、導電性
接着剤であるインジウムをめっきにより薄膜状に電極上
に形成し、この薄膜上に半導体素子を固着すればよいこ
とを見出し本発明をなすに至った。
【００１０】図１に、本発明の実装構造の一例を示す工
程図を示す。同図（ａ）において、インジウム膜３を形
成しない部分をマスク部材Ｍでまず覆う。そして、めっ
きによりインジウム膜３を形成する（同図（ｂ））。こ
こで用いるめっきの方法としては特に限定はなく、イン
ジウム膜３を形成できる従来公知のめっき方法を用いる
ことができる。例えば、電気めっきや無電解めっき、溶
融めっき等を用いることができるが、後述するような膜
厚を効率的に得るにはこの中でも電気めっきが好まし
い。
【００１１】電気めっきの条件としては特に限定はな
く、得たい膜厚などから適宜決定すればよい。例えば、
電解液としてメタンスルホン酸インジウムを主成分とし
たもの、温度は常温、電解液ｐＨは１．５〜３．０、陰
極電流密度は０．５〜５Ａ／ｄｍ2といった条件が挙げ
られる。
【００１２】形成するインジウム膜３の膜厚は、半導体
素子の種類や大きさ等から適宜決定すればよいが、生産
性を向上させると共に発光素子の発光効率の低下や色調
のバラツキを抑えるためには５〜１０μｍの範囲が好ま
しい。膜厚が５μｍより薄いと、充分な接着効果が得ら
れないおそれがあり、他方１０μｍより厚いと発光素子
の発光効率の低下や色調のバラツキが生じるおそれがあ
るからである。
【００１３】また、インジウム膜の平面形状は、固着さ
せる半導体素子の固着面形状に合わせて適宜決定すれば
よい。また、インジウム膜の面積は半導体素子の固着面
面積の１．１〜１．５倍の範囲が好ましい。インジウム
膜の面積が半導体素子の固着面面積の１．１倍よりも小
さいと、半導体素子を充分に固着できないおそれがあ
り、他方１．５倍よりも大きいと半導体素子の固着に寄
与しない無駄なインジウム膜部分が多くなるからであ
る。
【００１４】同図（ｃ）において、電極２上に形成した
インジウム膜３に半導体素子４を載置する。ここで、用
いる半導体素子４としては特に限定はなく、従来公知の
半導体素子、例えば発光素子や受光素子、複合素子など
を用いることができる。特に半導体素子が発光素子の場
合には、素子側面に必要以上のインジウムが付着するこ
とがない本発明の実装構造をより有効に適用できる。さ
らには、発光素子の中でもＺｎＳｅ系発光素子の場合に
特に有効に本発明の実装構造を適用できる。ここで、Ｚ
ｎＳｅ系発光素子とは、自己励起光の中心をドープした
ＺｅＳｅ基板の上に、ＺｎＳｅ系薄膜をエピタキシャル
成長させ、ＬＥＤ素子として薄膜を青色発光させ、この
青色光を基板通過させて黄色や黄緑色の自己励起発光さ
せ、この両光を混色して白色を出す発光素子をいう。
【００１５】そして次にインジウム膜３の溶融・固化に
よって半導体素子を電極上に固着する（同図（ｄ））。
インジウム膜による固着方法としては加熱、超音波振動
あるいはカム等による機械的振動（いわゆるスクラブ）
による固着が挙げられる。
【００１６】加熱による固着の場合には、約２００℃程
度まで加熱してインジウム膜３を溶融させた後、冷却固
化させて半導体素子４を電極２上に固着する。例えばリ
フロー炉にチップ型半導体装置を入れて半導体素子４を
固着していた従来の固着方法がここでもそのまま使用で
きる。
【００１７】超音波振動およびスクラブによる固着の場
合には、金線ワイヤのセカンドボンディングの際に従来
から用いられている固着条件がここでも採用できる。半
導体素子４および電極２のいずれか一方又は双方を振動
させればよく、振動方向は水平方向、垂直方向のいずれ
でも構わない。
【００１８】図２に、超音波振動により半導体素子４を
電極２上に固着する方法の一実施態様を示す。電極２の
表面に形成されたインジウム膜３上に半導体素子４を載
せる（図２（ａ））。そして、半導体素子４の上面を超
音波ホーン５で押圧し、超音波ホーン５を超音波振動さ
せる。超音波ホーン５からの振動は、半導体素子４のみ
ならず、半導体素子４を介して半導体素子底面および側
底部のインジウム膜３に伝わり、半導体素子４およびイ
ンジウム膜３、そして電極２を激しく超音波振動させる
（同図（ｂ））。この超音波振動による摩擦熱でインジ
ウム膜３が溶融し半導体素子４は電極２上に固着される
（同図（ｃ））。なお図２では、半導体素子４の上面に
超音波ホーン５を接触させているが、半導体素子４の側
面あるいは基板１の底面や側面に超音波ホーン５を接触
させて超音波振動させても構わない。
【００１９】前記の加熱および超音波振動のいずれの方
法でも実使用上問題のない水準で半導体素子を電極上に
固着できるが、より迅速且つ強固に固着するには、超音
波振動又はスクラブにより半導体素子を電極に固着した
後、約２００〜２５０℃に加熱してエージングを行うこ
とが推奨される。
【００２０】
【発明の効果】本発明の実装構造では、めっきにより電
極上に形成したインジウム膜で半導体素子を固着する構
成としたので、インジウムの電極上への塗布量を厳密に
制御でき、半導体素子を電極上に確実に実装できる。ま
た、電極上の所定位置にインジウム膜を形成した基板を
予め作製しておき、この基板に半導体素子を実装する場
合には、従来のような半導体素子の実装時にインジウム
を塗布する工程は不要となるので半導体実装工程におけ
る作業効率が向上する。
【００２１】また、インジウム膜の膜厚を５〜１０μｍ
の範囲にすると、半導体素子が発光素子である場合に発
光効率の低下や色調のバラツキを一層防止でき、さらに
は発光素子がＺｎＳｅ系発光素子である場合にはその効
果がより一層奏される。
【図面の簡単な説明】
【図１】 本発明の実装構造の一例を示す工程図であ
る。
【図２】 超音波振動によるインジウム膜の溶融を説明
する図である。
【図３】 従来の実装構造を示す工程図である。
【符号の説明】
１ チップ基板 ２ 電極 ３ インジウム膜 ４ 半導体素子 ５ 超音波ホーン ６ 溶融インジウム ７ ピン

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 めっきにより電極上に形成したインジウ
    ム膜で半導体素子を固着することを特徴とする半導体素
    子の実装構造。
  2. 【請求項２】 前記インジウム膜の膜厚が５〜１０μｍ
    の範囲である請求項１記載の実装構造。
  3. 【請求項３】 前記半導体素子がＺｎＳｅ系発光素子で
    ある請求項１又は２記載の実装構造。
JP2001151836A 2001-05-22 2001-05-22 半導体素子の実装構造 Pending JP2002353251A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001151836A JP2002353251A (ja) 2001-05-22 2001-05-22 半導体素子の実装構造
US10/150,977 US6686607B2 (en) 2001-05-22 2002-05-21 Structure and method for mounting a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001151836A JP2002353251A (ja) 2001-05-22 2001-05-22 半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JP2002353251A true JP2002353251A (ja) 2002-12-06

Family

ID=18996605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001151836A Pending JP2002353251A (ja) 2001-05-22 2001-05-22 半導体素子の実装構造

Country Status (2)

Country Link
US (1) US6686607B2 (ja)
JP (1) JP2002353251A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981073A (en) * 1973-06-21 1976-09-21 Varian Associates Lateral semiconductive device and method of making same
US3982260A (en) * 1975-08-01 1976-09-21 Mobil Tyco Solar Energy Corporation Light sensitive electronic devices
JPS59124713A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 液相エピタキシヤル成長方法
US5045409A (en) * 1987-11-27 1991-09-03 Atlantic Richfield Company Process for making thin film solar cell
JP2652072B2 (ja) * 1990-02-26 1997-09-10 キヤノン株式会社 遮光層の形成方法
US5818072A (en) * 1992-05-12 1998-10-06 North Carolina State University Integrated heterostructure of group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5384267A (en) * 1993-10-19 1995-01-24 Texas Instruments Incorporated Method of forming infrared detector by hydrogen plasma etching to form refractory metal interconnects
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3201957B2 (ja) * 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
DE19747846A1 (de) * 1997-10-30 1999-05-06 Daimler Benz Ag Bauelement und Verfahren zum Herstellen des Bauelements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017534178A (ja) * 2014-10-31 2017-11-16 ゼネラル・エレクトリック・カンパニイ 非磁性パッケージおよび製造方法

Also Published As

Publication number Publication date
US20020175331A1 (en) 2002-11-28
US6686607B2 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
JP6691184B2 (ja) 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
US8088635B2 (en) Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
US9847463B2 (en) Method of manufacturing light emitting device including metal patterns and cut-out section
JP5113349B2 (ja) Ｒｇｂ熱隔離基板
JP4668722B2 (ja) サブマウント及びその製造方法
JP2012074753A (ja) 発光ダイオードパッケージ
TW201143023A (en) Light emitting diode package, lighting device and light emitting diode package substrate
WO2006080408A1 (ja) 発光素子及び発光素子の製造方法
JP2003163381A (ja) 表面実装型発光ダイオード及びその製造方法
JP4003866B2 (ja) 表面実装型発光ダイオード及びその製造方法
JP2003347650A (ja) 半導体発光装置
JP4121591B2 (ja) 半導体レーザ装置の製造方法
JPH11186331A (ja) 半導体装置およびその製造方法
JP2002353251A (ja) 半導体素子の実装構造
JP2010087181A (ja) 光素子用パッケージ、半導体発光装置および照明装置
TWI546916B (zh) 半導體封裝結構與其製造方法
JP2002118137A (ja) 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JP4632427B2 (ja) 発光ダイオード組立体の組立方法および発光ダイオード組立体
JP2006286666A (ja) 半導体装置の製造方法
JPH11251645A (ja) 半導体発光装置
JP2001127348A (ja) 発光ダイオードチップとそのバンプ形成方法
KR101637327B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
CN100353577C (zh) 具倒装发光二极管的发光装置制造方法
TWI303960B (en) A manufacture method of a printed circuit board of a light-emitting diode and a structure thereof
JP2005158932A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216