DE69628767T2 - Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit - Google Patents

Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit Download PDF

Info

Publication number
DE69628767T2
DE69628767T2 DE69628767T DE69628767T DE69628767T2 DE 69628767 T2 DE69628767 T2 DE 69628767T2 DE 69628767 T DE69628767 T DE 69628767T DE 69628767 T DE69628767 T DE 69628767T DE 69628767 T2 DE69628767 T2 DE 69628767T2
Authority
DE
Germany
Prior art keywords
semiconductor device
encapsulant
anhydride
substrate
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69628767T
Other languages
English (en)
Other versions
DE69628767D1 (de
Inventor
Kazunori Hirakata-shi Omoya
Takashi Yao-shi Oobayashi
Wataru Hirakata-shi Sakurai
Mitsuru Katano-shi Harada
Yoshihiro Higashiosaka-shi Bessho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69628767D1 publication Critical patent/DE69628767D1/de
Publication of DE69628767T2 publication Critical patent/DE69628767T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

  • Diese Erfindung betrifft im Allgemeinen eine Packung einer Halbleitereinheit und ein Packungsverfahren für eine Halbleitereinheit. Genauer gesagt, die vorliegende Erfindung betrifft eine Technik, in der eine Halbleitervorrichtung auf ein Substrat durch ein Flip-Chip-Bonding-Verfahren aufgebracht wird, mit einem zwischengelagerten leitfähigen Adhäsiv. Das Substrat und die Halbleitervorrichtung sind mechanisch miteinander verbunden, wobei zwischen ihnen eine Einkapselungsschicht vorgesehen ist.
  • Im Allgemeinen werden Lötverbindungen verwendet, um Verbindungen zwischen Verbindungsterminalen von elektronischen Komponenten sicherzustellen, wie bei Halbleitervorrichtungen und bei Terminalelektroden von Schaltkreislaufmustern auf einem Substrat. Mit dem Fortschreiten der Verringerung der Größe von Halbleiterpackungen wurde auch der Abstand zwischen Verbindungsterminalen reduziert, z.B. aufgrund der Erhöhung der Anzahl an Verbindungsenden. Also ist es für übliche Lötverfahren schwierig, mit diesen Entwicklungen Schritt zu halten, da sie große Adhäsivflächen benötigen.
  • Verschiedene Versuche von Flip-Chip-Bonding-Verfahren wurden gemacht, wobei der Chip umgedreht oder invertiert wird, so dass seine Oberfläche mit dem aktiven Element dem Substrat zugewandt ist und direkt mit dem Substrat mit den Terminalelektroden verbunden ist. Solche Verfahren wurden vorgeschlagen für die effektive Verwendung von Packungsflächen. Typische Beispiele der Flip-Chip-Bonding-Verfahren sind unten beschrieben.
  • (1) Übergang durch ein Mittel mit einem geringen Schmelzpunkt
  • Wie in 8 gezeigt, wird eine Lötbumpelektrode 8 auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 geformt. Die Lötbumpelektrode 8 ist ausgerichtet mit der Terminalelektrode 5 auf einem Substrat 6. Anschließend wird das Lötmaterial geschmolzen, um eine elektrische Verbindung zwischen der Halbleitervorrichtung 1 und dem Substrat 6 sicherzustellen. 9 zeigt eine Technik, die ähnlich der der 8 ist. In dieser Technik wird eine Bumpelektrode 3 aus Gold geformt. Eine Ablagerung eines Metalls mit einem geringen Schmelzpunkt, z.B. ein Depot 9 an Indium, wird zwischen der Goldbumpelektrode 3 und der Terminalelektrode 5 geformt. Das Indiumdepot 9 wird geschmolzen und die Bumpelektrode 3 und die Terminalelektrode 5 werden elektrisch miteinander verbunden. Anschließend werden die Halbleitervorrichtung 1 und das Substrat 6 mechanisch miteinander verbunden, mit einer Einkapselungsschicht 10, die zwischen ihnen eingelagert ist.
  • (2) Übergang durch Härtungskontraktionsspannung
  • Wie in 10 gezeigt, wird eine Bumpelektrode 3 aus Gold auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 geformt. Ausrichtung der Bumpelektrode 3 auf der Halbleitervorrichtung 1 mit einer Terminalelektrode 5 auf einem Substrat 6 wird durchgeführt. Anschließend wird ein Einkapselungsmaterial zwischen die Halbleitervorrichtung 1 und das Substrat 6 eingefüllt. Dieses Einkapselungsmaterial härtet aus, um eine Einkapselungsschicht 12 zu formen. Kontraktionsspannung, die sich durch eine solche Härtung ergibt, resultiert in der Anwendung einer Kompressionsspannung zwischen Bumpelektrode 3 und der Terminalelektrode 5, so dass die Bumpelektrode 3 und die Terminalelektrode 5 elektrisch miteinander verbunden und, zur gleichen Zeit, die Halbleitervorrichtung 1 und das Substrat 6 miteinander mechanisch verbunden sind. Zusätzlich, um Verbindungszuverlässigkeit zu erhöhen, kann ein Depot 11 an Gold auf der Terminalelektrode 5 geformt werden (siehe 10).
  • (3) Übergang durch ein anisotropes leitfähiges Adhäsiv
  • Wie in 11 gezeigt, wird eine Bumpelektrode 3 aus Gold auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 geformt. Ein anisotropes, leitfähiges Adhäsiv, das ein Bindemittel umfasst, in welchem leitfähige Partikel dispergiert sind, wird zwischen Halbleitervorrichtung 1 und Substrat 6 gefüllt. Dieses leitfähige Adhäsiv wird erwärmt, während zur gleichen Zeit Druck aufgebracht wird, wobei es härtet, um eine anisotrope, leitfähige Adhäsivschicht 13 zu formen. Als Resultat werden die Bumpelektrode 3 und die Terminalelektrode 5 elektrisch miteinander verbunden und, zur gleichen Zeit, werden die Halbleitervorrichtung 1 und das Substrat 6 mechanisch miteinander verbunden.
  • (4) Übergang durch leitfähiges Adhäsiv
  • Wie in 12 gezeigt, wird eine Bumpelektrode 3 aus Gold auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 geformt. Anschließend wird ein leitfähiges Adhäsiv auf die Bumpelektrode 3 überführt. Ausrichtung der Bumpelektrode 3 mit einer Terminalelektrode 5, geformt auf einem Substrat 6, wird durchgeführt und anschließend wird das überführte leitfähige Adhäsiv gehärtet, um eine leitfähige Adhäsivschicht 4 zu formen. Als Resultat werden die Bumpelektrode 3 und die Terminalelektrode 5 elektrisch miteinander verbunden, mit der dazwischengelagerten leitfähigen Adhäsivschicht 4. Ein Einkapselungsmaterial wird zwischen die Halbleitervorrichtung 1 und das Substrat 6 gefüllt, wodurch die Halbleitervorrichtung 1 und das Substrat 6 mechanisch miteinander verbunden werden. Dieses Einkapselungsmaterial härtet, um eine Einkapselungsschicht 7 zu formen, wodurch die Halbleitervorrichtung 1 und das Substrat 6 mechanisch miteinander verbunden werden. Ein typisches Einkapselungsmaterial weist eine Zusammensetzung auf, im Wesentlichen geformt aus (a) einem Harzbindemittel, einschließlich eines Epoxyharzes vom Cresol-NOVOLAC-Typ und ein Phenolharz vom NOVOLAC-Typ (Härtungsmittel) und (b) einen Füllstoff, geformt aus dielektrischen Partikeln.
  • Die oben beschriebenen Packungsverfahren (1)–(4) weisen allerdings jeweils Nachteile auf.
  • Die Packungsverfahren (1) und (2) haben das Problem, da ihre Strukturen Schwierigkeiten haben thermische Spannungen, erzeugt durch den Unterschied des Expansionskoeffizienten zwischen Halbleitervorrichtung und Substrat, zu reduzieren, dass sie ungeeignet für Anwendungen sind, in welchen Verbindungsstabilität über einen breiten Temperaturbereich erforderlich ist.
  • Im Folgenden wird das Packungsverfahren (3) diskutiert. Das Packungsverfahren (3) verwendet ein anisotropes, leitfähiges Adhäsiv, das ein Harzbindemittel enthält, geformt aus einem Harzmaterial mit hoher Flexibilität, wodurch es möglich gemacht wird, thermische Spannungen zu reduzieren. Trotz solch eines Vorteils nimmt die hygroskopische Eigenschaft des Harzbindemittels zu und das Packungsverfahren (3) leidet an Problemen im Hinblick auf die Verbindungsstabilität bei Bedingungen hoher Luftfeuchtigkeit. Im Packungsverfahren (3) ist es zusätzlich möglich, thermische Spannungen zu reduzieren durch Anpassen des thermischen Expansionskoeffizienten des Bindemittels an den thermischen Expansionskoeffizienten der Halbleitervorrichtung 1 und an den thermischen Expansionskoeffizienten des Substrats 6. Wie dem auch sei, ein Füllstoff mit einem geringen thermischen Expansionskoeffizienten ist in großen Mengen enthalten, so dass Verbindungszuverlässigkeit im frühen Stadium sehr wahrscheinlich abnimmt.
  • Schließlich wird das Packungsverfahren (4) diskutiert. Dieses Packungsverfahren (4) ist fähig, thermische Spannung zu reduzieren, durch ein leitfähiges Adhäsiv mit Flexibilität und durch Anpassen des thermischen Expansionskoeffizienten des Einkapselungsmaterials an den thermischen Expansionskoeffizienten der Halbleitervorrichtung 1 und den thermischen Expansionskoeffizienten des Substrats 6. Aufgrund solch eines Vorteils scheint das Packungsverfahren (4) das attraktivste Verfahren zu sein, verglichen mit den anderen Packungsverfahren.
  • Wie dem auch sei, das Packungsverfahren (4) hat die folgenden Nachteile. Das zuvor beschriebene Einkapselungsmittel, geformt aus einer Mischzusammensetzung aus (A) einem Epoxyharz von Cresol-NOVOLAC-Typ und (B) einem Phenolharz vom NOVO-LAC-Typ, hat einen hohen Viskositätskoeffizienten. Darüber hinaus erfordert die Anpassung der thermischen Expansionskoeffizienten einen hohen Anteil des Gehalts an Füllstoff im Einkapselungsmittel, was zu einem weiteren Anstieg der Viskosität des Einkapselungsmittels führt. Daher wird es notwendig, zur Zeit der Einfüllung solch eines Einkapselungsmittels zwischen Halbleitervorrichtung und Substrat, dass das Einkapselungsmittel auf bis zu 70–80 Grad Celsius erwärmt wird, oder mehr, um die Viskosität zu verringern. Dies resultiert in einer schlechten Produktivität. Zur Zeit der Einfüllung des Einkapselungsmittels können weiter leitfähige Verbindungen durch thermische Spannung beschädigt werden, hervorgerufen durch die unterschiedliche thermische Expansion wenn die Temperatur erhöht wird, wodurch die Verbindungszuverlässigkeit verringert wird.
  • Andererseits kann ein Harzbindemittel als Einkapselungsmittel verwendet werden, geformt im Wesentlichen aus (A) einem Polyepoxid mit einer sehr geringen Viskosität bei normaler Raumtemperatur, und (B) einem Säureanhydrid. Es sollte bemerkt werden, dass der Ausdruck "Polyepoxid" ein allgemeiner Ausdruck für Epoxyharze und/oder Epoxyverbindungen ist. Wie dem auch sei, wird eine große Menge eines Füllstoffs zu solch einem Harzbindemittel gegeben, zum Zweck der Reduktion des thermischen Expansionskoeffizienten, so wird dies die Viskosität des Einkapselungsmittels gering halten aber den Thixotropieindex erhöhen. Dies ruft das Problem hervor, dass das Einkapselungsmittel nicht fähig ist zwischen Halbleitervorrichtung und Substrat einzutreten, oder das Problem, selbst wenn das Einkapselungsmittel fähig ist dort einzutreten, dass dieser Eintritt begleitet wird durch die Erzeugung einer großen Anzahl an Luftbläschen. Die Gegenwart solcher Luftbläschen im Einkapselungsmittel trägt zur Nichteinheitlichkeit bei, z.B. im Hinblick auf thermische Expansion des gehärteten Einkapselungsmittels. Verbindungszuverlässigkeit ist reduziert. Aus diesem Grund wurde es als unpraktisch angesehen ein Harz aus Polyepoxid und ein Säureanhydrid als Bindemittel zu verwenden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Unter Berücksichtigung der oben beschriebenen Probleme der Verfahren des Standes der Technik wurde die vorliegende Erfindung fertiggestellt. In Übereinstimmung damit ist es ein allgemeines Ziel der vorliegenden Erfindung eine verbesserte Packung einer Halbleitereinheit zur Verfügung zu stellen, und ein damit in Beziehung stehendes Packungsverfahren, fähig zum Erreichen einer hohen Verbindungszuverlässigkeit und einer hohen Produktivität. Die Erfinder der vorliegenden Erfindung haben die Beschränkungen der Eigenschaften von Viskosität und Thixotropieindex untersucht, notwendig zum Erhalt erwünschter Einkapselungseigenschaften von Füllstoffen. Es sollte bemerkt werden, dass der Ausdruck "Polyepoxid" ein allgemeiner Ausdruck für Epoxyharze und/oder Epoxyverbindungen ist.
  • JP-A-06-224259 beschreibt ein Halbleiterelement, wobei der Raum zwischen Halbleiterchip und dem isolierenden Substrat mit einem Harz gefüllt ist.
  • US-A-5 218 234 offenbart ein ähnliches Element, auch enthaltend ein Harz in dem Raum, erhalten wenn Chip und Substrat verbunden werden. Keines dieser Dokumente offenbart die spezifische Harzzusammensetzung der vorliegenden Erfindung.
  • "Adhesives", Band 37, Nr. 2, 1993 offenbart, dass spezifische Verbindungen einen Iatenten härtungsbeschleunigenden Effekt zeigen, wenn sie mit Epoxyharzen verwendet werden.
  • "CMC-Latest Technologies for Polymer Additive", offenbart die Eignung spezifischer Verbindungen als Härtungsbeschleuniger für Epoxyharze zu agieren.
  • "Adhesives", Band 36, Nr. 8, 1992 offenbart eine Verbindung FUJICURE, die als latenter Härtungsbeschleuniger für Epoxyharze dient.
  • Die Erfinder der vorliegenden Erfindung haben die Tatsache herausgefunden, dass der Grund, aufgrund dessen übliche Materialien ungeeignet für ein Einkapselungsmittel sind, nicht nur in der Viskosität manifestiert ist sondern auch im Thixotropieindex (hoher Thixotropieindex). Zum Beispiel für die Harzbindemittel, die Polyepoxide und Säureanhydride enthalten, haben die Erfinder der vorliegenden Erfindung herausgefunden, dass die Fließfähigkeit beeinträchtigt wird durch die Interaktion zwischen freier Säure im Säureanhydrid und polaren Gruppen auf der Oberfläche eines Füllstoffs. Aufgrund dieses Befundes, herausgefunden durch die vorliegenden Erfinder, werden die folgenden Mittel zur Verfügung gestellt, um das Ziel der vorliegenden Erfindung zu erreichen.
  • Genauer gesagt, in Übereinstimmung mit der vorliegenden Erfindung wird eine Zusammensetzung, weiter definiert in den Ansprüchen, deren Viskosität und deren Thixotropieindex unterhalb 100 Pa•s bzw. unterhalb 1,1 sind, als Einkapselungsmaterial beim Flip-Chip-Bonding verwendet. Diese Zusammensetzung härtet aus, um eine Einkapselungsschicht zu formen, durch welche eine Halbleitervorrichtung und ein Substrat mechanisch miteinander verbunden werden.
  • Die vorliegende Erfindung stellt eine Packung einer Halbleitereinheit zur Verfügung, wie in Anspruch 1 definiert, sowie ein Packungsverfahren, wie in Anspruch 8 definiert.
  • Bevorzugte Ausführungsformen sind in den Unteransprüchen definiert.
  • Die Einkapselungsschicht, die mechanisch eine Halbleitervorrichtung und ein Substrat miteinander verbindet, ist aus einem Einkapselungsmittel geformt, das in einem Pac kungsschritt in flüssiger Form vorliegt und das vorzugsweise nicht nur einen geringen Viskositätskoeffizienten von unterhalb 100 Pa•s aufweist sondern auch einen geringen Thixotropieindex von unterhalb 1,1. Als Resultat dieser Ausführung fließt, in einem Packungsschritt, ein Einkapselungsmittel einfach und gleichmäßig in kleine Zwischenräume, ohne dass Luftbläschen eingeschlossen werden. Die Temperatur beim Einfüllen kann verringert werden. Diese Ausführungen machen es möglich, nicht nur die elektrische Verbindungszuverlässigkeit zu erhöhen (z.B. die Adhäsion von Halbleitervorrichtung auf Substrat und die Widerstandsfähigkeit gegenüber einem thermischen Schock), sondern auch die Produktivität.
  • Die Zusammensetzung umfasst im Wesentlichen (A) ein Harzbindemittel, das mindestens ein Polyepoxid, ein Anhydrid einer Carboxylsäure, einen Rheologiemodifikatoren und einen latenten Härtungsbeschleuniger enthält, und (B) einen Füllstoff, geformt aus einem dielektrischen Material. Vorzugsweise agiert der Rheologiemodifikator um die Interaktion zwischen einer freien Säure im Anhydrid der Carboxylsäure und einer polaren Gruppe auf der Oberfläche eines Füllstoffs zu verhindern.
  • Es ist bevorzugt, dass der Rheologiemodifikator eine Substanz enthält, fähig zur selektiven Adsorption der freien Säure im Anhydrid der Carboxylsäure.
  • Es ist bevorzugt, dass der Rheologiemodifikator eine Lewis-Base-Verbindung ist.
  • Es ist bevorzugt, dass der Rheologiemodifikator entweder eine tertiäre Aminverbindung, eine tertiäre Phosphinverbindung, ein quaternäres Ammoniumsalz, ein quaternäres Phosphoniumsalz oder eine heterocyclische Verbindung, die in einem cyclischen Anteil ein Stickstoffatom enthält, ist.
  • Wie oben beschrieben wird das Einkapselungsmittel geformt im Wesentlichen aus (A) einem Epoxyharz vom Säureanhydrid-Härtungstyp und (B) einem Material mit einem geringen thermischen Expansionskoeffizienten (z.B. ein dielektrisches Material). Diese Ausführung reduziert die thermische Spannung, aufgebracht auf die Einkapselungsschicht. Zusätzlich ist der verwendete Rheologiemodifikator ein Rheologiemodifikator, der die Interaktion zwischen einer freien Säure in dem Säureanhydrid und einer polaren Gruppe auf der Oberfläche des Füllstoffs verhindert und also sicherstellt, dass ein geringer Viskositätskoeffizient und ein geringer Thixotropieindex erhalten werden können.
  • Es ist bevorzugt, dass das Anhydrid der Carboxylsäure im Harzbindemittel mindestens ein Anhydrid einer alicyclischen Säure umfasst.
  • Es ist bevorzugt, das das zuvor genannte alicyclische Säureanhydrid mindestens ein Anhydrid einer Trialkyltetrahydrophthalsäure enthält.
  • Die Eigenschaften der alicyclischen Säureanhydride mit geringer Wasserabsorption werden verwendet, um dem Harzbindemittel die erwünschte Widerstandsfähigkeit gegenüber Feuchtigkeit zu verleihen. Zusätzlich ist die Viskosität des Harzbindemittels, das im Packungsschritt in flüssiger Form vorliegt, gering, so dass die Einfüllung des Einkapselungsmittels in kurzer Zeit erfolgreich beendet werden kann. Die Produktionskosten können gesenkt werden.
  • Es ist bevorzugt, dass die Bumpelektrode der Halbleitervorrichtung eine Stud-Bumpelektrode ist, mit einer zweistufigen Auswuchsstruktur.
  • Solch eine Anordnung macht es möglich, die Dichte der Bumpelektrode zu erhöhen. Wird eine Halbleitervorrichtung auf ein Substrat montiert, so werden dicht gepackte Bumpelektroden der Halbleitervorrichtung und Terminalelektroden des Substrats elektrisch miteinander verbunden.
  • Anschließend wird ein Einkapselungsmittel mit einem geringen Viskositätskoeffizienten und einem geringen Thixotropieindex verwendet, so dass es einfach in die Lücke, definiert zwischen Halbleitervorrichtung und Substrat, fließen und diese ausfüllen kann. Als Resultat werden, selbst bei hochdichten Halbleitereinheiten, die elektrische und die mechanische Verbindung zwischen Halbleitervorrichtung und Substrat verbessert in ihrer Zuverlässigkeit.
  • Die vorliegende Erfindung stellt auch ein Packungsverfahren für eine Halbleitereinheit zur Verfügung, wie in Anspruch 8 definiert, wobei eine Halbleitervorrichtung mit einer Elektrodenanschlussfläche auf ein Substrat mit einer Terminalelektrode montiert wird. Genauer gesagt, dieses Verfahren umfasst:
    • (a) einen ersten Schritt der Formung einer Bumpelektrode auf besagter Elektrodenanschlussfläche besagter Halbleitervorrichtung;
    • (b) einen zweiten Schritt der Anwendung eines leitfähigen Adhäsivs um die Spitze besagter Bumpelektrode;
    • (c) einen dritten Schritt, umfassend: Durchführen einer Justierung (Ausrichtung) besagter Bumpelektrode und besagter Terminalelektrode; Platzieren besagter Halbleitervorrichtung auf besagtes Substrat; und Etablieren, durch besagtes leitfähiges Adhäsiv, eine elektrische Verbindung zwischen besagter Bumpelektrode und besagter Terminalelektrode;
    • (d) einen vierten Schritt der Herstellung eines Einkapselungsmittels, geformt aus einer Zusammensetzung mit einer Viskosität und einem Thixotropieindex von unterhalb 100 Pa•s bzw. unterhalb 1,1;
    • (e) einen fünften Schritt des Füllens einer Lücke, definiert zwischen besagter Halbleitervorrichtung und besagtem Substrat, mit besagtem Einkapselungsmittel; und
    • (f) einen sechsten Schritt, der Härtung besagten Einkapselungsmittels, um besagte Halbleitervorrichtung und besagtes Substrat mechanisch miteinander zu verbinden, wobei die Zusammensetzung wie in Anspruch 8 definiert ist.
  • Das das Einkapselungsmittel nicht nur einen niedrigen Viskositätskoeffizienten von unterhalb 100 Pa•s sondern auch einen geringen Thixotropieindex von unterhalb 1,1 aufweist, ist es für solch ein Einkapselungsmittel in einer Packungsstufe möglich, einfach selbst in schmale Lücken hineinzufließen und sich dort zu verteilen, ohne dass Luftbläschen eingeschlossen werden. Die Temperatur der Einfüllung kann verringert werden. Diese Ausführungen machen es möglich, nicht nur die elektrische Verbindungszuverlässigkeit zu erhöhen (z.B. Adhäsion von Halbleitervorrichtung auf Substrat und Widerstandsfähigkeit gegenüber einem thermischen Schock), sondern auch die Produktivität. Weiterhin kann die Packungszeit verkürzt werden.
  • Die Zusammensetzung in dem vierten Schritt umfasst im Wesentlichen (A) ein Harzbindemittel, das mindestens ein Polyepoxid, ein Anhydrid einer Carboxylsäure, einen Rheologiemodifikatoren und einen latenten Härtungsbeschleuniger enthält, und (B) einen Füllstoff, der aus einem dielektrischen Material geformt ist, wobei der Rheologiemodifikator die Interaktion zwischen einer freien Säure im Anhydrid der Carboxylsäure und einer polaren Gruppe auf der Oberfläche des Füllstoffs unterdrückt.
  • Solch eine Ausführung macht es möglich sowohl die Viskosität als auch den Thixotropieindex des Einkapselungsmittels im fünften Schritt zu verringern. Zusätzlich ist das Einkapselungsmittel im Wesentlichen geformt aus (A) einem Epoxyharz vom Säureanydrid-Härtungstyp und (B) einem Material mit einem geringen thermischen Expansionskoeffizienten (z.B. einem dielektrischen Material). Diese Ausführung reduziert die thermische Spannung, aufgebracht nach der Packung auf die Einkapselungsschicht.
  • Es ist bevorzugt, dass der Rheologiemodifikator eine Substanz enthält, die auch als Härtungsbeschleuniger für ein Einkapselungsmittel vom Doppelflüssigkeitsepoxyharztyp dient, in einer solch geringen Spurenmenge, so dass die Substanz ihre Härtungsfunktion nicht zeigt.
  • Solch eine Ausführung kontrolliert das Einkapselungsmittel in solch einer Art und Weise, dass das Einkapselungsmittel nicht die Härtung zwischen dem vierten Schritt und dem fünften Schritt startet sondern erst im sechsten Schritt gehärtet wird. Wenn im sechsten Schritt gehärtet wird, ist ein Rheologiemodifikator in das Netzwerk der Einkapselungsharzschicht eingefügt. Dies eliminiert die Möglichkeit, dass die Zugabe eines Rheologiemodifikatoren die Widerstandsfähigkeit gegenüber Wärme und die Widerstandsfähigkeit gegenüber Feuchtigkeit reduziert.
  • Es ist bevorzugt, dass das Anhydrid der Carboxylsäure im Harzbindemittel des vierten Schrittes mindestens ein Anhydrid einer alicyclichen Säure enthält.
  • Es ist bevorzugt, dass das alicyclische Säureanhydrid der vierten Stufe mindestens ein Anhydrid einer Trialkyltetrahyrophthalsäure enthält.
  • Da das Anhydrid einer alicyclischen Säure eine geringe Viskosität ebenso wie eine geringe Wasserabsorption aufweist, wird die Zeit, benötigt zur Einfüllung des Einkapselungsmittels im sechsten Schritt reduziert und die Widerstandsfähigkeit gegenüber Feuchtigkeit ist verbessert.
  • Es ist bevorzugt, dass die Bumpelektrode im ersten Schritt eine Stud-Bumpelektrode ist, mit einer zweistufigen Auswuchsstruktur.
  • Solch eine Ausführung ermöglicht die hochdichte Anordnung von Bumpelektroden, und das Einkapselungsmittel, das eine geringe Viskosität und auch einen geringen Thixotropieindex aufweist, verteilt sich einfach selbst in kleine Lücken, definiert zwischen den dichtgepackten Bumpelektroden und Terminalelektroden der Substrate. Als Resultat sind elektrische und mechanische Verbindungen zwischen Halbleitervorrichtung und Substrat in ihrer Zuverlässigkeit verbessert.
  • Es ist bevorzugt, dass im fünften Schritt das Einkapselungsmittel zwischen Halbleitervorrichtung und Substrat bei Raumtemperatur eingespritzt wird. Solch eine Ausführung erreicht eine Reduktion der thermischen Spannung, wodurch die Widerstandsfähigkeit gegenüber einem thermischen Schock verbessert wird. Als Resultat wird eine Halbleitereinheitpackung mit verbesserter elektrischer Verbindungszuverlässigkeit erhalten.
  • Es ist bevorzugt, dass im fünften Schritt das Einkapselungsmittel zwischen Halbleitervorrichtung und Substrat unter einer Bedingung eines verringerten Drucks (depressurized condition) eingespritzt wird.
  • Solch eine Ausführung ermöglicht nicht nur eine Verbesserung im Hinblick auf die Produktivität sondern stellt auch eine Packung einer Halbleitereinheit mit verbesserter elektrischer Verbindungszuverlässigkeit zur Verfügung.
  • Es ist bevorzugt, dass im vierten Schritt die Zusammensetzung des Einkapselungsmittels hergestellt wird durch Zurverfügungstellen einer Mischung eines Anhydrids einer Carboxylsäure mit einem Teil eines Füllstoffs, Unterwerfen der Mischung einem Alterungsverfahren und Zugeben eines Polyepoxids und des verbleibenden Füllstoffs zur Mischung.
  • Als Resultat dieser Ausführung wird die Interaktion zwischen einer freien Säure und einer polaren Gruppe herabgesetzt. Dies ermöglicht die Herstellung eines Einkapselungsmittels mit einer geringen Viskosität und einem geringen Thixotropieindex.
  • Es ist bevorzugt, dass der Rheologiemodifikator eine Substanz enthält, fähig zur selektiven Adsorption der freien Säure im Anhydrid der Carboxylsäure.
  • Als Resultat dieser Ausführung wird eine freie Säure in einem Säureanhydrid selektiv durch einen Rheologiemodifikatoren adsorbiert, wodurch die Interaktion zwischen freier Säure und polarer Gruppe verhindert wird. Dies ermöglicht ein Einkapselungsmittel mit einer geringen Viskosität und einem geringen Thixotropieindex.
  • Es ist bevorzugt, dass der Rheologiemodifikator eine Lewis-Base-Verbindung ist.
  • Es ist bevorzugt, dass der Rheologiemodifikator entweder eine tertiäre Aminverbindung, eine tertiäre Phosphinverbindung, ein quaternäres Ammoniumsalz, ein quaternäres Phosphoniumsalz oder eine heterocyclische Verbindung, die in einem cyclischen Anteil ein Stickstoffatom enthält, ist.
  • Als Resultat dieser Ausführung wird Interaktion zwischen freier Säure und polarer Gruppe verhindert. Dies ermöglicht ein Einkapselungsmittel mit einer geringen Viskosität und einem geringen Thixotropieindex.
  • Die Eigenschaften eines alicyclischen Säureanhydrids mit geringer Wasserabsorption werden verwendet, um dem Harzbindemittel die erwünschte Widerstandsfähigkeit gegenüber Feuchtigkeit zu verleihen. Zusätzlich ist die Viskosität des Harzbindemittels, das im Packungsschritt im flüssigen Zustand vorliegt, gering, so dass die Einfüllung des Einkapselungsmittels in einer kurzen Zeit vervollständigt werden kann. Die Packungskosten werden verringert.
  • Es ist bevorzugt, dass Harzbindemittel und Füllstoff so angeordnet sind, dass sie eine einzelne Flüssigkeit sind und bleiben.
  • Solch eine Anordnung ermöglicht die einheitliche Verteilung des Füllstoffs, wodurch ein erwünschtes Einkapselungsmittel für die Herstellung von LSI zur Verfügung gestellt wird.
  • Es ist bevorzugt, dass das Harzbindemittel in der Zusammensetzung für das Einkapselungsmittel eine Zusammensetzung aufweist, wobei:
    • (a) das chemische Äquivalentverhältnis von Anhydrid der Carboxylsäure zum Polyepoxid im Bereich von 0,8 bis 1,1 liegt;
    • (b) der gewichtsprozentuale Anteil des Härtungsbeschleunigers zur Gesamtheit des Harzbindemittels im Bereich von 0,3 % bis 3 % ist; und
    • (c) der gewichtsprozentuale Anteil des Rheologiemodifikatoren zur Gesamtheit des Harzbindemittels im Bereich von 0,02 % bis 0,3 % ist.
  • Es ist weiter bevorzugt, dass diese Zusammensetzung folgendes erfüllt:
    • (A) ein Harzbindemittel, das mindestens ein Polyepoxid, ein Anhydrid einer Carboxylsäure, einen Rheologiemodifikatoren und einen latenten Härtungsbeschleuniger enthält, wobei der gewichtsprozentuale Anteil des Harzbindemittels im Bereich von 80 % bis 25 % ist; und
    • (B) einen Füllstoff, der aus einem dielektrischen Material geformt ist, wobei der gewichtsprozentuale Anteil des Füllstoffs im Bereich von 20 % bis 75 % ist; wobei das Einkapselungsmittel hergestellt wird durch: Zurverfügungstellung einer Mischung eines Anhydrids einer Carboxylsäure mit einem Teil des Füllstoffs; Unterwerfen der Mischung einem Alterungsverfahren; und Zugabe eines Polyepoxids und des verbleibenden Füllstoffs zur Mischung.
  • Als Resultat solch einer Ausführung wird die Interaktion zwischen der freien Säure im Anhydrid der Carboxylsäure und der polaren Gruppe auf der Oberfläche des Füllstoffs unterdrückt und der Thixotropieindex des Einkapselungsmittels wird verringert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht einer Halbleitereinheit einer Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung.
  • 2 ist eine Querschnittsansicht einer Verbindung (joint) der Halbleitereinheit aus 1.
  • 3 ist eine Querschnittsansicht einer Halbleitereinheit, geformt durch eine Stud-Bump-Technik, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 4(a)–4(e) sind Querschnittsansichten einer Halbleitereinheit in verschiedenen Verfahrensstufen einer Flip-Chip-Bonding-Technik einer Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung.
  • 5 ist ein Flussdiagramm, das die Stufen einer Flip-Chip-Bonding-Technik in einer Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung zeigt.
  • 6 zeigt die generische chemische Zusammensetzung eines Epoxyharzes vom Bisphenol-Typ in einem Harzbindemittel, verwendet in einer Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung.
  • 7 zeigt die generische chemische Zusammensetzung einer Trialkyltetrahydrophthalsäure in einem Harzbindemittel, verwendet in einer Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung.
  • 8 ist eine Querschnittsansicht einer üblichen Halbleitereinheit, wobei die Verbindung durch eine Lötbumpelektrode etabliert wird.
  • 9 ist eine Querschnittsansicht einer üblichen Halbleitereinheit, in welcher Verbindung durch eine Schicht aus einem niedrigschmelzenden Metall etabliert wird.
  • 10 ist eine Querschnittsansicht einer üblichen Halbleitereinheit, in welcher Verbindung durch Verwendung von Kontraktionsspannungen etabliert wird, ausgeübt wenn ein Einkapselungsharz härtet.
  • 11 ist eine Querschnittsansicht einer üblichen Halbleitereinheit, in welcher Verbindung durch ein anisotropes, leitfähiges Adhäsiv etabliert wird.
  • 12 ist eine Querschnittsansicht einer üblichen Halbleitereinheit, in welcher Verbindung durch ein leitfähiges Adhäsiv etabliert wird.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Bevorzugte Ausführungsformen der Erfindung sind beschrieben unter Verweis auf die begleitenden Zeichnungen.
  • 1 ist eine Querschnittsansicht, die eine Packung einer Halbleitereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt. 2 ist ein Querschnitt einer Verbindung der Packung einer Halbleitereinheit nach 1. Diese Packung einer Halbleitereinheit wird durch ein Flip-Chip-Bonding-Verfahren geformt. Referenzzeichen 1 benennt eine Halbleitervorrichtung, wie einen LSI-Chip. Referenznummer 2 benennt eine Elektrodenanschlussfläche, geformt auf der Halbleitervorrichtung 1. Referenznummer 3 benennt eine Bumpelektrode aus Gold. Referenznummer 4 benennt eine leitfähige Ad häsivschicht einer Zusammensetzung (d.h. eines leitfähigen Adhäsivs), im Wesentlichen geformt aus spezifischen Epoxyharzen und leitfähigen Pulvern, z.B. einer Legierung aus AgPd. Referenznummer 6 benennt ein Substrat, z.B. ein keramisches Substrat, auf welches die Halbleitervorrichtung 1 montiert ist. Referenznummer 5 benennt eine Terminalelektrode, geformt auf dem Substrat 6. Referenznummer 7 benennt eine Einkapselungsschicht, geformt aus einem Einkapselungsmittel. Solch ein Einkapselungsmittel ist im Wesentlichen geformt aus einem Epoxyharz vom Säureanhydrid-Härtungstyp. Dieses Einkapselungsmittel 7, wenn es fluid bleibt, hat einen Thixotropieindex von unterhalb 1,1 und einen Viskositätskoeffizienten von 100 Pa•s. Das Einkapselungsmittel 7 wird zwischen die Halbleitervorrichtung 1 und das Substrat 6 injiziert, durch Kapillaraktion, und dann gehärtet. Es sollte bemerkt werden, dass der Thixotropieindex der Index ist, ausgedrückt durch Δη/Δε, wobei ε die Scherrate und η der Viskositätskoeffizient ist. Hier ist der Thixotropieindex gezeigt, wenn die Scherrate ε in den Bereich von 2 (1/s) bis 20 (1/s) fällt.
  • 3 ist eine Querschnittsansicht einer Packung einer Halbleitereinheit, geformt durch ein Flip-Chip-Bonding-Verfahren, unter Verwendung einer Stud-Bumpelektrode. Die Packung einer Halbleitereinheit nach 3 und die Packung einer Halbleitereinheit nach 1 sind im Wesentlichen gleich, mit der Ausnahme, dass die zuerst genannte Packung eine Halbleitereinheit mit einer Stud-Bumpelektrode 14 verwendet, mit einer zweistufigen Auswuchsstruktur, anstelle der Bumpelektrode 13. Anwendung eines Flip-Chip-Bonding-Verfahrens unter Verwendung einer Stud-Bumpelektrode mit einer zweistufigen Auswuchsstruktur macht es möglich Halbleitervorrichtungen zu handhaben, mit einer größeren Anzahl an Elektrodenanschlussflächen, wie später detaillierter ausgeführt.
  • Ein Flip-Chip-Bonding-Verfahren, das die Stud-Bumpelektrode 14 der 3 verwendet, ist illustriert in den 4(a)–4(e) und 5. 4(a)–4(e) sind Querschnittsansichten einer Packung einer Halbleitereinheit in verschiedenen Stufen eines Flip-Chip-Bonding-Verfahrens. 5 ist ein Flussdiagramm, das die Stufen des Flip-Chip-Bonding-Verfahrens zeigt. Das Packungsverfahren wird Schritt für Schritt unter Verweis auf 5 beschrieben.
  • In Schritt ST1 wird ein Draht aus Gold (Au) verwendet, um Stud-Bumpelektroden 14 auf Elektrodenanschlussflächen 2 auf der Halbleitervorrichtung (LSI-Schip) 1 zu formen. In Schritt ST2 wird eine Nivelierung durchgeführt und jede Stud-Bumpelektrode 14 wird gegen eine Nivelierungsoberfläche gedrückt, so dass die Verbindungsenden der Stud-Bumpelektroden 14 miteinander in gleicher Ebene sind.
  • In Schritt ST3, wie in 4(a)–4(c) gezeigt, wird dann die Halbleitervorrichtung 1, mit der Seite der Stud-Bumpelektrode 14 nach unten, über ein Substrat 20 gebracht, unter Anwendung eines leitfähigen Adhäsivs 4a. Anschließend wird die Halbleitervorrichtung 1 in Richtung auf das Substrat 20 in solch einer Art und Weise abgesenkt, dass die Stud-Bumpelektrode 14 im leitfähigen Adhäsiv 4a auf dem Substrat 20 eintaucht. Anschließend wird die Halbleitervorrichtung 1 hochgenommen, wodurch als Resultat ein Transfer des leitfähigen Adhäsivs 4a auf die Stud-Bumpelektrode 14 vervollständigt wird.
  • In Schritten ST4 und ST5, wie in 4(d) gezeigt, wird dann die Halbleitervorrichtung 1 auf das keramische Substrat 6 platziert, mit den darauf vorgesehenen Terminalelektroden 5. Zu dieser Zeit wird die Ausrichtung der Stud-Bumpelektrode 14 der Halbleitervorrichtung 1 mit der Terminalelektrode 5 des Substrats 6 durchgeführt und das leitfähige Adhäsiv 4a wird erwärmt, um auszuhärten, um die leitfähige Adhäsivschicht 4 zu formen. Als ein Resultat davon wird die Stud-Bumpelektrode 14 der Halbleitervorrichtung 1 mit der Terminalelektrode 5 des Substrats 6 elektrisch verbunden.
  • Im Schritt ST6 wird ein Test für die Gegenwart oder Abwesenheit eines elektrischen Verbindungsversagens durchgeführt. Wird ein elektrisches Verbindungsversagen gefunden, wird Chipaustausch in Schritt ST7 durchgeführt, und der Flip-Chip-Bonding-Prozess kehrt zu Schritt ST4 zurück. Wird kein elektrisches Verbindungsversagen gefunden, so schreitet das Verfahren zu Schritt ST8 fort.
  • In Schritt ST8 wird ein Einkapselungsmittel, geformt aus einer Zusammensetzung mit einer geringen Viskosität von unterhalb 100 Pa•s und einem geringen Thixotropieindex von unterhalb 1,1, zwischen die Halbleitervorrichtung 1 und das Substrat 6 bei normaler Raumtemperatur eingespritzt, um die verbindenden Teile mit Harz einzukapseln. Anschließend wird in Schritt ST9 eine Erwärmungsbehandlung durchgeführt, um ein Harzbindemittel, enthalten im injizierten Einkapselungsmittel zu härten. Als Resultat davon wird die Einkapselungsschicht 7 geformt (siehe 4(e)), wodurch die Halbleitervorrichtung 1 und das Substrat 6 mechanisch miteinander durch die Einkapselungsschicht 7 verbunden werden.
  • In Schritt ST10 wird ein letzter Test durchgeführt und der Flip-Chip-Bonding-Prozess ist vollendet.
  • Die vorliegende Ausführungsform verwendet ein Einkapselungsmittel mit geringer Viskosität und geringem Thixotropieindex. Dies stellt die Vorteile zur Verfügung, dass das Einspritzverfahren für das Einkapselungsmittel gut durchgeführt werden kann, selbst bei Raumtemperatur, und dass das eingespritzte Einkapselungsmittel einfach fließt und sich gut verteilt, um kleine Lücken zwischen der Halbleitervorrichtung 1 und dem Substrat 6 auszufüllen. Dies spart Zeit ein und die Verbindungszuverlässigkeit einer Verbindung, hergestellt durch das leitfähige Adhäsiv 4, kann beibehalten werden. Zusätzlich dazu ist das Einkapselungsmittel eine Zusammensetzung, im Wesentlichen geformt aus (a) einem Epoxyharz vom Säureanhydrid-Härtungstyp mit verbesserter Fließfähigkeit und (b) einem Füllstoff, wie verschmolzenem Silica, d.h., das Einkapselungsmittel ist eine Zusammensetzung die einen geringen thermischen Expansionskoeffizienten nach Härtung aufweist. Da der Koeffizient der thermischen Expansion der Einkapselungsschicht 7 gering ist, kontrolliert dies die thermische Spannung, erzeugt durch die Unterschiede der Koeffizienten der thermischen Ausdehnung der Halbleitervorrichtung 1 aus Silicium und dem Substrat 6 z.B. aus Alumina. Ein Einkapselungsmittel, geformt aus einem Harz der Epoxygruppe zeigt zusätzlich hohe Widerstandsfähigkeit gegenüber Wärme und hat eine starke Adhäsion, wodurch eine Verbindungszuverlässigkeit erreicht wird, die stabil bleibt selbst bei Bedingungen hoher Temperatur und hoher Luftfeuchtigkeit.
  • Da das leitfähige Adhäsiv 4 eine große Flexibilität aufweist, trägt dieses weiter dazu bei, die thermischen Spannungen zu reduzieren und die Verbindungszuverlässigkeit weiter zu verbessern.
  • In der vorliegenden Ausführungsform ist die Bumpelektrode 3 aus Gold geformt. Andere, funktionell äquivalente Metalle, z.B. Kupfer, können verwendet werden, um die Bumpelektrode 3 zu formen. Zusätzlich wird in der vorliegenden Ausführungsform die Stud-Bumpelektrode 14 verwendet. Andere Arten an Bumpelektroden, verwendet in üblichen Flip-Chip-Bonding-Techniken, können verwendet werden. Es sollte allerdings bemerkt werden, dass die Verwendung von Stud-Bumpelektroden die seitliche Verteilung der leitfähigen Adhäsisvschicht 4 kontrolliert, wodurch eine sehr viel höhere Packungsdichte erhalten wird.
  • In der vorliegenden Ausführungsform ist das leitfähige Adhäsiv 4 aus einem Material der Epoxygruppe geformt. Andere Materialien mit Flexibilität können verwendet werden, z.B. Materialien der Gummigruppe (z.B. SBR, NBR, IR, BR, CR), Materialien der Acrylgruppe, Materialien der Polyestergruppe, Materialien der Polyamidgruppe, Materialien der Polyethergruppe, Materialien der Polyurethangruppe, Materialien der Polyimidgruppe und Materialien der Silicongruppe. Als leitfähiges Pulvermaterial, enthalten im leitfähigen Adhäsiv, können Pulver von Edelmetallen (Silber, Gold, Palladium), Pulver von Basismetallen (Nickel, Kupfer), Pulvern von Legierungen (Lötlegierung, AgPd), Mischungspulver von silberplattiertem Kupfer und Pulver von Nichtmetallen mit Leitfähigkeit (Kohlenstoff) verwendet werden. Diese Pulver können getrennt oder in Kombination verwendet werden. Der Durchmesser der Pulver ist nicht auf einen bestimmten beschränkt. Die Form der Pulver ist nicht auf eine bestimmte beschränkt.
  • Das Einkapselungsmittel ist im Wesentlichen geformt aus (A) einem Harzbindemittel und (B) einem Füllstoff. Die wesentlichen Komponenten des Harzbindemittels sind ein Polyepoxid, ein Säureanhydrid und ein Rheologiemodifikator. Solch ein Polyepoxid ist eine sogenannte Epoxyverbindung (Epoxyharze) und es gibt keine Beschränkungen im Hinblick auf dieses Element. Beispiele des Polyepoxids sind ein Epoxyharz vom Bisphenol-Typ (siehe 6), ein Epoxyharz vom NOVOLAC-Typ, ein Epoxyharz vom Glycidylether-Typ, ein Epoxyharz vom Glycidylester-Typ, ein Epoxyharz vom Glycidylamin-Typ, ein Epoxyharz vom Glycidylamin-Typ, ein Epoxyharz vom Acryl-Typ, ein Epoxyharz vom Biphenyl-Typ, ein Epoxyharz vom Naphthalen-Typ, ein Styroloxid, ein Alkylglycidylether und ein Alkylglycidylester. Diese können getrennt oder in Kombination verwendet werden.
  • Als Säureanhydrid, verwendet hier in der vorliegenden Erfindung, können Härtungsmittel für Epoxyverbindungen und Epoxyharze eingesetzt werden. Eins der am meisten bevorzugten Säureanhydride ist ein Trialkyltetrahydrophthalsäureanhydrid (siehe 7). Andere bevorzugte sind Methyltetrahydrophthalsäureanhydrid und ein Methylhexahydro phthalsäureanhydrid und ein Methylhyminsäureanhydrid der cyclischen aliphatischen Gruppe, die im flüssigen Zustand bei 25 Grad Celsius vorliegen. Andere Säureanhydride können verwendet werden. Diese Säureanhydride können getrennt oder in Kombination verwendet werden. Werden diese Säureanhydride, oben genannt, als hauptsächliche Elemente des Harzbindemittels verwendet, so stellt dies ein verbessertes Einkapselungsmittel zur Verfügung, das eine sehr geringe Viskosität, eine hohe Wärmewiderstandsfähigkeit, eine hohe Feuchtigkeitswiderstandsfähigkeit und eine hohe Adhäsion aufweist.
  • Zusätzlich zu den zuvor genannten wesentlichen Elementen des Harzbindemittels kann ein drittes Bindemittelelement, wie erforderlich, zugegeben werden, zur Verbesserung der Wärmewiderstandsfähigkeit, der Luftfeuchtigkeitswiderstandsfähigkeit, der Adhäsionsfestigkeit und zur Einstellung des thermischen Expansionskoeffizienten, der Rheologie und der Reaktivität.
  • Irgendein pulverförmiger Füllstoff kann als eins der vorherrschenden Elemente des Einkapselungsmittels verwendet werden, so lange wie der mittlere Partikeldurchmesser in den Bereich von 1 μm bis 50 μm fällt. Zum Beispiel können Silicaoxide, Aluminaoxide, Aluminiumnitride, Siliciumcarbide und silicatische Verbindungen verwendet werden, die alle thermisch stabil sind und niedrige thermische Expansionskoeffizienten aufweisen. Diese Füllstoffelemente werden in irgendeiner Kombination verwendet. Es gibt keine besonderen Beschränkungen im Hinblick auf die Füllstoffmenge, vorzugsweise 20–80 Prozent, bezogen auf das Gewicht der Gesamtheit des Einkapselungsmittels. Die Verwendung dieser Füllstoffelemente erreicht ein verbessertes Einkapselungsmittel, das überlegen im Hinblick auf die Isolation ist und das weniger thermische Spannungen ergibt.
  • Irgendein Rheologiemodifikator für die Modifikation der Fließfähigkeit des Einkapselungsmittels kann verwendet werden, so lange wie er die Interaktion einer freien Säure im Säureanhydrid mit einer polaren Gruppe auf der Oberfläche des Füllstoffes verhindert und den Thixotropieindex des Einkapselungsmittels verringert. Nachfolgend sind bevorzugte Beispiele der Rheologiemodifikation angegeben.
  • (1) Rheologiemodifikationsverfahren I
  • In Verfahren 1 wird ein Säureanhydrid mit einem Teil eines Füllstoffes vorgemischt. Die Mischung wird einem Alterungsprozess unterworfen. Zum Beispiel wird die Mischung auf bis zu 100 Grad Celsius oder weniger erwärmt. Darauf folgt die Zugabe einer Polyepoxidverbindung, des verbleibenden Füllstoffes und anderer Zuschlagsstoffe, um ein erwünschtes Einkapselungsmittel zu erhalten.
  • (2) Rheologiemodifikationsverfahren II
  • In Verfahren II wird eine Substanz, fähig zur selektiven Adsorption von freien Säuren in einem Säureanhydrid zum Einkapselungsmittel zugegeben.
  • (3) Rheologiemodifikationsverfahren III
  • In Verfahren III wird eine Substanz (z.B. eine Lewis-Base-Verbindung die weder NH-Gruppen noch OH-Gruppen aufweist), die stärker mit einer freien Säure als mit einer polaren Gruppe auf der Oberfläche eines Füllstoffes interagiert, einem Einkapselungsmittel zugegeben.
  • Geeignete Lewis-Base-Verbindungen umfassen tertiäre Aminverbindungen, tertiäre Phosphinverbindungen, quatemäre Ammoniumsalze, wie Tetrabutylammoniumbromid, quatemäre Phosphoniumsalze, wie Tetrabutylphosphoniumbenzotriazolat, Melamine und heterocyclische Verbindungen, die in ihrem cyclischen Anteil Stickstoff enthalten, wie Imidazolverbindungen. Es gibt viele weitere Lewis-Base-Verbindungen, verschieden von den Obengenannten. Diese Lewis-Base-Verbindungen können getrennt oder in Kombination verwendet werden.
  • Das Einkapselungsmittel kann, wie erforderlich, ein Lösungsmittel, ein Dispergiermittel, ein Rheologieregulatormittel, wie ein Nivellierungsmittel, ein adhäsionsverbesserndes Mittel, wie ein Kupplungsmittel, oder ein Reaktionsregulationsmittel, wie einen Härtungsbeschleuniger enthalten.
  • Der Rheologiemodifikator der vorliegenden Erfinder, der aus einer Lewis-Base-Verbindung besteht, wie die Aminverbindung, wird üblicherweise als Reaktionsbe schleuniger (Härtung) zwischen einem Polyepoxid und einem Anhydrid einer Carboxylsäure verwendet.
  • Wenn der Rheologiemodifikator als Härtungsbeschleuniger für ein Einkapselungsmittel verwendet wird, schreitet die Härtungsreaktion fort, selbst bei Lagerung bei geringer Temperatur, so dass der Zustand eines Gels erreicht wird. Dies beschränkt die Art eines Einkapselungsmittels auf ein Doppelflüssigkeitsmittel, d.h., das Mischen muss gerade vor der Verwendung durchgeführt werden. Andererseits erfordern LSI-Einkapselungsmittel, dass große Mengen an Füllstoff einheitlich dispergiert sind, so dass ein Einzelfüssigkeits-Einkapselungsmittel für LSI erforderlich ist.
  • Zusammengefasst kann gesagt werden, dass der Rheologiemodifikator der vorliegenden Erfindung als Härtungsbeschleuniger für ein Doppelflüssigkeits-Einkapselungsmittel aber nicht als Härtungsbeschleuniger für ein Einzelfüssigkeits-Einkapselungsmittel verwendet werden kann.
  • Wird die Einsatzdosis auf solch ein Maß verringert, dass die Gelierung während Lagerung verhindert wird, dann kann der vorliegende Rheologiemodifikator Anwendung in dem Einfachflüssigkeits-Einkapselungsmittel finden. In solch einem Fall wird die vom Rheologiemodifikatoren zur Verfügung gesellte Härtungsfunktion zu gering sein, um praktischen Erfordernissen zu genügen, so dass, anders gesagt, keine Einkapselungsmittel-Härtungseigenschaften erhalten werden.
  • Die vorliegende Erfindung ist dadurch charakterisiert, dass sie einen latenten Härtungsbeschleuniger verwendet, mit sowohl Lagerstabilität als auch praktischer Härtungsbeschleunigungsfunktion, und dass Substanzen, z.B. Amine, die üblicherweise als Härtungsbeschleuniger für Doppelflüssigkeits-Einkapselungsmittel verwendet werden, als Rheologiemodifikatoren eingesetzt werden. Solch ein Rheologiemodifikator wird in einer solchen Menge zugegeben, dass er keine Härtungsfunktion ausübt sondern die Grenzflächeneigenschaften verbessert.
  • Ein latenter Härtungsbeschleuniger ist ein Katalysator, dessen katalytische Aktivität bei Anwendung z.B. von thermischer Energie sehr stark angehoben wird. Im Allgemeinen werden latente Härtungsbeschleuniger geschmolzen (verflüssigt) oder durch eine Reaktion gespalten, bei Anwendung von Energie, um die Aktivität zu vergrößern.
  • Es ist bevorzugt, dass das Einkapselungsmittel die folgende Zusammensetzung aufweist:
    Gew.-%
    Harzbindemittel 80–25
    Füllstoffelement 20–77
  • Es ist bevorzugt, dass das Harzbindemittel im Wesentlichen besteht aus einem Polyepoxid, einem Anhydrid einer Carboxylsäure, einem Härtungsbeschleuniger und einem Rheologiemodifikatoren, in Übereinstimmung mit den folgenden Elementverhältnissen.
    Äquivalentverhältnis
    Carboxylsäureanhydrid/Polyepoxid 0,8–1,1
    Gew.-%
    Härtungsbeschleuniger/Harzbindemittel 0,3–3
    Rheologiemodifikator/Harzbindemittel 0,02–0,3
  • In der vorliegenden Erfindung ist das Substrat 6 aus einem keramischen Material (z.B. Alumina) geformt. Metallglasursubstrate, Glassubstrate, Harzsubstrate (z.B. Glasepoxysubstrate), Polymerfilmsubstrate sind auch anwendbar.
  • Es gibt keine spezifischen Beschränkungen im Hinblick auf das Material der Terminalelektrode 5.
  • Die folgenden Ausführungsbeispiele sind Ausführungsbeispiele zur Untersuchung der Eigenschaften von Halbleitereinheiten, erhalten durch das oben beschriebene Flip-Chip-Bonding-Verfahren.
  • AUSFÜHRUNGSFORM 1
  • Eine Halbleitereinheit mit der in 1 gezeigten Struktur wird in Übereinstimmung mit den Schritten der 4(a)–4(e) geformt. Die Bumpelektrode 3 wird durch Goldplattierung geformt. Das leitfähige Adhäsiv 4a hat eine Zusammensetzung, geformt im Wesentlichen aus Pulvern aus AgPd mit einem Epoxyharz mit Flexibilität. Das leitfähige Adhäsiv 4a wird auf 120 Grad Celsius erwärmt und als Resultat davon härtet es aus. Ein Einkapselungsmittel der ZUSAMMENSETZUNG a aus TABELLE 1 wird bei 150 Grad Celsius gehärtet.
  • AUSFÜHRUNGSFORM 2
  • Die Stud-Bumpelektrode 14 der 3 wird auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 geformt, durch einen Golddraht-Bindeprozess. Die folgenden Schritte sind wie in der ersten Ausführungsform und sie werden unter den gleichen Bedingungen wie in der ersten Ausführungsform durchgeführt.
  • AUSFÜHRUNGSFORM 3
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den selben Bedingungen wie in der ersten Ausführungsform aufgebracht, mit der Ausnahme, dass in der dritten Ausführungsform ein Einkapselungsmittel-Injektionsverfahren unter einer Bedingung eines verringerten Drucks durchgeführt wird.
  • AUSFÜHRUNGSBEISPIEL 4
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie im zweiten Ausführungsbeispiel aufgebracht, mit der Ausnahme, dass in der vierten Ausführungsform die ZUSAMMENSETZUNG b der TABELLE 1 verwendet wird.
  • AUSFÜHRUNGSFORM 5
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie in der zweiten Ausführungsform aufgebracht, mit der Ausnahme, dass in der fünften Ausführungsform das Substrat 6 ein Glasepoxysubstrat ist und dass ZUSAMMENSETZUNG c der TABELLE 1 verwendet wird.
  • AUSFÜHRUNGSFORM 6
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie in der zweiten Ausführungsform aufgebracht, mit der Ausnahme, dass in der sechsten Ausführungsform das Substrat 6 ein Glasepoxysubstrat ist, das leitfähige Adhäsiv 4 Pulver aus Silber als leitfähiges Pulver enthält und dass ZUSAMMENSETZUNG d aus TABELLE 1 verwendet wird.
  • AUSFÜHRUNGSFORM 7
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie in der zweiten Ausführungsform aufgebracht, mit der Ausnahme, dass in der siebten Ausführungsform das Substrat 6 ein Glassubstrat ist, das leitfähige Adhäsiv 4 im Wesentlichen aus Pulver aus Silber und Urethanharz geformt ist, ZUSAMMENSETZUNG e aus TABELLE 1 verwendet wird und dass Einkapselungsinjektion unter einer Bedingung verringerten Drucks durchgeführt wird.
  • AUSFÜHRUNGSFORM 8
  • Bumpelektrode 3 der 1 wird auf einer Elektrodenanschlussfläche 2 einer Halbleitervorrichtung 1 durch Goldplattierung geformt. Halbleitervorrichtung 1 wird auf Substrat 6 in derselben Art und Weise wie in der siebten Ausführungsform aufgebracht, unter den gleichen Bedingungen wie in der siebten Ausführungsform.
  • VERGLEICHSBEISPIEL 1
  • Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie in der zweiten Ausführungsform aufgebracht, mit der Ausnahme, dass im ersten Vergleichsbeispiel ZUSAMMENSETZUNG f der TABELLE 1 verwendet wird.
  • VERGLEICHSBEISPIEL 2
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 unter den gleichen Bedingungen wie in der zweiten Ausführungsform aufgebracht, mit der Ausnahme, dass im zweiten Vergleichsbeispiel ZUSAMMENSETZUNG g der TABELLE 1 verwendet wird.
  • ZUSAMMENSETZUNGEN a–g sind unten gezeigt. TABELLE 1
    ZUSAMMENSETZUNG a:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 85 phr
    Epoxyharz vom Bisphenol A-Typ (Epoxyäquivalent: 182) 15 phr
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 126 phr
    2-(2-Methylimidazolylethyl)-4,6-diamino-triazin-isocyanursäure-Additionsprodukt 1,6 phr
    Diazabicycloundecen 0,1 phr
    verschmolzenes Silica 340 phr
    ZUSAMMENSETZUNG b:
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 126 phr
    verschmolzenes Silica 340 phr
    Diese beiden Materialien wurden geknetet und einem Alterungsprozess für 10 Stunden bei 60 Grad Celsius unterworfen. Anschließend wurden die folgenden Materialien dazugegeben.
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 85 phr
    Epoxyharz vom Bisphenol A-Typ (Epoxyäquivalent: 182) 15 phr
    2-(2-Methylimidazolylethyl)-4,6-diamino-triazin-isocyanursäure-Additionsprodukt 1,6 phr
    1-Cyanoethyl-2-ethyl-4-methylimidazol 0,2 phr
    ZUSAMMENSETZUNG e:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 80 phr
    alicyclisches Epoxyharz (ERL4221)* 20 phr
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 135 phr
    AMICURE PN** 5 phr
    Tetrabutylammoniumbromid 0,2 phr
    verschmolzenes Silica 400 phr
    ZUSAMMENSETZUNG d:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 90 phr
    Epoxyharz vom Bisphenol A-Typ (Epoxyäquivalent: 182) 10 phr
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 128 phr
    FUJIHARD FXE1000*** 5 phr
    Tetrabutylphosphoniumbenzotriazolat 0,2 phr
    verschmolzenes Silica 350 phr
    ZUSAMMENSETZUNG e:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 70 phr
    Epoxyharz vom Naphthalen-Typ (Epoxyäquivalent: 148) 30 phr
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 82 phr
    Methyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 166) 40 phr
    Triphenylphosphintriphenylborat 3,6 phr
    Tetrabutylphosphoniumbenzotriazolat 0,2 phr
    verschmolzenes Silica 225 phr
    ZUSAMMENSETZUNG f:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 85 phr
    Epoxyharz vom Bisphenol A-Typ (Epoxyäquivalent: 182) 15 phr
    Trialkyltetrahydrophthalsäureanhydrid (Anhydridäquivalent: 234) 126 phr
    2-(2-Methylimidazolylethyl)-4,6-diamino-triazin-isocyanursäure-Additionsprodukt 1,6 phr
    verschmolzenes Silica 340 phr
    ZUSAMMENSETZUNG g:
    Epoxyharz vom Bisphenol F-Typ (Epoxyäquivalent: 162) 100 phr
    alkylmodifiziertes Phenolharz (Hydroxylgruppenäquivalent: 113) 70 phr
    Triphenylphosphin 0,6 phr
    verschmolzenes Silica 255 phr
  • Bemerkung: * = Produkt von UCC;
    ** = Produkt von AJINOMOTO; und
    *** = Produkt von FUJI KASEI
  • VERGLEICHSBEISPIEL 3
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 in einer konventionellen Art und Weise aufgebracht, wie in 9 gezeigt. Das Substrat 6 ist ein Aluminasubstrat. Die Bumpelektrode 3 ist aus Gold geformt. Die Terminalelektrode 5 ist Indium plattiert. Ausrichtung der Bumpelektrode 3 mit der Terminalelektrode 5 wird durchgeführt und anschlie ßend wird die Halbleitervorrichtung 1 durch eine Spannvorrichtung gepresst und zur gleichen Zeit auf 170 Grad Celsius erwärmt, wobei Bumpelektrode 3 und Terminalelektrode 5 miteinander verbunden werden. Weiter wird ein Silicon-Einkapselungsmittel vom Null-Spannungstyp zwischen Halbleitervorrichtung 1 und Substrat 6 eingeführt. Dieses Einkapselungsmittel wird gehärtet, um die Einkapselungsschicht 10 zu formen.
  • VERGLEICHSBEISPIEL 4
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 in einer üblichen Art und Weise aufgebracht, wie in 10 gezeigt. Bumpelektrode 3 ist aus Gold geformt. Ein Golddepot 11 ist auf der Terminalelektrode 5 geformt. Das Golddepot 11 ist mit einem Acryl-Einkapselungsmittel beschichtet. Ausrichtung der Bumpelektrode 3 mit der Terminalelektrode 5 wird durchgeführt. Anschließend wird die Halbleitervorrichtung 1 durch eine Spannvorrichtung gepresst, während zur gleichen Zeit das Einkapselungsmittel durch UV-Bestrahlung oder durch Anwendung von Wärme gehärtet wird, um die Einkapselungsschicht 12 zu formen.
  • VERGLEICHSBEISPIEL 5
  • Die Halbleitervorrichtung 1 wird auf das Substrat 6 in einer üblichen Art und Weise aufgebracht, wie in 11 gezeigt. Die Bumpelektrode 3 ist aus Gold geformt. Das Substrat 6 ist aus Alumina geformt. Das Alumina-Substrat 6 ist mit einem anisotropen leitfähigen Adhäsiv beschichtet, in welchem Goldpartikel in einem Epoxybindemittel dispergiert sind. Ausrichtung der Bumpelektrode 3 und der Terminalelektrode 5 wird durchgeführt. Anschließend wird die Halbleitervorrichtung 1 durch eine Spannvorrichtung gepresst während zur gleichen Zeit das Adhäsiv durch UV-Bestrahlung oder durch Anwendung von Wärme gehärtet wird, um die anisotrope leitfähige Adhäsivschicht 13 zu formen. Als Resultat werden die Bumpelektrode 3 und die Terminalelektrode 5 elektrisch und mechanisch miteinander verbunden.
  • Die Viskosität, der Thixotropieindex und die Einspritzzeit für jedes Einkapselungsmittel, verwendet in der ersten bis zur achten Ausführungsform und im ersten bis fünften Vergleichsbeispiel sind unten gezeigt (TABELLE 2). TABELLE 2
    Figure 00290001
  • Aus TABELLE 2 wird deutlich, dass in den Ausführungsformen der vorliegenden Erfindung die Einspritzzeit kurz ist, d.h. sie fällt in den Bereich von 0,4 bis 3,5 Minuten. Die vorliegende Erfindung ist geeignet für praktische Anwendungen. Im Gegensatz dazu ist in den Vergleichsbeispielen die Einspritzzeit sehr viel länger als in der vorliegenden Erfindung. Die Vergleichsbeispiele sind ungeeignet für praktische Anwendungen. TABELLE 2 zeigt, dass die Einspritzzeiten mit der Viskosität und dem Thixotropieindex korreliert sind. In anderen Worten, in der vorliegenden Erfindung ist die Viskosität gering (d.h. unterhalb 100 Pa•s) und auch der Thixotropieindex ist gering (d.h. unterhalb 1,1), was in der Reduktion der Einkapselungs-Einspritzzeit resultiert. Andererseits ist in den Vergleichsbeispielen die Viskosität größer als 100 Pa•s und im ersten Vergleichsbeispiel übersteigt auch der Thixotropieindex 1,1, was zu einem sehr starken Anstieg der Einkapselungsmittel-Einspritzzeit führt. Zusammengefasst kann gesagt werden, dass, wenn die Einkapselungsmittel-Viskosität unterhalb 100 Pa•s ist und wenn der Thixotropieindex unterhalb 1,1 ist, dass dann die Fließfähigkeit des Einkapselungsmittels verbessert wird und also geeignet ist für praktische Anwendungen.
  • Zum Zweck der Evaluierung der Stabilität der Verbindung in der ersten bis achten Ausführungsform der vorliegenden Erfindung und im ersten bis fünften Vergleichsbeispiel wurden verschiedene Umwelttests durchgeführt, wie in TABELLEN 3 und 4 gezeigt. TABELLE 3
    Figure 00300001

    TABELLE 4
    KRITERIUM VERBINDUNGSWIDERSTAND NACH DURCHFÜHRUNG DES TESTS: UNTERHALB 200 Ω = 0 OBERHALB 200 Ω = X
    TESTBEDINGUNGEN
    TEST 1 150°C; 1000 h
    TEST 2 –55°C; 1000 h
    TEST 3 150 bis –55°C; 500 Zyklen
    TEST 4 121°C; 100 %; 100 h
    TEST 5 270°C; 10 s; 5 Zyklen
  • Die Evaluierungsresultate werden im Folgenden diskutiert. Wie die Tabellen zeigen, leidet keins der Beispiele der vorliegenden Erfindung unter Problemen im Hinblick auf die Verbindungsstabilität. Jedes Ausführungsbeispiel verwendet ein Einkapselungsmittel, dessen Viskosität und dessen Thixotropieindex unterhalb 100 Pa•s bzw. unterhalb 1,1 sind. Die Verwendung solch eines Einkapselungsmittels mit geringer Viskosität und geringem Thixotropieindex ermöglicht die Herstellung von Packungen von Halbleitereinheiten mit hoher Produktivität und ergibt eine hohe Widerstandsfähigkeit gegen unterschiedliche Umweltbedingungen, unabhängig von der Struktur der Bumpelektroden, der Art des Substrats, der Art des Zugabemittels und der Art des leitfähigen Adhäsivs.
  • In der ersten bis zur achten Ausführungsform wird eine Lewis-Base-Verbindung, die stärker mit einer freien Säure als mit einer polaren Gruppe auf der Oberfläche eines Füllstoffes reagiert, als Rheologiemodifikator verwendet. Dieser Rheologiemodifikator modifiziert nicht nur die Rheologie sondern agiert auch als Katalysator für die Reaktion des Polyepoxids mit dem Säureanhydrid. Dies verbessert die Widerstandsfähigkeit des Einkapselungsmittels im Hinblick auf verschiedene Umweltbedingungen.
  • Das erste Vergleichsbeispiel wird nun diskutiert. Dieses Vergleichsbeispiel verwendet ein Einkapselungsmittel, das eine geringe Viskosität aufweist aber einen hohen Thixotropieindex, so dass als Resultat des hohen Thixotropieindex die Einspritzungszeit für das Einkapselungsmittel sehr lang wird. Dies ruft hervor, dass einige Verbindungen bei Anwendung von Wärme und thermischem Schock abgeschnitten werden. Solch ein Versagen kann durch die Tatsache hervorgerufen werden, dass, wenn die Einspritzzeit für das Einkapselungsmittel lang ist, die Einkapselungsschicht unerwünschte Luftbläschen enthält, wodurch als Resultat eine nicht einheitliche Anwendung einer thermischen Spannung auf die Einkapselungsschicht auftritt, wodurch leitfähige Verbindungen beschädigt werden.
  • Nun wird das zweite Vergleichsbeispiel diskutiert. In diesem Vergleichsbeispiel hat das eingesetzte leitfähige Adhäsiv eine hohe Flexibilität und das verwendete Einkapselungsmittel ist z.B. ein Harz mit hoher Viskosität der Gruppe der Epoxyharze vom Phenol-Härtungstyp. Das Einkapselungsmittel muss zum Zweck der Vereinfachung der Einspritzung erwärmt werden. Dies führt dazu, dass einige Verbindungen einen hohen Verbindungswiderstand aufweisen wenn das Einkapselungsmittel eingespritzt wird, so dass das Abschneiden dieser Verbindungen möglich ist, wenn nicht stabile Verbindungen vorliegen, bei einem Test im Hinblick auf die Widerstandsfähigkeit gegenüber einem thermischen Schock, da die Viskosität des Einkapselungsmittels hoch ist und die Verbindung des leitfähigen Adhäsivs durch Spannung beschädigt wird, wenn das Einkapselungsmittel eingespritzt wird.
  • Nun werden das dritte und das vierte Vergleichsbeispiel diskutiert. In diesen Vergleichsbeispielen werden Verbindungen in relativ kurzer Zeit abgeschnitten. Das vierte Vergleichsbeispiel leidet unter einer großen Variation des Verbindungswiderstandes, wenn es den TESTS 4 und 5 unterworfen wird. Im dritten Vergleichsbeispiel versagen die Verbindungen im Hinblick auf die Reduktion von thermischen Spannungen und im Hinblick auf die Cutoff-Resultate. Im vierten Vergleichsbeispiel übt das Einkapselungsmittel starke thermische Spannungen aus und hat eine hohe Wasserabsorption, was zu Cutoff führt.
  • Nun wird das fünfte Vergleichsbeispiel diskutiert. Dieses Vergleichsbeispiel zeigt einen großen Anstieg des Verbindungswiderstandes, wenn es den TESTS 1, 4 oder 5 unterworfen wird. Der Grund dafür kann sein, dass das Bindemittel des anisotropen leitfähigen Adhäsivs eine geringe Luftfeuchtigkeitswiderstandsfähigkeit aufweist und eine geringe Adhäsion bei hohen Temperaturen. Die Verwendung eines anisotropen leitfähigen Adhäsivs, geformt aus einem Bindemittel mit einer hohen Luftfeuchtigkeitswiderstandsfähigkeit wird jedoch das Abschneiden von Verbindungen hervorrufen, wenn ein thermischer Schocktest durchgeführt wird.
  • Eine Packung einer Halbleitereinheit in Übereinstimmung mit der vorliegenden Erfindung ist sehr widerstandsfähig gegenüber verschiedenen Umweltbedingungen. Üblicherweise wurden Einkapselungsmittel, die ein Polyepoxid und ein Säureanhydrid (Härtungsmittel) als Harzbindemittel enthalten, nicht in Flip-Chip-Bonding-Verfahren mit einem leitfähigen Adhäsiv eingesetzt. Wird ein Harzbindemittel, hergestellt aus einem Polyepoxid und einem Säureanhydrid (Härtungsmittel) als Einkapselungsmittel für eine Packung einer Halbleitereinheit verwendet, so erhöht dies den Thixotropieindex des Einkapselungsmittels, so dass Probleme dahingehend hervorgerufen werden, dass das Einkapselungsmittel nur teilweise in die Lücke zwischen Halbleitervorrichtung und Substrat eingespritzt wird.
  • Die Erfinder der vorliegenden Erfindung haben entdeckt, dass der hohe Thixotropieindex das Resultat ist der Interaktion zwischen einer freien Säure, enthalten in einem Säureanhydrid, und einer polaren Gruppe auf der Oberfläche eines Füllstoffes. Basierend auf diesem Befund stellt die vorliegende Erfindung ein Mittel zur Verfügung, fähig zur Beeinträchtigung der Interaktion zwischen freier Säure und polarer Gruppe.
  • Es gibt einen weiteren Grund dafür, warum ein Einkapselungsmittel, das ein Polyepoxid und ein Säureanhydrid (Härtungsmittel) als Harzbindemittel enthält nicht verwendet wurde. Genauer gesagt, solch ein Harzbindemittel zeigt Hydrolyse in einer Atmosphäre hoher Luftfeuchtigkeit, so dass bislang angenommen wurde, dass die Verwendung des Harzbindemittels Probleme im Hinblick auf die Widerstandsfähigkeit von Verbindungen, etabliert durch ein leitfähiges Adhäsiv, gegenüber Luftfeuchtigkeit hervorruft und das weiterhin Probleme im Hinblick auf die Zuverlässigkeit entstehen.
  • Durch die vorliegende Erfindung wurde bestätigt, dass selbst wenn ein Harzbinder, der ein Säureanhydrid (insbesondere ein Trialkyltetrahydrophthalsäureanhydrid) als Härtungsmittel verwendet, als Einkapselungsmittel in einem Flip-Chip-Bonding-Verfahren eingesetzt wird, die resultierende Einkapselungsschicht ausreichende Widerstandsfähigkeit gegenüber Luftfeuchtigkeit hat, um die Anforderungen im Hinblick auf praktische Anwendungen zu erfüllen. Zusätzlich weist solch ein Einkapselungsmittel eine geringe Viskosität und auch einen geringen Thixotropieindex auf, so dass selbst wenn das Einkapselungsmittel bei Raumtemperatur eingespritzt wird (geringe Temperatur) es selbst in kleine Lücken gut penetriert. Solche Eigenschaften des vorliegenden Einkapselungsmittels stellen verschiedene vorteilhafte Eigenschaften zur Verfügung, wie hohe Widerstandsfähigkeit gegenüber einem thermischen Schock.
  • Im Fall von konventionellen Packungen von Halbleitereinheiten, wobei in einem Flip-Chip-Bonding-Verfahren die ZUSAMMENSETZUNG f der TABELLE 1 als Harzbindemittel verwendet wird, ist der Thixotropieindex des Einkapselungsmittels so hoch, dass Luftbläschen in der Einkapselungsschicht zurückgehalten werden. Leitfähige Verbindungen werden in TESTS 3 und 5 beschädigt. Im Fall einer konventionellen Packung einer Halbleitereinheit, in der in einem Flip-Chip-Bonding-Verfahren die ZUSAMMENSETZUNG g der TABELLE 1 als Harzbindemittel verwendet wird, muss dagegen das Harzbindemittel zur Einspritzung erwärmt werden. Als Resultat davon werden leitfähige Verbindungen beschädigt und die Widerstandsfähigkeit gegenüber einem thermischen Schock wird gering.

Claims (18)

  1. Packung einer Halbleitereinheit, umfassend: a) eine Halbleitervorrichtung (1) mit einer Elektrodenanschlussfläche (2); b) ein Substrat (6) mit einer Terminalelektrode (5); c) eine Bumpelektrode (3), geformt auf besagter Elektrodenanschlussfläche (2) besagter Halbleitervorrichtung (1); d) eine leitfähige Adhesivschicht (4), die geformt ist aus einem leitfähigen Adhesiv mit Flexibilität, wobei diese eine elektrische Verbindung zwischen besagter Bumpelektrode (3) und besagter Terminalelektrode (5) etabliert; und e) eine Einkapselungsschicht (7), die die Lücke zwischen besagter Halbleitervorrichtung (1) und besagtem Substrat (6) in einer solchen Art und Weise füllt, dass besagte Halbleitervorrichtung (1) und besagtes Substrat (6) mechanisch miteinander verbunden sind, erhältlich durch Härten einer Zusammensetzung, wobei besagte Zusammensetzung eine Viskosität von unterhalb 100 Pa-s und einen Thixotropieindex von unterhalb 1,1 aufweist, wobei besagte Zusammensetzung folgendes umfasst: A) ein Harzbindemittel, das mindestens ein Polyepoxid, ein Anhydrid einer Carboxylsäure, einen Rheologymodifikatoren und einen latenten Härtungsbeschleuniger enthält, und B) einen Füllstoff, geformt aus einem dielektrischen Material, wobei besagter Füllstoff polare Gruppen auf seiner Oberfläche aufweist.
  2. Packung einer Halbleitereinheit nach Anspruch 1, wobei besagter Rheologiemodifikator eine Substanz enthält, fähig zur selektiven Adsorption besagter freier Säure in besagtem Anhydrid besagter Carboxylsäure.
  3. Packung einer Halbleitereinheit nach Anspruch 1, wobei besagter Rheologiemodifikator eine Lewisbase ist.
  4. Packung einer Halbleitereinheit nach Anspruch 1, wobei besagter Rheologiemodifikator entweder eine tertiäre Aminverbindung, eine tertiäre Phosphinverbindung, ein quaternäres Ammoniumsalz, ein quartemäres Phosphoniumsalz oder eine heterozyklische Verbindung, die ein Stickstoffatom in dem zyklischen Anteil enthält, ist.
  5. Packung einer Halbleitereinheit nach Anspruch 1, wobei besagtes Anhydrid besagter Carboxylsäure in besagtem Harzbindemittel mindestens ein Anhydrid einer alizyklischen Säure enthält.
  6. Packung einer Halbleitereinheit nach Anspruch 5, wobei besagtes Anhydrid besagter alizyklischer Säure mindestens ein Anhydrid einer Trialkyltetrahydrophthalsäure enthält.
  7. Packung einer Halbleitereinheit nach Anspruch 1, wobei besagte Bumpelektrode (3) besagter Halbleitervorrichtung (1) eine Stud-Bumpelektrode (14) mit einer zweistufigen Auswuchsstruktur ist.
  8. Packverfahren für eine Halbleitereinheit, wobei eine Halbleitervorrichtung (1) mit einer Elektrodenanschlussfläche (2) auf ein Substrat (6) mit einer Terminalelektrode (5) angebracht wird, wobei besagtes Verfahren folgendes umfasst: a) einen ersten Schritt der Formung einer Bumpelektrode (3} auf besagter Elektrodenanschlussfläche (2) besagter Halbleitervorrichtung (1); b) einen zweiten Schritt der Anwendung eines leitfähigen Adhesivs um die Spitze besagter Bumpelektrode (3); c) einen dritten Schritt, umfassend: Durchführen einer Justierung besagter Bumpelektrode (3) und besagter Terminalelektrode (5); Plazieren besagter Halbleitervorrichtung (1) auf besagtes Substrat (6); und Etablieren, durch besagtes leitfähiges Adhesiv, eine elektrische Verbindung zwischen besagter Bumpelektrode (3) und besagter Terminalelektrode (5); d) einen vierten Schritt der Herstellung eines Einkapselungsmittels, geformt aus einer Zusammensetzung; e) einen fünften Schritt des Füllens einer Lücke, definiert zwischen besagter Halbleitervorrichtung (1) und besagtem Substrat (6), mit besagtem Einkapselungsmittels und f) einen sechsten Schritt der Härtung besagten Einkapselungsmittels, um besagte Halbleitervorrichtung (1) und besagtes Substrat (6) mechanisch miteinander zu verbinden; dadurch gekennzeichnet, dass die besagte Zusammensetzung eine Viskosität unterhalb von 100 Pa-s und einen Thixotropieindex von unterhalb 1,1 aufweist, wobei besagte Zusammensetzung folgendes umfasst: A) ein Harzbindemittel, das mindestens ein Polyepoxid, ein Anhydrid einer Carboxylsäure, einen Rheologiemodifikatoren und einen latenten Härtungsbeschleuniger enthält; und B) einen Füllstoff, der aus einem dielektischen Material geformt ist, wobei besagter Füllstoff polare Gruppen auf seiner Oberfläche aufweist.
  9. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei besagter Rheologiemodifikator eine Substanz enthält, die auch als Härtungsbeschleuniger für ein Einkapselungsmittel vom Doppelflüssigkeitstyp agiert, in einer solchen geringen Menge, dass verhindert wird, dass besagte Substanz ihre härtungsbeschleunigende Funktion zeigt.
  10. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei besagtes Anhydrid besagter Carboxylsäure in besagtem Harzbindemittel des besagten vierten Schritts mindestens ein Anhydrid einer alizyklischen Säure umfasst.
  11. Packungsverfahren für eine Halbleitereinheit nach Anspruch 10, wobei besagtes Anhydrid besagter alizyklische Säure in besagtem vierten Schritt mindestens ein Anhydrid einer Trialkyltetrahydrophthalsäure enthält.
  12. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei besagte Bumpelektrode in besagtem ersten Schritt eine Stud-Bumpelektrode ist, mit einer zweistufigen Auswuchsstruktur.
  13. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei in besagtem fünften Schritt besagtes Einkapselungsmittel zwischen besagte Halbleitervorrichtung mit besagtem Substrat bei Raumtemperatur eingespritzt wird.
  14. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei in besagtem fünften Schritt besagtes Einkapselungsmittel zwischen besagte Halbleitervorrichtung mit besagtem Substat eingespritzt wird unter einer Bedingung eines verringerten Drucks.
  15. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei in besagtem vierten Schritt besagte Zusammensetzung des besagten Einkapselungsmittels hergestellt wird durch zur Verfügungsstellung einer Mischung besagten Anhydrids einer Carboxylsäure und einem Teil des Füllstoffs, Unterwerfen besagter Mischung einem Alterungsprozess und Zugeben besagten Polyepoxids und den verbleibenden Füllstoff zu besagter Mischung.
  16. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei besagter Rheologiemodifikator eine Substanz enthält, fähig zu selektiven Adsorption besagter freier Säure in besagtem Anhydrid besagter Carboxylsäure.
  17. Packungsverfahren für eine Halbleitervorrichtung nach Anspruch 8, wobei besagter Rheologiemodifikator eine Lewisbase ist.
  18. Packungsverfahren für eine Halbleitereinheit nach Anspruch 8, wobei besagter Rheologiemodifikator entweder eine tertäre Aminverbindung, eine tertiäre Phosphinverbindung, ein quaternäres Ammoniumsalz, ein quaternäres Phosphoniumsalz oder eine heterozyklische Verbindung, die ein Stickstoffatom im zyklischen Anteil enthält, ist.
DE69628767T 1995-01-30 1996-01-30 Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit Expired - Lifetime DE69628767T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1277995 1995-01-30
JP1277995 1995-01-30
JP14437395 1995-06-12
JP14437395 1995-06-12

Publications (2)

Publication Number Publication Date
DE69628767D1 DE69628767D1 (de) 2003-07-24
DE69628767T2 true DE69628767T2 (de) 2004-02-12

Family

ID=26348441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69628767T Expired - Lifetime DE69628767T2 (de) 1995-01-30 1996-01-30 Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit

Country Status (4)

Country Link
US (1) US5641996A (de)
EP (3) EP1154470A3 (de)
KR (1) KR0181615B1 (de)
DE (1) DE69628767T2 (de)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US7041771B1 (en) * 1995-08-11 2006-05-09 Kac Holdings, Inc. Encapsulant with fluxing properties and method of use in flip-chip surface mount reflow soldering
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US5804881A (en) 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
JP3127812B2 (ja) * 1995-12-27 2001-01-29 株式会社デンソー 電気回路装置の封止構造
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
JP2806348B2 (ja) * 1996-03-08 1998-09-30 日本電気株式会社 半導体素子の実装構造及びその製造方法
US5761048A (en) * 1996-04-16 1998-06-02 Lsi Logic Corp. Conductive polymer ball attachment for grid array semiconductor packages
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP3201957B2 (ja) * 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
US6034331A (en) 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
JP3944915B2 (ja) 1996-10-17 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
DE69628018D1 (de) * 1996-10-30 2003-06-12 St Microelectronics Sa Halbleiterpackung mit mechanisch und elektrisch verbundenen Trägerelementen
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
US5929512A (en) * 1997-03-18 1999-07-27 Jacobs; Richard L. Urethane encapsulated integrated circuits and compositions therefor
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3030271B2 (ja) 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6367150B1 (en) * 1997-09-05 2002-04-09 Northrop Grumman Corporation Solder flux compatible with flip-chip underfill material
JP3000975B2 (ja) * 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
WO1999056509A1 (en) * 1998-04-24 1999-11-04 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US6329832B1 (en) * 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
US6592943B2 (en) 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
US6549821B1 (en) 1999-02-26 2003-04-15 Micron Technology, Inc. Stereolithographic method and apparatus for packaging electronic components and resulting structures
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6261871B1 (en) * 1999-03-11 2001-07-17 Conexant Systems, Inc. Method and structure for temperature stabilization in flip chip technology
MY140714A (en) * 1999-07-08 2010-01-15 Sunstar Engineering Inc Underfilling material for semiconductor package
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
AU1219001A (en) * 1999-10-19 2001-04-30 Motorola, Inc. Method of forming a microelectronic assembly
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
EP1223612A4 (de) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd Leiterplatte für halbleiterbauelemente, ihre herstelllungsmethode und herstellung der bestückungsanlage für die leiterplatten
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
JP2002190497A (ja) * 2000-12-21 2002-07-05 Sony Corp フリップチップ実装用の封止樹脂
US6518096B2 (en) 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
GB0107236D0 (en) * 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
JP5280597B2 (ja) * 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP2002353251A (ja) * 2001-05-22 2002-12-06 Rohm Co Ltd 半導体素子の実装構造
US7323360B2 (en) 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6732643B2 (en) * 2001-11-07 2004-05-11 Lg. Philips Lcd Co., Ltd. Method for forming pattern using printing process
JP3942017B2 (ja) * 2002-03-25 2007-07-11 富士フイルム株式会社 発光素子
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
KR20050007459A (ko) * 2002-04-16 2005-01-18 엑스룸 포토닉스 리미티드 통합 커넥터를 구비한 전자 광학 회로 및 그 제조 방법
JP2003332379A (ja) * 2002-05-16 2003-11-21 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
WO2004082344A1 (en) * 2003-03-14 2004-09-23 Telefonaktiebolaget Lm Ericsson (Publ) A substrate structure, a method and an arrangement for producing such substrate structure
US6902954B2 (en) 2003-03-31 2005-06-07 Intel Corporation Temperature sustaining flip chip assembly process
JP2004342993A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI234867B (en) * 2003-06-03 2005-06-21 Gigno Technology Co Ltd Flip-chip attach structure and method
JP4688679B2 (ja) 2003-09-09 2011-05-25 三洋電機株式会社 半導体モジュール
US20050056365A1 (en) * 2003-09-15 2005-03-17 Albert Chan Thermal interface adhesive
AU2003272062A1 (en) * 2003-10-15 2005-04-27 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20050287350A1 (en) * 2004-06-28 2005-12-29 Crouthamel David L Encapsulating compound having reduced dielectric constant
US8009436B2 (en) * 2005-04-28 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with channel
CN100449744C (zh) * 2005-08-23 2009-01-07 南茂科技股份有限公司 引脚在芯片上的集成电路封装构造及其芯片承载件
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
KR101363463B1 (ko) 2005-12-08 2014-02-14 페어차일드 세미컨덕터 코포레이션 도전성 잉크를 가진 플립 칩 ｍｌｐ
US20070158796A1 (en) * 2005-12-09 2007-07-12 International Rectifier Corporation Semiconductor package
JP4343177B2 (ja) * 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4882570B2 (ja) * 2006-07-20 2012-02-22 パナソニック株式会社 モジュールの製造方法と、それにより製造したモジュール
WO2008026517A1 (fr) * 2006-08-28 2008-03-06 Murata Manufacturing Co., Ltd. Liant conducteur et dispositif électronique
US20080169574A1 (en) * 2007-01-12 2008-07-17 Nokia Corporation Direct Die Attachment
CN101679613A (zh) * 2007-06-15 2010-03-24 积水化学工业株式会社 光半导体元件用密封剂及光半导体元件
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
DE102007055017B4 (de) * 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
EP2225589B1 (de) * 2007-12-20 2014-07-16 Koninklijke Philips N.V. Direktumwandlungsdetektor
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US20100123258A1 (en) * 2008-11-14 2010-05-20 Myung Jin Yim Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP4875790B2 (ja) * 2010-04-09 2012-02-15 オリンパスメディカルシステムズ株式会社 内視鏡装置
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
JP5772050B2 (ja) * 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
DE102011088216A1 (de) * 2011-12-12 2013-06-13 Continental Automotive Gmbh Motorsteuergerät mit Opferstruktur
DE102012007804B4 (de) * 2012-02-24 2022-06-02 Few Fahrzeugelektrikwerk Gmbh & Co. Kg Verfahren zum technologisch optimierten Ausführen von bleifreien Lötverbindungen
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS63268724A (ja) * 1987-04-24 1988-11-07 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JP2515344B2 (ja) * 1987-07-24 1996-07-10 松下電工株式会社 封止用一液性の液状エポキシ樹脂組成物
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
JPH04130633A (ja) * 1990-09-20 1992-05-01 Matsushita Electron Corp 半導体装置とその製造方法およびそれに用いるキャピラリ
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH06279654A (ja) * 1993-02-26 1994-10-04 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JPH06313027A (ja) * 1993-05-06 1994-11-08 Matsushita Electric Works Ltd 封止用エポキシ樹脂成形材料
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds

Also Published As

Publication number Publication date
EP0878839A1 (de) 1998-11-18
EP1154470A2 (de) 2001-11-14
EP0724289A2 (de) 1996-07-31
EP1154470A3 (de) 2001-12-19
US5641996A (en) 1997-06-24
EP0878839B1 (de) 2003-06-18
EP0724289A3 (de) 1996-12-04
KR0181615B1 (ko) 1999-04-15
KR960030354A (ko) 1996-08-17
DE69628767D1 (de) 2003-07-24

Similar Documents

Publication Publication Date Title
DE69628767T2 (de) Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit
DE60200455T2 (de) Thermisch aushärtbare Harzverbindung und Halbleitervorrichtung, die dieselbe verwendet
DE69830623T2 (de) Klebstoff zum verbinden von schaltelementen, leiterplatte und verfahren zur herstellung derselben
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE60308545T2 (de) Verstärktes epoxid / polyanhydrid zusammensetzung für unterfüllung ohne durchfluss
DE60011199T2 (de) Harzzusammensetzung zur Einkapselung von Halbleitern, Halbleiteranordnungen die diese enthalten und Verfahren für die Herstellung von diesen Halbleiteranordnungen
DE69934153T2 (de) Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
DE69833865T2 (de) Hitzehärtende harzzusammensetzungen verwendbar als unterfüllungs dichtungsmassen
DE60038253T2 (de) Verbindungsmaterial
DE60104784T2 (de) Harzzusammensetzung zum Abdichten einer Halbleiteranordnung, Gerät die diese Halbleiteranordnung verwendet und Montierungsstruktur dieser Halbleiteranordnung
DE112006003181T5 (de) Verfahren zum Bonden zwischen elektrischen Bauelementen unter Verwendung von Ultraschallschwingung
DE112005000364T5 (de) Leitfähiger Klebstoff
DE10297225T5 (de) Plättchenbefestigungsklebstoffe für Halbleiteranwendungen, Verfahren zur Herstellung von Halbleiterbauelementen und nach derartigen Verfahren hergestellte Halbleiterbauelemente
DE102011077504B4 (de) Isolierelement, metallbasissubstrat und halbleitermodul sowie deren herstellungsverfahren
DE3148786A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE69634538T2 (de) Einkapselungsmasse mit fliessmitteleigenschaften und verwendungsverfahren
DE60009464T2 (de) Leitfähige harzzusammensetzung; elektronisches modul das diese verwendet und verfahren zur herstellung dieses moduls
DE60018651T2 (de) Flüssige Vergussmasse
DE69722145T2 (de) Verfahren zur Herstellung eines wärmeleitenden Materials
DE10196082B4 (de) FLIP-CHIP-Montageverfahren
AU695142B2 (en) Semiconductor unit package, semiconductor unit packaging method and encapsulant for use in semiconductor unit packaging
DE102012105599B4 (de) Verfahren zum Anbringen einer Metallfläche an einem Träger, Verfahren zum Anbringen eines Chips an einem Chipträger, Chip-Einhäusungsmodul und Einhäusungsmodul
DE60100365T2 (de) Leitfähiger Klebstoff und diesen verwendende Verbindungsanordnung
JP3093621B2 (ja) 半導体装置の実装方法
DE60006360T2 (de) Epoxidharzzusammensetzung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP